CN108313975B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108313975B
CN108313975B CN201710027198.6A CN201710027198A CN108313975B CN 108313975 B CN108313975 B CN 108313975B CN 201710027198 A CN201710027198 A CN 201710027198A CN 108313975 B CN108313975 B CN 108313975B
Authority
CN
China
Prior art keywords
layer
wafer
sacrificial
metal layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710027198.6A
Other languages
English (en)
Other versions
CN108313975A (zh
Inventor
郑超
王伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710027198.6A priority Critical patent/CN108313975B/zh
Priority to US15/823,322 priority patent/US10689246B2/en
Publication of CN108313975A publication Critical patent/CN108313975A/zh
Priority to US16/521,507 priority patent/US10815120B2/en
Application granted granted Critical
Publication of CN108313975B publication Critical patent/CN108313975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0086—Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/005—Bulk micromachining
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/00698—Electrical characteristics, e.g. by doping materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，所述装置包括：底部晶圆；在所述底部晶圆上的牺牲层，所述牺牲层具有露出所述底部晶圆的一部分的第一开口和第二开口；在所述牺牲层上的顶部晶圆，所述顶部晶圆覆盖所述第二开口以形成空腔；在所述顶部晶圆和/或所述第一开口下方的底部晶圆上的第一金属层；在所述第一金属层上的粘合层；和在所述粘合层上的作为焊盘的第二金属层。本发明能够降低焊盘的接触电阻。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体装置及其制造方法，更具体地，涉及一种MEMS器件及其制造方法。
背景技术
在微机电系统(MEMS)领域，为了降低焊盘(pad)的电阻，通常采用金(Au)作为焊盘的材料。但是，Au与衬底(例如硅)之间的结合力比较差，这会影响焊盘的性能，因此，需要在Au与衬底之间引入粘附层(adhesive layer)，例如铬(Cr)。然而，Cr与Si会发生反应，例如生成SiCr，SiCr的电阻比较高，从而使得焊盘与衬底之间的接触电阻比较大。
发明内容
本发明的一个的目的在于减小焊盘的接触电阻。
根据本发明的一方面，提供了一种半导体装置，包括：底部晶圆；在所述底部晶圆上的牺牲层，所述牺牲层具有露出所述底部晶圆的一部分的第一开口和第二开口；在所述牺牲层上的顶部晶圆，所述顶部晶圆覆盖所述第二开口以形成空腔；在所述顶部晶圆和/或所述第一开口下方的底部晶圆上的第一金属层；在所述第一金属层上的粘合层；和在所述粘合层上的作为焊盘的第二金属层。
在一个实施例中，所述粘合层包覆所述第一金属层。
在一个实施例中，所述第一金属层的材料包括铝、银或铜。
在一个实施例中，所述底部晶圆具有贯穿所述底部晶圆的开口，所述顶部晶圆具有与所述空腔连通并贯穿所述顶部晶圆的通孔。
在一个实施例中，所述顶部晶圆和所述底部晶圆包括半导体晶圆。
在一个实施例中，所述半导体晶圆包括硅晶圆。
在一个实施例中，所述装置为电容式MEMS器件。
在一个实施例中，其特征在于，所述粘合层的材料包括铬；所述第二金属层的材料包括金。
根据本发明的另一方面，提供一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括底部晶圆、在所述底部晶圆上的牺牲层和在所述牺牲层上的顶部晶圆，其中，所述牺牲层具有露出所述底部晶圆的一部分的第一开口；在所述顶部晶圆和/或所述第一开口下方的底部晶圆的期望形成焊盘的区域上形成第一金属层；在所述第一金属层上形成粘合层；在所述粘合层上形成第二金属层作为焊盘。
在一个实施例中，所述粘合层包覆所述第一金属层。
在一个实施例中，所述第一金属层的材料包括铝、银或铜。
在一个实施例中，所述底部晶圆具有凹陷，所述牺牲层形成在所述底部晶圆、所述凹陷的底部和侧壁上；所述顶部晶圆具有延伸到所述牺牲层的通孔。
在一个实施例中，所述方法还包括：对所述底部晶圆的底表面进行刻蚀以使得所述凹陷底部的牺牲层露出；执行清洗步骤以去除所述牺牲层的一部分，以形成所述牺牲层的第二开口，所述顶部晶圆覆盖所述第二开口以形成空腔。
在一个实施例中，所述提供半导体结构的步骤包括：提供初始底部晶圆和初始顶部晶圆；对所述初始底部晶圆进行刻蚀以形成所述凹陷，从而形成所述底部晶圆；在所述底部晶圆、所述凹陷的底部和侧壁上形成牺牲材料层；将所述初始顶部晶圆的底表面与所述牺牲材料层键合在一起；对所述初始顶部晶圆进行刻蚀以形成延伸到所述牺牲材料层的通孔并使得所述牺牲材料层的一部分露出，从而形成所述顶部晶圆；去除所述牺牲材料层的露出部分的至少一部分，以形成露出所述底部晶圆的一部分的所述第一开口，所述牺牲材料层的剩余部分作为所述牺牲层。
在一个实施例中，在所述底部晶圆、所述凹陷的底部和侧壁上形成牺牲材料层之后，所述方法还包括：对所述牺牲材料层的表面进行平坦化。
在一个实施例中，所述初始顶部晶圆包括SOI晶圆，所述SOI晶圆包括衬底、在所述衬底上的绝缘层和在所述绝缘层上的顶层硅；在将所述初始顶部晶圆的底表面与所述牺牲材料层键合在一起之后，所述方法还包括：去除所述顶层硅和所述绝缘层。
在一个实施例中，所述底部晶圆包括半导体晶圆。
在一个实施例中，所述半导体晶圆包括硅晶圆。
在一个实施例中，所述装置为电容式MEMS器件。
在一个实施例中，所述粘合层的材料包括铬；所述第二金属层的材料包括金。
本发明提供的半导体装置中，在粘合层与顶部晶圆之间以及粘合层与底部晶圆之间增加了第一金属层，避免了粘合层与顶部晶圆之间以及粘合层与底部晶圆之间的反应，降低了焊盘的接触电阻。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本发明的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：
图1是根据本发明一个实施例的半导体装置的制造方法的简化流程图；
图2-图5示出了根据本发明一个实施例的半导体装置的制造方法的各个阶段的截面图；
图6-图8示出了根据本发明另一个实施例的半导体装置的制造方法的各个阶段的截面图；
图9A-图9G示出了根据本发明一个实施例的形成半导体结构的各个阶段的截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
图1是根据本发明一个实施例的半导体装置的制造方法的简化流程图。如图1所示，该实施例的制造方法包括如下步骤：
步骤102，提供半导体结构。该半导体结构包括底部晶圆、在底部晶圆上的牺牲层和在牺牲层上的顶部晶圆，其中，牺牲层具有露出底部晶圆的一部分的第一开口。
步骤104，在顶部晶圆和/或第一开口下方的底部晶圆的期望形成焊盘的区域上形成第一金属层。
步骤106，在第一金属层上形成粘合层。
步骤108，在粘合层上形成第二金属层作为焊盘。
本实施例中，在期望形成焊盘的区域上先形成了第一金属层，然后在第一金属层上形成粘合层，从而避免了粘合层与期望形成焊盘的区域之间的反应，降低了焊盘的接触电阻。
图2-图5示出了根据本发明一个实施例的半导体装置的制造方法的各个阶段的截面图。下面结合图2-图5对根据本发明一个实施例的半导体装置的制造方法进行详细说明。
首先，如图2所示，提供半导体结构。半导体结构包括底部晶圆201、在底部晶圆201上的牺牲层202和在牺牲层202上的顶部晶圆203。这里，牺牲层202使得底部晶圆201的一部分露出，例如牺牲层202具有第一开口212，该第一开口212可以使得底部晶圆201的一部分露出。底部晶圆201和顶部晶圆203例如均可以是半导体晶圆，例如硅晶圆。牺牲层202的材料例如可以是电介质材料，例如硅的氧化物等。
需要说明的是，针对不同的MEMS器件，底部晶圆201和顶部晶圆203的结构可能也不同。在一个实施例中，如图2所示的，底部晶圆201可以具有一个或多个凹陷211，顶部晶圆203可以具有延伸到牺牲层202的一个或多个通孔213，通孔213的作用例如可以是用于通气等。这里，在底部晶圆201具有凹陷211的情况下，牺牲层202相应地形成在底部晶圆201以及凹陷211的底部和侧壁上。在实际应用中，底部晶圆201可以作为电容式MEMS器件的下极板，顶部晶圆203可以作为电容式MEMS器件的上极板。
然后，如图3所示，在顶部晶圆203和/或底部晶圆201的期望形成焊盘的区域上形成第一金属层301。这里，第一金属层301可以仅形成在顶部晶圆203期望形成焊盘的区域上，或者，也可以仅形成在底部晶圆201的期望形成焊盘的区域上，或者，也可以形成在顶部晶圆203和底部晶圆201的期望形成焊盘的区域上。例如，可以在图2所示的半导体结构上沉积第一金属材料层(图中未示出)，然后对第一金属材料层进行图案化，保留在期望形成焊盘的区域上的第一金属材料层作为第一金属层301，去除其他区域上的第一金属材料层。优选地，第一金属层301的材料可以包括铝、银或铜。更优选地，第一金属层301的材料为铝。优选地，第一金属层301的厚度可以为200埃-3000埃，例如500埃、700埃、1000埃、1500埃、2000埃、2500埃等。
接下来，如图4所示，在第一金属层301上形成粘合层401。例如，可以在图3所示的结构上通过物理气相沉积(PVD)的方式沉积粘合材料层，然后对沉积的粘合材料层进行图案化，保留在第一金属层301上的粘合材料层作为粘合层401。在一个实施例中，粘合层401的材料可以包括铬。然而，应理解，本发明并不限于此，也可以采用其他材料作为粘合层401。优选地，如图4所示，粘合层401可以包覆第一金属层301，也即，粘合层401可以阻止第一金属层301与外界的接触，从而避免后续的工艺(例如清洗步骤)对第一金属层301的损坏。
之后，如图5所示，在粘合层401上形成第二金属层501作为焊盘。优选地，第二金属层501的材料可以包括金。另外，在粘合层401包覆第一金属层301的情况下，第二金属层501优选可以包覆粘合层401。
如上描述了根据本发明一个实施例的半导体装置的制造方法。该方法适于但不限于电容式MEMS器件。
在形成焊盘后可以根据实际应用进行后续的工艺。下面结合图6-图8对根据本发明另一个实施例的半导体装置的制造方法进行说明。
如图6所示，将形成焊盘后的半导体结构(也即图5所示的结构)翻转以使得底部晶圆201的底表面朝上。
如图7所示，对底部晶圆201的底表面进行刻蚀以形成开口701，开口701使得凹陷211底部的牺牲层202露出。
如图8所示，执行清洗步骤以去除牺牲层202的一部分，以形成牺牲层202的第二开口222，第二开口使得底部晶圆201的一部分露出，并且，顶部晶圆203覆盖第二开口222以形成空腔801。这里，空腔801是由剩余的牺牲层202、底部晶圆201和顶部晶圆203共同围成的。
本发明还提供了一种形成图2所示的半导体结构的方法，下面结合图9A-图9G进行说明。
首先，如图9A所示，提供初始底部晶圆901和初始顶部晶圆902。初始底部晶圆901例如可以是半导体晶圆，例如硅晶圆等。初始顶部晶圆902可以是诸如硅晶圆的半导体晶圆，也可以是绝缘体上硅(SOI)晶圆。优选地，初始顶部晶圆902为SOI晶圆。如图9A所示，初始顶部晶圆902可以包括衬底912、在衬底912上的绝缘层922(例如硅的氧化物)和在绝缘层922上的顶层硅932。这里，SOI晶圆中较薄的衬底例如可以作为电容式MEMS器件的一层极板，采用SOI晶圆有利于后续工艺的实现。
然后，如图9B所示，对初始底部晶圆901进行刻蚀，例如干法刻蚀，以形成凹陷211(一个或多个)，从而形成如图2所示的底部晶圆201。
接下来，如图9C所示，在底部晶圆201、凹陷211的底部和侧壁上形成牺牲材料层903。优选地，在底部晶圆201、凹陷211的底部和侧壁上形成牺牲材料层903之后，对牺牲材料层903的表面进行平坦化，例如化学机械抛光(CMP)。平坦化后的牺牲材料层903的表面更有利于后续初始顶部晶圆902与牺牲材料层903的接合。
之后，如图9D所示，将初始顶部晶圆902的底表面与牺牲材料层903键合在一起。例如，可以通过熔融键合(fusion bonding)或阳极键合的方式将初始顶部晶圆902的底表面与牺牲材料层903键合在一起。
在初始顶部晶圆902为SOI晶圆的情况下，在将初始顶部晶圆902的底表面(也即衬底912)与牺牲材料层903键合在一起之后，可以去除顶层硅932和绝缘层922，保留衬底912，如图9E所示。例如，可以通过打磨(grinding)的方式去除顶层硅932。
之后，如图9F所示，对初始顶部晶圆902进行刻蚀以形成延伸到牺牲材料层903的通孔并使得牺牲材料层903的一部分露出，从而形成如图2所示的顶部晶圆203。需要说明的是，在初始顶部晶圆902为SOI晶圆的情况下，对初始顶部晶圆902进行刻蚀也即对衬底912进行刻蚀。例如，可以在初始顶部晶圆902上形成图案化的掩模层，例如光刻胶，然后以图案化的掩模层为掩模对初始顶部晶圆902进行刻蚀，从而形成延伸到牺牲材料层903的通孔并使得牺牲材料层903的一部分露出。
接下来，如图9G所示，去除牺牲材料层903的露出部分的至少一部分，以形成露出底部晶圆201的一部分的第一开口212，牺牲材料层903的剩余部分作为牺牲层202。例如，可以在图9F所示的结构上形成图案化的掩模层904，该掩模层904使得牺牲材料层903的露出部分的至少一部分露出，然后以该掩模层为掩模对牺牲材料层903进行刻蚀，从而形成第一开口212，第一开口212使得底部晶圆201的一部分露出。
接下来，去除掩模层904，从而形成图2所示的半导体结构。之后可以按照图1所示流程执行后续步骤104-步骤106。
本发明还提供了一种半导体装置。如图8所示，半导体装置包括底部晶圆201。底部晶圆201可以是诸如硅晶圆的半导体晶圆。在一个实施例中，底部晶圆201可以具有贯穿底部晶圆201的开口，例如由开口701和凹陷211组成的开口。
半导体装置还包括在底部晶圆201上的牺牲层202和在牺牲层202上的顶部晶圆203。这里，牺牲层202具有露出底部晶圆201的一部分的第一开口212和第二开口222，顶部晶圆203覆盖第二开口222以形成空腔801。这里，空腔801是由牺牲层202、底部晶圆201和顶部晶圆203共同围成的。在一个实施例中，顶部晶圆203可以具有与空腔801连通并贯穿顶部晶圆203的通孔213。
半导体装置还包括在顶部晶圆203和/或第一开口212下方的底部晶圆201上的第一金属层301、在第一金属层301上的粘合层401和在粘合层401上作为焊盘的第二金属层501。第一金属层301的材料可以包括铝、银或铜。粘合层401的材料可以包括铬。第二金属层501的材料可以包括金。优选地，粘合层401可以包覆第一金属层301，第二金属层501可以包覆粘合层401。
本实施例提供的半导体装置中，在粘合层与顶部晶圆之间以及粘合层与底部晶圆之间增加了第一金属层，避免了粘合层与顶部晶圆之间以及粘合层与底部晶圆之间的反应，降低了焊盘的接触电阻。
至此，已经详细描述了根据本发明实施例的半导体装置及其制造方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本发明的精神和范围。

Claims (12)

1.一种半导体装置，其特征在于，所述装置为电容式MEMS器件，所述装置包括：
底部晶圆；
在所述底部晶圆上的牺牲层，所述牺牲层具有露出所述底部晶圆的一部分的第一开口和第二开口；
在所述牺牲层上的顶部晶圆，所述顶部晶圆覆盖所述第二开口以形成空腔；
在所述顶部晶圆和/或所述第一开口下方的底部晶圆上的第一金属层；
在所述第一金属层上的粘合层，所述粘合层包覆所述第一金属层，并且所述粘合层能够与所述底部晶圆和所述顶部晶圆反应；和
在所述粘合层上的作为焊盘的第二金属层，所述第二金属层包覆所述粘合层；
其中，所述顶部晶圆和所述底部晶圆包括硅晶圆。
2.根据权利要求1所述的装置，其特征在于，所述第一金属层的材料包括铝、银或铜。
3.根据权利要求1所述的装置，其特征在于，所述底部晶圆具有贯穿所述底部晶圆的开口，所述顶部晶圆具有与所述空腔连通并贯穿所述顶部晶圆的通孔。
4.根据权利要求1-3任意一项所述的装置，其特征在于，
所述粘合层的材料包括铬；
所述第二金属层的材料包括金。
5.一种半导体装置的制造方法，其特征在于，所述装置为电容式MEMS器件，所述方法包括：
提供半导体结构，所述半导体结构包括底部晶圆、在所述底部晶圆上的牺牲层和在所述牺牲层上的顶部晶圆，其中，所述牺牲层具有露出所述底部晶圆的一部分的第一开口，所述顶部晶圆和所述底部晶圆包括硅晶圆；
在所述顶部晶圆和/或所述第一开口下方的底部晶圆的期望形成焊盘的区域上形成第一金属层；
在所述第一金属层上形成粘合层，所述粘合层包覆所述第一金属层，并且所述粘合层能够与所述底部晶圆和所述顶部晶圆反应；
在所述粘合层上形成第二金属层作为焊盘，所述第二金属层包覆所述粘合层。
6.根据权利要求5所述的方法，其特征在于，所述第一金属层的材料包括铝、银或铜。
7.根据权利要求5所述的方法，其特征在于，所述底部晶圆具有凹陷，所述牺牲层形成在所述底部晶圆、所述凹陷的底部和侧壁上；
所述顶部晶圆具有延伸到所述牺牲层的通孔。
8.根据权利要求7所述的方法，其特征在于，还包括：
对所述底部晶圆的底表面进行刻蚀以使得所述凹陷底部的牺牲层露出；
执行清洗步骤以去除所述牺牲层的一部分，以形成所述牺牲层的第二开口，所述顶部晶圆覆盖所述第二开口以形成空腔。
9.根据权利要求7所述的方法，其特征在于，所述提供半导体结构的步骤包括：
提供初始底部晶圆和初始顶部晶圆；
对所述初始底部晶圆进行刻蚀以形成所述凹陷，从而形成所述底部晶圆；
在所述底部晶圆、所述凹陷的底部和侧壁上形成牺牲材料层；
将所述初始顶部晶圆的底表面与所述牺牲材料层键合在一起；
对所述初始顶部晶圆进行刻蚀以形成延伸到所述牺牲材料层的通孔并使得所述牺牲材料层的一部分露出，从而形成所述顶部晶圆；
去除所述牺牲材料层的露出部分的至少一部分，以形成露出所述底部晶圆的一部分的所述第一开口，所述牺牲材料层的剩余部分作为所述牺牲层。
10.根据权利要求9所述的方法，其特征在于，在所述底部晶圆、所述凹陷的底部和侧壁上形成牺牲材料层之后，所述方法还包括：
对所述牺牲材料层的表面进行平坦化。
11.根据权利要求9所述的方法，其特征在于，所述初始顶部晶圆包括SOI晶圆，所述SOI晶圆包括衬底、在所述衬底上的绝缘层和在所述绝缘层上的顶层硅；
在将所述初始顶部晶圆的底表面与所述牺牲材料层键合在一起之后，所述方法还包括：
去除所述顶层硅和所述绝缘层。
12.根据权利要求5-11任意一项所述的方法，其特征在于，
所述粘合层的材料包括铬；
所述第二金属层的材料包括金。
CN201710027198.6A 2017-01-16 2017-01-16 半导体装置及其制造方法 Active CN108313975B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710027198.6A CN108313975B (zh) 2017-01-16 2017-01-16 半导体装置及其制造方法
US15/823,322 US10689246B2 (en) 2017-01-16 2017-11-27 Low contact resistance semiconductor structure and method for manufacturing the same
US16/521,507 US10815120B2 (en) 2017-01-16 2019-07-24 Method for manufacturing low contact resistance semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710027198.6A CN108313975B (zh) 2017-01-16 2017-01-16 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN108313975A CN108313975A (zh) 2018-07-24
CN108313975B true CN108313975B (zh) 2019-12-13

Family

ID=62838638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710027198.6A Active CN108313975B (zh) 2017-01-16 2017-01-16 半导体装置及其制造方法

Country Status (2)

Country Link
US (2) US10689246B2 (zh)
CN (1) CN108313975B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106957044B (zh) * 2016-01-08 2019-09-27 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制造方法和电子装置
CN112374456B (zh) * 2020-11-12 2024-01-23 上海华虹宏力半导体制造有限公司 Mems器件的制造方法
US11332364B1 (en) * 2021-01-29 2022-05-17 AAC Technologies Pte. Ltd. Method for forming MEMS cavity structure

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103139691A (zh) * 2013-02-22 2013-06-05 上海微联传感科技有限公司 采用多孔soi硅硅键合的mems硅麦克风及其制造方法
US8468665B2 (en) * 2005-12-30 2013-06-25 Industrial Technology Research Institute Methods for making capacitive microphone
CN203104765U (zh) * 2013-02-22 2013-07-31 上海微联传感科技有限公司 采用多孔soi硅硅键合的mems硅麦克风
CN103402164A (zh) * 2013-08-02 2013-11-20 上海集成电路研发中心有限公司 一种mems麦克风结构及其制造方法
CN103474542A (zh) * 2012-06-05 2013-12-25 华新丽华股份有限公司 发光二极管及其制造方法
CN104053104A (zh) * 2013-03-12 2014-09-17 北京卓锐微技术有限公司 一种硅电容麦克风及其制造方法
CN104113810A (zh) * 2014-07-18 2014-10-22 瑞声声学科技(深圳)有限公司 Mems麦克风及其制备方法与电子设备
CN204257689U (zh) * 2014-12-05 2015-04-08 厦门市三安光电科技有限公司 一种发光二极管电极结构及包含其的发光二极管结构
CN105721997A (zh) * 2015-04-08 2016-06-29 上海微联传感科技有限公司 一种mems硅麦克风及其制备方法
CN106241727A (zh) * 2015-06-15 2016-12-21 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238483B (en) * 2004-09-01 2005-08-21 Phoenix Prec Technology Corp Semiconductor electrical connecting structure and method for fabricating the same
US7346178B2 (en) * 2004-10-29 2008-03-18 Silicon Matrix Pte. Ltd. Backplateless silicon microphone
WO2007115283A2 (en) * 2006-04-04 2007-10-11 Kolo Technologies, Inc. Modulation in micromachined ultrasonic transducers
US7851925B2 (en) * 2008-09-19 2010-12-14 Infineon Technologies Ag Wafer level packaged MEMS integrated circuit
US7998852B2 (en) * 2008-12-04 2011-08-16 Freescale Semiconductor, Inc. Methods for forming an RF device with trench under bond pad feature
CN101533832A (zh) * 2009-04-14 2009-09-16 李刚 微机电系统器件与集成电路的集成芯片及集成方法
US9511994B2 (en) * 2012-11-28 2016-12-06 Invensense, Inc. Aluminum nitride (AlN) devices with infrared absorption structural layer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8468665B2 (en) * 2005-12-30 2013-06-25 Industrial Technology Research Institute Methods for making capacitive microphone
CN103474542A (zh) * 2012-06-05 2013-12-25 华新丽华股份有限公司 发光二极管及其制造方法
CN103139691A (zh) * 2013-02-22 2013-06-05 上海微联传感科技有限公司 采用多孔soi硅硅键合的mems硅麦克风及其制造方法
CN203104765U (zh) * 2013-02-22 2013-07-31 上海微联传感科技有限公司 采用多孔soi硅硅键合的mems硅麦克风
CN104053104A (zh) * 2013-03-12 2014-09-17 北京卓锐微技术有限公司 一种硅电容麦克风及其制造方法
CN103402164A (zh) * 2013-08-02 2013-11-20 上海集成电路研发中心有限公司 一种mems麦克风结构及其制造方法
CN104113810A (zh) * 2014-07-18 2014-10-22 瑞声声学科技(深圳)有限公司 Mems麦克风及其制备方法与电子设备
CN204257689U (zh) * 2014-12-05 2015-04-08 厦门市三安光电科技有限公司 一种发光二极管电极结构及包含其的发光二极管结构
CN105721997A (zh) * 2015-04-08 2016-06-29 上海微联传感科技有限公司 一种mems硅麦克风及其制备方法
CN106241727A (zh) * 2015-06-15 2016-12-21 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
US20190345025A1 (en) 2019-11-14
US20180201500A1 (en) 2018-07-19
CN108313975A (zh) 2018-07-24
US10689246B2 (en) 2020-06-23
US10815120B2 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
US9511997B2 (en) MEMS device with a capping substrate
TWI495049B (zh) 微電子裝置及其積體電路之製造方法
US8822252B2 (en) Internal electrical contact for enclosed MEMS devices
US7510907B2 (en) Through-wafer vias and surface metallization for coupling thereto
CN103569937B (zh) Mems器件及mems器件形成方法
US20130307095A1 (en) Composite Wafer Semiconductor
US9998843B2 (en) Method for manufacturing a microphone
US7898081B2 (en) MEMS device and method of making the same
US11713241B2 (en) Packaging method and associated packaging structure
WO2008042304A2 (en) Interconnect structure using through wafer vias and method of fabrication
CN102757015A (zh) 集成互补金属氧化物半导体-微型机电系统器件的制造方法
CN108313975B (zh) 半导体装置及其制造方法
US10457546B2 (en) Micro-electro-mechanical system structure and method for forming the same
TW201736241A (zh) 半導體結構以及其製造方法
CN109205548B (zh) 微电子机械系统(mems)装置及其制造方法
US6544863B1 (en) Method of fabricating semiconductor wafers having multiple height subsurface layers
JP2004311713A (ja) 半導体装置製造用モールド
US8772164B2 (en) Method for forming interconnection pattern and semiconductor device
US10508020B2 (en) Substrate structure, semiconductor structure and method for fabricating the same
CN112374456B (zh) Mems器件的制造方法
US20230036136A1 (en) Semiconductor device and method of manufacturing same
CN112687548B (zh) 可转移的柔性互联结构的制备方法以及结构
TW201739688A (zh) 半導體結構及其製造方法
CN116941008A (zh) 微机电系统开关及其制造方法
JP2013215844A (ja) 電子デバイス、電子機器、電子デバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant