KR102523778B1 - 연속적으로 정렬된 3차원 이종 소재 계면을 갖는 3차원 멤리스터 소자 및 그 제조 방법 - Google Patents

연속적으로 정렬된 3차원 이종 소재 계면을 갖는 3차원 멤리스터 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR102523778B1
KR102523778B1 KR1020210033842A KR20210033842A KR102523778B1 KR 102523778 B1 KR102523778 B1 KR 102523778B1 KR 1020210033842 A KR1020210033842 A KR 1020210033842A KR 20210033842 A KR20210033842 A KR 20210033842A KR 102523778 B1 KR102523778 B1 KR 102523778B1
Authority
KR
South Korea
Prior art keywords
conductor
dimensional
resistance
resistance change
memristor device
Prior art date
Application number
KR1020210033842A
Other languages
English (en)
Other versions
KR20220129228A (ko
Inventor
전석우
배광민
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020210033842A priority Critical patent/KR102523778B1/ko
Publication of KR20220129228A publication Critical patent/KR20220129228A/ko
Application granted granted Critical
Publication of KR102523778B1 publication Critical patent/KR102523778B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials

Abstract

개시된 3차원 멤리스터 소자는, 3차원으로 연결된 제1 도전체, 상기 제1 도전체를 둘러싸는 3차원 나노쉘 형태의 저항 변화부 및 상기 저항 변화부를 둘러싸는 형태를 가지며, 상기 저항 변화부에 의해 상기 제1 도전체와 분리된 제2 도전체를 포함하는 3차원 나노 복합체를 포함한다. 이에 따라, 단위체(나노 복합 구조)의 크기 및 토폴로지를 조절함에 따라 단위 부피당 계면 면적을 증가시킬 수 있으며, 소자의 저항 변화 특성을 정교하게 조절할 수 있다. 또한, 저전력에서도 아날로그 소자에 적용 가능한 점진적인 저항 변화를 구현할 수 있다.

Description

연속적으로 정렬된 3차원 이종 소재 계면을 갖는 3차원 멤리스터 소자 및 그 제조 방법{3-DIMENSIONAL MEMRISTOR ELEMENT HAVING CONTINUOUSLY ARRANGED 3-DIMENSIONAL HETEROMATERIAL INTERFACE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 멤리스터 소자에 관한 것이다. 보다 상세하게는, 연속적으로 정렬된 3차원 이종 소재 계면을 갖는 3차원 멤리스터 소자 및 그 제조 방법에 관한 것이다.
최근, 반도체 소자의 Moore의 법칙 한계 도달과, 기존 폰 노이만 구조 (Von Neumann architecture)가 갖는 비효율성으로 인해 뇌의 시냅스를 모방한 인공지능 뉴로모픽 회로 기술에 대한 관심이 높아지고 있다. 멤리스터 소자는 비휘발성이고 가역적인 저항변화, 아날로그 구동 방식으로 인해 뉴로모픽 기술을 구현하기 위한 차세대 반도체 소자로서 주목받고 있다.
그러나, 기존 크로스바 (cross-bar) 형태의 멤리스터 소자의 경우, 2차원의 저항 변화층 구조에 따른 전도성 금속과 저항 변화층 간의 제한된 계면 면적으로 인해 소자의 크기가 작아짐에 따라 저항 변화의 폭이 저하되고, 점진적인 저항 변화가 제한적이기 때문에 소자의 성능이 급격하게 저하될 수 있다.
(1) 대한민국등록특허 10-2196523호
(1) Nano Lett., 19, 839, 2019 (2) Adv. Electron. Mater., 2, 1600090, 2016 (3) Nat. Nanotechnol., 5, 148, 2010
본 발명의 일 과제는, 소자의 스케일 다운 시 금속-부도체 간의 계면 저항 변화 면적을 극대화하고, 저전력에서도 넓은 저항 변화폭을 구현할 수 있는 3차원 멤리스터 소자를 제공하는 것이다.
본 발명의 다른 과제는 상기 3차원 멤리스터 소자의 제조 방법을 제공하는 것이다.
다만, 본 발명이 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 과제를 달성하기 위한 본 발명의 예시적인 실시예들에 따른 3차원 멤리스터 소자는, 3차원으로 연결된 제1 도전체, 상기 제1 도전체를 둘러싸는 3차원 나노쉘 형태의 저항 변화부 및 상기 저항 변화부를 둘러싸는 형태를 가지며, 상기 저항 변화부에 의해 상기 제1 도전체와 분리된 제2 도전체를 포함하는 3차원 나노 복합체를 포함한다.
일 실시예에 따르면, 상기 저항 변화부는, 상기 제1 도전체와 상기 제2 도전체에 의해 인가된 전류 및 전압차에 의해 전도성 필라멘트를 형성한다.
일 실시예에 따르면, 상기 저항 변화부는, 금속, 금속 산화물, 금속 질화물 및 고분자 중 적어도 하나를 포함한다.
일 실시예에 따르면, 상기 저항 변화부는, InO2, SnO2, SrTiO3, SiOx, CeO2, Al2O3, TiO2, ZnO, TaOx, SiNx, TiNx, TaNx, a-Si(아모퍼스 실리콘), Ag, pV3D3(poly(1,3,5-trimethyl-1,3,5-trivinyl cyclotrisiloxane) 및 PCMO( Pr0.3Ca0.7MnO3) 중 적어도 하나를 포함한다.
일 실시예에 따르면, 상기 3차원 멤리스터 소자는, 상기 3차원 나노 복합체 하부에 배치되며 제1 도전체와 전기적으로 연결되는 제1 단자, 상기 저항 변화부와 동일한 물질을 포함하며 상기 제1 단자 위에 배치되는 더미층 및 상기 더미층 위에 배치되며 상기 제2 도전체와 전기적으로 연결되는 제2 단자를 더 포함한다.
일 실시예에 따르면, 상기 저항 변화부의 쉘 두께는 1nm 내지 100nm이다.
본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 제조 방법은, 도전층을 포함하는 기판 상에 3차원 다공성 주형을 형성하는 단계; 전기 도금을 통해 상기 3차원 다공성 주형을 충진하는 단계; 상기 3차원 다공성 주형을 제거하여, 상기 3차원 다공성 주형의 역상을 갖는 3차원 다공성 구조의 제1 도전체를 형성하는 단계; 상기 제1 도전체의 기공 내에 나노쉘 형태의 저항 변화부를 형성하는 단계; 및 상기 저항 변화부가 형성된 상기 기공 내에 도전성 물질을 충진하여 제2 도전체를 형성하는 단계를 포함한다.
상술한 바와 같이 본 발명의 예시적인 실시예들에 따르면, 멤리스터 소자는 3차원 나노 복합체 구조를 가지며, 단위체(나노 복합 구조)의 크기 및 토폴로지를 조절함에 따라 단위 부피당 계면 면적을 증가시킬 수 있으며, 이에 따라 소자의 저항 변화 특성 및 폭을 정교하게 조절할 수 있다. 또한, 저전력에서도 아날로그 소자에 적용 가능한 점진적인 저항 변화를 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 3차원 멤리스터 소자를 도시한 모식도이다.
도 2는 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 저항 변화부를 도시한 모식도이다.
도 3은 본 발명의 실시예들에 따른 3차원 멤리스터 소자의 구조를 도시한 모식도이다.
도 4a는 저항 변화부의 높이 변화에 따라 종래의 크로스바 어레이 방식의 멤리스터 소자의 단위 부피당 계면 면적을 비교 설명하는 도면이다.
도 4b는 저항 변화부의 높이 변화에 따라 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 단위 부피당 계면 면적을 비교 설명하는 도면이다.
도 5 내지 16은 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 제조 방법을 도시한 단면도들이다.
도 17은 본 발명의 실시예 1에서 얻어진 3차원 나노구조의 주사전자현미경(SEM) 사진이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 따른 3차원 멤리스터 소자에 대하여 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 3차원 멤리스터 소자를 도시한 모식도이다. 도 2는 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 저항 변화부를 도시한 모식도이다. 도 3은 본 발명의 실시예들에 따른 3차원 멤리스터 소자의 구조를 도시한 모식도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 3차원 멤리스터 소자(10)은 3차원 금속 나노복합구조를 갖는다. 예를 들어, 상기 3차원 멤리스터 소자(10)은 3차원 나노쉘 구조를 갖는 저항 변화부(150), 상기 저항 변화부(150)에 의해 둘러싸여지는 제1 도전체(140) 및 상기 저항 변화부(150)을 둘러싸는 제2 도전체(160)를 포함한다.
일 실시예에 따르면, 상기 저항 변화부(150)는 복수의 나노쉘들이 3차원으로 배열되며 서로 연결된 구조를 가질 수 있다. 상기 제1 도전체(140)는 상기 나노쉘들 내부에 배치되며, 서로 연결된 3차원 네트워크 구조를 가질 수 있다. 상기 제2 도전체(160)는 상기 저항 변화부(150)를 둘러싸는 3차원 구조를 가질 수 있다. 따라서, 상기 제1 도전체(140)와 상기 제2 도전체(160)는 상기 저항 변화부(150)에 의해 전체적으로 분리될 수 있다. 상기 저항 변화부(150)는 저항 변화층으로 지칭될 수도 있다.
예를 들어, 상기 제1 도전체(140) 및 상기 제2 도전체(160)는 금속, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 상기 제1 도전체(140) 및 상기 제2 도전체(160)는 각각 Pt, Ni, Cu, Co, Fe, Pd, Ru 또는 이들의 조합을 포함할 수 있다. 또한, 상기 제1 도전체(140) 및 상기 제2 도전체(160)는 서로 동일한 물질을 포함하거나 서로 다른 물질을 포함할 수 있다.
일 실시예에서, 상기 저항 변화부(150)는 부도체(절연 물질)을 포함할 수 있으나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 상기 저항 변화부(150)는 금속, 금속 산화물, 금속 질화물, 고분자 또는 이들의 조합을 포함할 수 있다. 예를 들어, 상기 저항 변화부(150)는 InO2, SnO2, SrTiO3, SiOx, CeO2, Al2O3, TiO2, ZnO, TaOx 등의 금속 산화물, SiNx, TiNx, TaNx 등의 금속 질화물, a-Si(아모퍼스 실리콘), Ag 등의 금속, pV3D3(poly(1,3,5-trimethyl-1,3,5-trivinyl cyclotrisiloxane), PCMO( Pr0.3Ca0.7MnO3) 등과 같은 고분자를 포함할 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 이 외에도 멤리스터 소자의 저항 변화부로 사용될 수 있는 것으로 알려진 다양한 물질이 이용될 수 있다.
상기 제1 도전체(140)와 상기 제2 도전체(160)에 서로 다른 전압 또는 전류가 인가되면, 전류 및 전압차에 의해 상기 저항 변화부(150) 내에 전도성 필라멘트가 형성되고, 상기 전류 및 전압차의 크기에 따라 저항 변화폭이 달라질 수 있다. 이에 따라, 상기 3차원 나노 복합 구조는 멤리스터 소자로서 동작할 수 있다.
상기 3차원 나노 복합 구조는 제조 방법 등에 따라 다양한 구조를 가질 수 있다. 예를 들어, 도 3에 도시된 것과 같이, 상기 3차원 나노 복합 구조는 체심입방격자(BCC), 면심입방격자(FCC), 체심정방격자(BCT), 다이아몬드 구조 등 다양한 구조를 가질 수 있다.
예를 들어, 상기 나노쉘의 주기는 수백nm 내지 수십㎛일 수 있으며, 상기 저항 변화부(150)의 쉘 두께는 1nm 내지 100nm일 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 멤리스터의 원하는 특성 및 공정에 따라 다양한 크기와 형상을 가질 수 있다.
도 4a는 저항 변화부의 높이 변화에 따라 종래의 크로스바 어레이 방식의 멤리스터 소자의 단위 부피당 계면 면적을 비교 설명하는 도면이고, 도 4b는 저항 변화부의 높이 변화에 따라 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 단위 부피당 계면 면적을 비교 설명하는 도면이다. 도 4b에서 α는 3차원 계면 면적에 비례하는 값(나노 셀 크기 등에 따라 변화)이며, H'는 2h'일 수 있다.
도 4a에 도시된 것과 같이, 종래의 크로스바 어레이 방식의 멤리스터 소자의 경우, 저항 변화부의 두께를 증가시키더라도(H>h) 계면 면적(도전체-저항변화부의 계면)의 변화는 없으므로, 단위 부피당 계면 면적이 감소하나, 도 4b에 도시된 것과 같이, 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 경우, 저항 변화부의 두께를 증가시킬 경우, 단위 부피당 계면 면적이 증가할 수 있다.
이에 따라, 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 경우, 단위체(나노 복합 구조)의 크기 및 토폴로지를 조절함에 따라 단위 부피당 계면 면적을 증가시킬 수 있으며, 이에 따라 소자의 저항 변화 특성을 정교하게 조절할 수 있다. 또한, 저전력에서도 아날로그 소자에 적용 가능한 점진적인 저항 변화를 구현할 수 있다.
도 5 내지 14는 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 제조 방법을 도시한 단면도들이다. 도 12 내지 도 14는 각각 도 9 내지 11의 3차원 구조를 확대 도시한 단면도일 수 있다.
도 5를 참조하면, 기판 상에 접착막(112) 및 포토레지스트막(120)을 형성한다. 일 실시예에 따르면, 상기 기판은 베이스 기판(100) 위에 배치된 하부 도전층(111)을 포함할 수 있다. 상기 하부 도전층(111) 위에 접착막(112)을 형성한다. 예를 들어, 상기 접착막(112)은 개구 영역을 포함할 수 있다. 상기 접착막(112)과 상기 하부 도전층(111) 위에 포토레지스트막(120)을 형성한다.
일 실시예에 따르면, 상기 베이스 기판(100)은, 유리, 실리콘, 쿼츠 등과 같은 비도전성 물질을 포함할 수 있다. 상기 하부 도전층(111)은 금속을 포함할 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 기판은 전체적으로 도전성을 가질 수도 있다.
상기 하부 도전층(111)은 이후의 공정에서 3차원 나노구조 도전체를 형성하기 위한 도금 공정의 전극 및 3차원 멤리스터 소자에 전압을 인가하기 위한 단자로 사용될 수 있다. 예를 들어, 상기 하부 도전층(111)은 Pt, Ni, Cu, Co, Fe, Pd, Ru, Ti, Al, Cr, Au 또는 이들의 조합을 포함할 수 있다.
상기 접착막(112)은 포토레지스트 물질로 형성될 수 있다. 예를 들어, 상기 기판 상에 제1 포토레지스트 물질을 스핀 코팅 공정을 통해 도포할 수 있다. 도포된 상기 제1 포토레지스트 물질을 예를 들면, 약 90 ℃ 내지 약 100 ℃ 범위의 온도에서 예비 열처리를 수행할 수 있다. 다음으로, 상기 개구부에 대응하는 영역을 마스킹 한 후, 자외선 등과 같은 광원을 이용하여 노광하고 현상함으로써 비노광 영역을 제거하여 상기 개구부를 형성할 수 있다. 다음으로, 약 100℃ 내지 약 250℃ 범위의 온도의 핫 플레이트(hot plate)를 이용하여 하드 베이킹(hard baking) 처리하여 상기 접착막(112)을 형성할 수 있다.
상기 포토레지스트막(120)은 상기 개구부를 충진함으로써, 상기 기판의 하부 도전층(111)과 접촉할 수 있다.
예를 들어, 상기 접착막(112) 및 상기 하부 도전층(111)의 노출된 상면 상에 제2 포토레지스트 물질을 스핀 코팅 공정을 통해 도포한 후, 예를 들면 약 90℃ 내지 약 100℃ 범위의 온도로 소프트 베이킹(soft baking) 처리하여 상기 포토레지스트막(120)을 형성할 수 있다.
상기 접착막(110) 및 상기 포토레지스트막(120) 형성을 위한 상기 제1 포토레지스트 물질 및 제2 포토레지스트 물질로서 동종 혹은 이종의 포토레지스트 물질을 사용할 수 있다. 일부 실시예들에 있어서, 상기 제1 포토레지스트 물질 및 제2 포토레지스트 물질로서 에폭시 기반의 네거티브 톤(negative-tone) 포토레지스트 또는 DNQ 기반의 포지티브 톤(positive-tone) 포토레지스트를 사용할 수 있다. 일 실시예에 있어서, 상기 제1 포토레지스트 물질 및 제2 포토레지스트 물질로서 광가교성을 갖는 유-무기 하이브리드 물질, 하이드로 젤, 페놀릭 수지 등을 사용할 수 있다.
예시적인 실시예들에 따르면, 상기 접착막(112)은 약 0.5 ㎛ 내지 약 5 ㎛의 두께로 형성될 수 있으며, 상기 포토레지스트막(120)은 약 0.3 ㎛ 내지 1mm의 두께로 형성될 수 있다.
도 6 및 도 7을 참조하면, 상기 포토레지스트막(120)을 노광하고, 현상하여 3차원 다공성 주형(130)을 형성한다.
일 실시예에 따르면, 상기 포토레지스트막(120)에는 3차원 분포 광을 제공한다. 상기 3차원 노광은 근접장 나노패터닝(Proximity-field NanoPatterning, PnP) 공정을 통해 수행될 수 있다.
상기 PnP 방법에 있어서, 예를 들면 엘라스토머(elastomer) 물질을 포함하는 위상 마스크(MK)에 투과되는 빛의 간섭 현상으로부터 발생된 주기적인 3차원 분포가 활용되어 포토레지스트와 같은 고분자 물질이 패터닝될 수 있다. 예를 들면, 표면에 요철 격자 구조가 형성된 유연한 탄성체 기반의 위상 마스크(MK)를 상기 포토레지스트막에 접촉시키면 반 데르 발스(Van der Waals) 힘에 기반하여 상기 위상 마스크가 자연적으로 상기 포토레지스트막 표면에 밀착(예를 들면, 콘포멀(conformal) 접촉)할 수 있다.
상기 위상 마스크의 격자 주기와 유사한 범위의 파장을 갖는 레이저를 상기 위상 마스크(MK) 표면에 조사하면 탈봇 효과에 의해 3차원적인 빛의 분포가 형성될 수 있다. 네거티브 톤의 포토레지스트를 사용하는 경우, 보강 간섭으로 빛이 강하게 형성된 부분만 선택적으로 포토레지스트의 가교가 일어나고 상대적으로 빛이 약한 나머지 부분은 가교를 위한 노광량(exposure dose)이 충분하지 못하기 때문에 현상(developing) 과정에서 용해되어 제거될 수 있다. 최종적으로 건조(drying) 과정을 거치면 상기 레이저의 파장 및 상기 위상 마스크의 디자인에 따라 수 백 나노미터(nm) ~ 수 마이크로미터(㎛) 수준의 주기적인 3차원 구조가 네트워크로 연결된 다공성 고분자 구조가 형성될 수 있다.
예시적인 실시예들에 따르면, 상기 PnP 방법에 사용되는 위상 마스크의 패턴 주기 및 입사광의 파장을 조절하여 다공성 고분자 구조의 기공 사이즈 및 주기성을 조절할 수 있다.
상기 PnP 방법에 대한 보다 상세한 내용은 본 출원에 참조로서 병합되는 논문 J. Phys. Chem. B 2007, 111, 12945-12958; Proc. Natl. Acad. Sci. U.S.A. 2004, 101, 12428; Adv. Mater. 2004, 16, 1369 또는 대한민국 공개특허공보 제2006-0109477호(공개일 2006.10.20)에 개시되어 있다.
일부 실시예들에 있어서, 상기 PnP 방법에 사용되는 상기 위상 마스크는 폴리디메틸실록산(polydimetyl siloxane: PDMS), 폴리우레탄 아크릴레이트(polyurethane acrylate: PUA), 퍼플루오로폴리에테르(perfluoropolyether: PFPE) 등의 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 포토레지스트막(120)이 네거티브 톤 포토레지스트로 형성된 경우, 현상액에 의해 비노광부가 제거되고 노광부가 잔류할 수 있다. 이에 따라, 3차원 나노 기공을 포함하는 3차원 다공성 주형(130)을 얻을 수 있다 수 있다. 상기 현상액으로서 예를 들면, 프로필렌 글리콜 모노메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate: PGMEA)가 사용될 수 있다.
예를 들면, 3차원 다공성 주형(130)은 약 1 nm 내지 약 2,000 nm 범위의 나노 스케일의 기공들이 3차원적으로 서로 연결되거나 또는 부분적으로 서로 연결된 채널을 포함할 수 있다. 이에 따라, 상기 3차원 다공성 주형(130)은 상기 채널들에 의해 주기적인 분포의 3차원 네트워크 구조를 포함할 수 있다.
도 8을 참조하면, 상기 3차원 다공성 주형(130)의 기공에 도전성 물질을 충진하여 복합체(132)를 형성한다.
예를 들어, 상기 도전성 물질은 전기도금, 무전해도금 등과 같은 도금에 의해 제공될 수 있으며, 일 실시예에 따르면, 전기도금을 통해 제공될 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 용액 공정, 증착 등 다공성 구조를 충진할 수 있는 것으로 알려진 다양한 방법이 사용될 수 있다.
상기 전기도금에 있어서, 양극, 전해질 용액 및 음극을 포함하는 전해 셀이 사용되며, 3차원 다공성 주형(130) 하부의 하부 도전층(111)이 음극으로 제공될 수 있다. 상기 전해질 용액은 도전성 물질, 예를 들어 금속의 양이온을 포함하며, 전원을 통해 소정의 전압을 공급하여 상기 전해질 용액에 포함된 상기 금속 양이온을 3차원 다공성 주형(130)을 향해 이동시킬 수 있다.
예를 들어, 상기 전해질 용액은, 전기도금을 통해 다공성 주형을 충진하고자 하는 소재군에 따라 다를 수 있으며 H2PtCl6, 황산구리, 염화구리, 염화니켈, CoSO4, PdCl2, RuCl3, KAu(CN)2 등을 포함할 수 있다.
일 실시예에 따르면, 상기 전기도금에 있어서, 상기 기판의 하부 도전층(111)이 음극으로 이용된다. 따라서, 상기 접착막(112)이 배치되지 않은 영역에 선택적으로 상기 도전성 물질이 충진될 수 있다.
일 실시예에 있어서, 상기 전기 도금 수행 전에 3차원 다공성 주형(130)의 표면을 플라즈마 처리할 수 있다. 이에 따라, 3차원 다공성 주형(130)의 표면이 소수성에서 친수성으로 변환될 수 있으며, 상기 전해질 용액의 상기 금속 양이온의 접근성이 향상될 수 있다.
상기 전기 도금 수행 시, 전압 및/또는 전류의 크기, 공급 시간을 조절하여, 도전성 물질의 충진율을 조절할 수 있다.
도 9 및 도 12를 참조하면, 상기 3차원 다공성 주형을 제거하여, 3차원 다공성 구조를 갖는 제1 도전체(140)를 형성한다. 예를 들어, 상기 제1 도전체(140)는 Pt, Ni, Cu, Co, Fe, Pd, Ru 또는 이들의 조합을 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 3차원 다공성 주형은 습식 에칭 또는 산소 플라즈마 처리를 통해 제거될 수 있다.
상기 플라즈마 처리는 산소 플라즈마 처리 또는 반응성 이온 식각(Reactive Ion Etching: RIE) 공정을 포함할 수 있다.
상기 제1 도전체(140)는, 상기 3차원 다공성 주형의 역상의 형태를 가질 수 있다. 따라서, 상기 제1 도전체(140)는 3차원으로 연결된 기공(P1)들을 포함하는 다공성 구조를 가질 수 있다.
도 10 및 도 13을 참조하면, 상기 제1 도전체(140)를 둘러싸도록 3차원 나노쉘 형태를 갖는 저항 변화부(150)를 형성한다.
예를 들어, 상기 저항 변화부(150)는 금속, 금속 산화물, 금속 질화물, 고분자 또는 이들의 조합을 포함할 수 있으며, 재료에 따라 적절한 방법에 의해 형성될 수 있다. 일 실시예에 따르면, 상기 저항 변화부(150)는 알루미늄 산화물 등과 같은 금속 산화물을 포함할 수 있으며, 원자층 증착 등과 같은 증착에 의해 형성될 수 있다.
이에 따라, 3차원 네트워크 형상의 제1 도전체(140)와 이를 둘러싸는 저항 변화부(150)의 복합체(PC)가 얻어질 수 있다. 상기 저항 변화부(150)는 나노쉘 형태로 형성됨에 따라, 상기 복합체(PC)는 기공(P2)을 포함할 수 있다.
상기 저항 변화부(150)를 형성할 때, 상기 제1 도전체(140)가 형성되지 않는 영역에서 상기 하부 도전층(111) 위에, 동일한 물질을 포함하는 더미층(152)이 형성될 수 있다. 상기 더미층(152)은 이후에 멤리스터 소자의 단자들을 절연하는 절연층으로 활용될 수 있다.
도 11 및 도 14a를 참조하면, 상기 복합체의 기공에 도전성 물질을 충진하여 제2 도전체(160)를 형성한다. 상기 제2 도전체는 상기 저항 변화부(150)를 둘러싸는 3차원 네트워크 구조를 가질 수 있다. 이에 따라, 상기 제1 도전체(140), 상기 저항 변화부(150) 및 상기 제2 도전체(160)를 포함하는 3차원 멤리스터 소자(10)가 얻어질 수 있다.
상기 제2 도전체(160)는 전해 도금, 무전해 도금, 증착 등 다양한 방법으로 형성될 수 있다.
상기 제2 도전체(160)를 형성할 때, 상기 더미층(152) 위에 또는 상기 3차원 구조체 위에 상부 도전층(162)이 형성될 수 있다. 상기 상부 도전층(162) 및 상기 하부 도전층(111)은 상기 더미층(152)에 의해 절연될 수 있으며, 각각 상기 제2 도전체(160) 및 상기 제1 도전체(140)에 전기적으로 연결될 수 있다. 따라서, 상기 상부 도전층(162) 및 상기 하부 도전층(111)은, 상기 3차원 멤리스터 소자(10)에 전압차를 인가하기 위한 제1 단자 및 제2 단자로 이용될 수 있다.
도 14a에서 상기 제2 도전체(160)는 상기 제1 도전체(140) 및 상기 저항 변화부(150)가 형성되지 않은 영역 전체를 충진하는 것으로 도시되나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 상기 제2 도전체(160)의 형성 방법에 따라 도 14b에 도시된 것과 같이, 상기 제2 도전체(160)는 상기 저항 변화부(150)를 둘러싸는 박막(나노쉘) 형태를 갖도록 형성될 수 있다. 예를 들어, 박막 형태의 제2 도전체(160)는 무전해 도금과 같은 용액 공정 또는 증착(CVD, ALD 등)에 의해 형성될 수 있다.
이 경우, 상기 제2 도전체(160) 주위의 기공을 충진하도록 보호 매트릭스(PM)가 더 형성될 수 있다. 예를 들어, 상기 보호 매트릭스(PM)는, 상기 제2 도전체(160) 주위의 기공에 고분자 수지(페놀 수지, 에폭시 수지, 실리콘 수지, 아크릴 수지, 폴리이미드 수지 등)를 충진하고 경화하여 얻어질 수 있다.
상기 더미층(152)의 두께가 작거나, 상기 더미층(152)이 도전성 물질을 포함하는 경우, 상기 더미층(152)의 절연성이 부족할 수 있다. 이 경우, 도 15 및 도 16에 도시된 것과 같이, 상기 제2 도전체를 형성하기 전에, 포토레지스트 등을 이용하여 상기 복합체(PC)를 노출하는 개구를 갖는 유기 절연층(170)을 형성한 후, 상기 제2 도전체를 형성함으로써, 상기 유기 절연층(170) 위에 배치되는 상부 도전층(162, 상부 단자)을 형성할 수도 있다.
상기의 실시예에서, 상기 저항 변화부(150)에 의해 둘러싸여지는 제1 도전체(140)가 먼저 형성되는 것으로 도시하였으나, 이는 설명을 위한 예시적인 도시로서, 본 발명의 실시예들은 이에 한정되지 않으며, 3차원 다공성 주형의 형상에 따라 상기 제2 도전체(160)가 먼저 형성된 후, 상기 제1 도전체(140)가 형성되는 것으로 이해될 수도 있다.
이하에서는, 구체적인 실험예들에 통해 예시적인 실시예들에 따른 3차원 멤리스터 소자의 제조 방법에 대해 보다 상세히 설명한다. 상기 실험예들은 단지 예시적으로 제공되는 것이며, 본 발명의 범위가 상기 실험예에 제공된 내용으로 한정되는 것은 아니다.
실시예 1
1. 3차원 다공성 주형 제조
크롬, 금 층이 각각 5 nm, 40 nm 코팅된 실리콘 웨이퍼 위에 위에 포토레지스트(상품명: SU-8 2, Micro Chem사 제조)를 3,000 rpm 으로 30초 동안 스핀코팅 한 후, 핫 플레이트 상에서 65 ℃로 2분, 95 ℃로 3분 동안 가열하였다. 다음으로 크롬마스크를 올리고 365nm 파장의 UV 램프에 1분 동안 노출하고 120 ℃로 3분 가열하여 개구 영역을 제외한 영역에서 포토레지스트를 가교시켰다. 다음으로 현상과정을 통해 2차원 패턴을 형성(개구부 영역 제거)하여 접착막을 형성하였다.
다음으로, 상기 접착막이 형성된 기판 상에 포토레지스트(SU-8 10)을 1,400 rpm 으로 30초 간 스핀코팅 한 후, 핫 플레이트 상에서 65 ℃ 및 95 ℃로 가열하였다(각각 30분).
상기 포토레지스트가 도포된 기판에 주기적인 사각배열의 요철 구조를 갖는 PDMS 재질의 위상마스크(600nm 주기, 420nm 깊이의 요철구조) 로 사각 격자형으로 배열된 구멍을 갖는)를 접촉시켰다. 다음으로 355nm 파장의 레이저를 조사한 후, 현상 및 건조하여 x,y축으로 600nm 주기를 갖고, z축으로 1μm 크기를 갖는 기공들이 배열된 3차원 고분자 나노 구조체를 얻었다.
2. 전기도금을 통한 주형 충진
상기 3차원 다공성 주형의 기공에 전기도금을 이용하여 금속을 충진하였다. 구체적으로, Techni Nickel S(상품명, Technic사 제조) 용액을 사용하여 상온에서 상기 3차원 다공성 주형 내부를 전기도금 공정을 통해 니켈로 충진하였다. 구체적으로, 1 사이클당 2 mA/cm2의 전류를 5초동안 인가한 후, 5초동안 전류를 차단하는 방식으로 총 2160 사이클을 시행하였다.
3. 3차원 다공성 주형 제거
플라즈마 에칭을 통하여 상기 3차원 다공성 주형을 제거하였다. 기체는 O2, N2, CF4를 이용하고 40℃, 300W로 150분간 비등방성으로 에칭을 진행하였다. 상기 3차원 다공성 주형을 제거함에 따라, 니켈로 이루어진 역상의 3차원 나노 구조를 얻었다.
4. 저항 변화부 형성
상기 니켈로 이루어진 3차원 다공성 제1 도전체에 ALD를 이용하여 알루미늄 산화물로 이루어지며 나노쉘 어레이 형태를 갖는 저항 변화부를 형성하였다(두께 약 30nm)
5. 전기도금을 통한 제2 도전체 형성
상기 3차원 다공성 제1 도전체와 저항 변화부를 포함하는 복합체의 기공에 전기 도금을 이용하여 구리를 충진하였다.
도 17은 본 발명의 실시예 1에서 얻어진 3차원 나노구조의 주사전자현미경(SEM) 사진이다.
도 17을 참조하면, 도전층 1(제1 도전체)과 도전층 2(제2 도전체) 사이에 저항 변화부가 나노쉘 형태로 형성되었음을 알 수 있다.
본 발명의 예시적인 실시예들에 따른 3차원 멤리스터 소자는 메모리 소자, 연산 소자 등을 필요로 하는 다양한 전자 장치에 사용될 수 있다.
상술한 바와 같이 본 발명의 예시적인 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 복수의 나노쉘들이 3차원적으로 배열되며 서로 연결된 구조를 갖는 저항 변화부, 상기 나노쉘들 내부에 배치되어 각 나노쉘들과 3차원 계면을 형성하며 서로 연결된 3차원 네트워크 구조를 갖는 제1 도전체 및 상기 저항 변화부를 둘러싸는 형태를 가지며, 상기 저항 변화부에 의해 상기 제1 도전체와 분리된 제2 도전체를 포함하는 3차원 나노 복합체를 포함하는 3차원 멤리스터 소자.
  2. 제1항에 있어서, 상기 저항 변화부는, 상기 제1 도전체와 상기 제2 도전체에 의해 인가된 전류 및 전압차에 의해 전도성 필라멘트를 형성하는 것을 특징으로 하는 3차원 멤리스터 소자.
  3. 제1항에 있어서, 상기 저항 변화부는, 금속, 금속 산화물, 금속 질화물 및 고분자 중 적어도 하나를 포함하는 것을 특징으로 하는 3차원 멤리스터 소자.
  4. 제3항에 있어서, 상기 저항 변화부는, InO2, SnO2, SrTiO3, SiOx, CeO2, Al2O3, TiO2, ZnO, TaOx, SiNx, TiNx, TaNx, a-Si(아모퍼스 실리콘), Ag, pV3D3(poly(1,3,5-trimethyl-1,3,5-trivinyl cyclotrisiloxane) 및 PCMO( Pr0.3Ca0.7MnO3) 중 적어도 하나를 포함하는 것을 특징으로 하는 3차원 멤리스터 소자.
  5. 제1항에 있어서,
    상기 3차원 나노 복합체 하부에 배치되며 제1 도전체와 전기적으로 연결되는 제1 단자;
    상기 저항 변화부와 동일한 물질을 포함하며 상기 제1 단자 위에 배치되는 더미층; 및
    상기 더미층 위에 배치되며 상기 제2 도전체와 전기적으로 연결되는 제2 단자를 더 포함하는 것을 특징으로 하는 3차원 멤리스터 소자.
  6. 제1항에 있어서, 상기 저항 변화부의 쉘 두께는 1nm 내지 100nm인 것을 특징으로 하는 3차원 멤리스터 소자.
  7. 도전층을 포함하는 기판 상에 3차원 다공성 주형을 형성하는 단계;
    전기 도금을 통해 상기 3차원 다공성 주형을 충진하는 단계;
    상기 3차원 다공성 주형을 제거하여, 상기 3차원 다공성 주형의 역상을 갖는 3차원 다공성 구조의 제1 도전체를 형성하는 단계;
    상기 제1 도전체의 기공 내에 배치되어 상기 제1 도전체와 3차원 계면을 형성하는 나노쉘 형태의 저항 변화부를 형성하는 단계; 및
    상기 저항 변화부가 형성된 상기 기공 내에 도전성 물질을 충진하여 제2 도전체를 형성하는 단계를 포함하는 것을 특징으로 하는 3차원 멤리스터 소자의 제조 방법.
  8. 제7항에 있어서, 상기 저항 변화부는, InO2, SnO2, SrTiO3, SiOx, CeO2, Al2O3, TiO2, ZnO, TaOx, SiNx, TiNx, TaNx, a-Si(아모퍼스 실리콘), Ag, pV3D3(poly(1,3,5-trimethyl-1,3,5-trivinyl cyclotrisiloxane) 및 PCMO( Pr0.3Ca0.7MnO3) 중 적어도 하나를 포함하는 것을 특징으로 하는 3차원 멤리스터 소자의 제조 방법.
  9. 제7항에 있어서, 상기 저항 변화부는 증착에 의해 형성되는 것을 특징으로 하는 3차원 멤리스터 소자의 제조 방법.
  10. 제7항에 있어서, 상기 제2 도전체는 증착 또는 도금에 의해 충진되는 것을 특징으로 하는 3차원 멤리스터 소자의 제조 방법.
  11. 제7항에 있어서, 상기 저항 변화부를 형성할 때, 상기 도전층 위에 배치되는 더미층을 형성하고, 상기 제2 도전체를 형성할 때, 상기 더미층 또는 상기 제1 도전체, 상기 제2 도전체 및 상기 저항 변화부를 포함하는 3차원 나노 복합체 위에 배치되는 상부 단자를 형성하는 것을 특징으로 하는 3차원 멤리스터 소자의 제조 방법.
  12. 제7항에 있어서, 상기 제2 도전체를 형성하기 전에, 상기 제1 도전체와 상기 저항 변화부를 포함하는 복합체를 노출하는 개구부를 갖는 유기 절연층을 상기 도전층 위에 형성하는 단계를 더 포함하고, 상기 제2 도전체를 형성할 때, 상기 유기 절연층 위에 배치되는 상부 단자를 형성하는 것을 특징으로 하는 3차원 멤리스터 소자의 제조 방법.
KR1020210033842A 2021-03-16 2021-03-16 연속적으로 정렬된 3차원 이종 소재 계면을 갖는 3차원 멤리스터 소자 및 그 제조 방법 KR102523778B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210033842A KR102523778B1 (ko) 2021-03-16 2021-03-16 연속적으로 정렬된 3차원 이종 소재 계면을 갖는 3차원 멤리스터 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210033842A KR102523778B1 (ko) 2021-03-16 2021-03-16 연속적으로 정렬된 3차원 이종 소재 계면을 갖는 3차원 멤리스터 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20220129228A KR20220129228A (ko) 2022-09-23
KR102523778B1 true KR102523778B1 (ko) 2023-04-21

Family

ID=83446001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210033842A KR102523778B1 (ko) 2021-03-16 2021-03-16 연속적으로 정렬된 3차원 이종 소재 계면을 갖는 3차원 멤리스터 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102523778B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445568B1 (ko) * 2013-05-14 2014-09-30 연세대학교 산학협력단 비선형 특성을 향상시킨 저항 스위칭 메모리 소자 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4509467B2 (ja) * 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
KR20180123915A (ko) * 2017-05-10 2018-11-20 고려대학교 산학협력단 투명하고 유연한 저항 변화 메모리 및 그 제조방법
KR20190003027A (ko) * 2017-06-30 2019-01-09 한국과학기술원 정렬된 3차원 나노 쉘 구조의 열전 소재를 이용한 고효율 열전 모듈 및 그 제조 방법
KR102196523B1 (ko) 2019-07-16 2020-12-29 성균관대학교산학협력단 플로팅 게이트 멤리스터 소자 및 이를 구비하는 뉴런 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445568B1 (ko) * 2013-05-14 2014-09-30 연세대학교 산학협력단 비선형 특성을 향상시킨 저항 스위칭 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20220129228A (ko) 2022-09-23

Similar Documents

Publication Publication Date Title
US7686885B2 (en) Patterned nanorod arrays and methods of making same
TWI238144B (en) Self-organized nanopore arrays with controlled symmetry and order
JP4278982B2 (ja) 基板上に超小型電子ばね構造体を作製するための方法
JP4697156B2 (ja) 回路基板の製造方法
US11598015B2 (en) Fabrication of dendritic structures and tags
CN106030406B (zh) 用于亚20nm特征的均匀压印图案转移的方法
KR101332635B1 (ko) 그래핀 패턴 형성방법
JP2005008909A (ja) 構造体の製造方法
EP2307928A2 (en) High aspect ratio template for lithography, method of making the same template and use of the template for perforating a substrate at nanoscale
KR101994680B1 (ko) 3차원 나노구조체, 그 제조방법 및 3차원 나노구조체를 포함하는 연료 전지
JP2007142362A (ja) スタンプ及びスタンプ製造方法、ナノパターン形成方法、並びにそれを利用した薄膜トランジスタの製造方法及び液晶表示装置の製造方法
TW201119110A (en) Fabrication method of organic thin-film transistors
US20070170064A1 (en) Method of electrolytically depositing materials in a pattern directed by surfactant distribution
KR101902382B1 (ko) 3차원 나노-패턴 전극을 포함하는 전기화학센서
CN113470890B (zh) 一种透明导电薄膜结构及其制作方法
KR20160004846A (ko) 은 나노와이어 패턴층 및 그래핀층을 포함하는 투명전극 및 그 제조방법
KR102523778B1 (ko) 연속적으로 정렬된 3차원 이종 소재 계면을 갖는 3차원 멤리스터 소자 및 그 제조 방법
JP4905634B2 (ja) ナノインプリント用金型の製造方法
KR102112029B1 (ko) 나노 구조의 내부 집적형 개질층을 갖는 연료 전지 및 그 제조 방법
US10092928B2 (en) Process for the manufacture of a component comprising a stack of a functional layer on a composite film
KR101983626B1 (ko) 정렬된 3차원 나노 구조의 열전 소재를 이용한 고효율 열전 모듈 및 그 제조 방법
KR20240032514A (ko) 3차원 멤리스터 소자 및 그 제조 방법
KR20180012387A (ko) 진공증착에 의한 하이브리드 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자
JP2008251887A (ja) パターン形成方法および電子素子の製造方法
KR101940238B1 (ko) 금속 스탬프 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant