KR20180012387A - 진공증착에 의한 하이브리드 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자 - Google Patents

진공증착에 의한 하이브리드 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자 Download PDF

Info

Publication number
KR20180012387A
KR20180012387A KR1020160095040A KR20160095040A KR20180012387A KR 20180012387 A KR20180012387 A KR 20180012387A KR 1020160095040 A KR1020160095040 A KR 1020160095040A KR 20160095040 A KR20160095040 A KR 20160095040A KR 20180012387 A KR20180012387 A KR 20180012387A
Authority
KR
South Korea
Prior art keywords
metal nanostructure
substrate
vacuum deposition
pattern
metal
Prior art date
Application number
KR1020160095040A
Other languages
English (en)
Other versions
KR101857647B1 (ko
Inventor
박형호
황선용
이근우
임웅선
윤홍민
고유민
정해용
조주영
최재원
정상현
최영수
강성민
최원명
조영대
성호근
박경호
박원규
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020160095040A priority Critical patent/KR101857647B1/ko
Publication of KR20180012387A publication Critical patent/KR20180012387A/ko
Application granted granted Critical
Publication of KR101857647B1 publication Critical patent/KR101857647B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4141—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS specially adapted for gases
    • G01N27/4143—Air gap between gate and channel, i.e. suspended gate [SG] FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H01L21/203—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Molecular Biology (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 진공증착 공정을 이용하여 금속나노구조체 패턴을 형성하기 위한 것으로서, 기재 상부의 일부 영역을 노출시키는 마스크 패턴층을 형성하는 제1단계와, 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체의 성장을 위해 필요한 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건을 설정하는 제2단계와, 진공증착 공정에 의해 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체를 성장시키는 제3단계와, 상기 마스크 패턴층을 제거하여, 상기 기재의 노출된 영역에 금속나노구조체를 형성하여 상기 기재 상부에 금속나노구조체 패턴을 형성하는 제4단계 및 상기 금속나노구조체를 이용하여 상기 기재의 일부 영역을 습식식각하여 하이브리드 패턴을 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법을 기술적 요지로 한다. 이에 의해 본 발명은 금속나노구조체의 성장을 위해 필요한 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건을 설정하여 진공증착 공정을 이용하여 기재 상부에 금속나노구조체 패턴을 형성하고 이를 이용하여 기재를 습식식각하여 기재의 일부 영역에 하이브리드 패턴을 제공하고자 하는 것이다.

Description

진공증착에 의한 하이브리드 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자{forming method of hybrid pattern by vacuum deposition, manufacturing method of sensor device and sensor device thereby}
본 발명은 진공증착 공정을 이용하여 하이브리드 패턴을 형성하기 위한 것으로서, 특히 금속나노구조체의 성장을 위해 필요한 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건을 설정하여 진공증착 공정을 이용하여 기재 상부에 금속나노구조체 패턴을 형성하고 이를 이용하여 기재를 습식식각하여 하이브리드 패턴을 형성하는 방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자에 관한 것이다.
최근 소자의 고집적화, 소형화 추세에 따라 나노구조체 및 그 제조방법에 대한 연구가 매우 활발히 진행되고 있다. 일반적으로 나노구조체는 입자의 크기, 재료 및 형태에 따라 상이한 성질을 나타낸다.
이러한 나노구조체는 재료, 전기, 전자 분야뿐만 아니라, 생명공학 등 다양한 분야에 활용되고 있으며, 특정 패턴을 이루도록 함으로써, 디스플레이, 센서, 레이저, LED, Solar Cell, 커패시터 등 다양한 분야에 활용되고 있다.
종래의 나노구조체를 형성하는 방법으로, 나노입자를 포함하는 분산용매를 기판에 코팅하고, 소결과정을 거쳐 용매를 제거하는 화학적인 방법(한국등록특허 10-1032791호)이 가장 간단한 방법으로 낮은 생산 비용으로 대량 양산이 가능하여 널리 사용되어 왔었다.
그러나, 종래의 이러한 화학적인 방법은 대면적의 기판 상에 나노입자의 균일한 흡착이 용이하지 않으며, 나노입자의 크기 제어가 용이하지 않아 그 활용도가 떨어지는 단점이 있다.
또한, 이러한 방법은 패턴의 형성이 용이하지 않을 뿐만 아니라, 소결 공정의 온도 및 압력이 높아 공정 프로세스의 어려움이 있으며, 나노입자를 용매에 골고루 분산시키는 것과 이를 기판 상에 고르게 분포시키는 것이 용이하지 않아, 나노입자를 이용한 효율향상에 기여하지 못하고 있다.
특히, 나노입자는 패턴의 크기, 형태 등에 따라 다양한 특성을 나타내는데. 이러한 특성을 이용하기 위해서는 각 응용분야별 나노입자를 이용한 패턴의 제어가 용이하여야 하고, 적절한 위치에 원하는 형태나 크기로 고른 나노입자의 분포를 가지면서 패턴을 형성하는 것이 매우 중요하다.
이에 따라 다양한 방법에 의한 나노패턴을 형성하는 방법이 연구되고 있으며, 나노패턴과 마이크로 패턴이 복합된 하이브리드 패턴에 대한 연구도 시행되고 있다.
종래의 나노패턴을 형성하는 방법은 포토리소그래피 또는 나노임프린트 리소그래피 등을 포함하는 공정으로 박막의 증착, 패터닝 및 식각 공정에 의해 제조되거나, 기판 상에 시드층을 형성하여 시드층 상에 나노입자가 형성하도록 하는 기술(한국등록특허 1419531호, 출원번호 10-2015-0001430호) 등이 있다.
그리고, 이러한 나노패턴과 마이크로 패턴이 복합된 하이브리드 패턴을 형성하는 방법은 일반적으로 나노 및 마이크로 리소그래피 공정 및 건식식각 공정을 두번 이상 반복(한국등록특허 1357087호)하여 형성하고 있다.
그러나, 상기의 방법은 나노패턴의 크기 및 밀도에 대응되는 마스크(또는 마스크층) 또는 임프린트 스탬프를 제작하여야 하므로 일반적으로 공정이 복잡하고, 마스크 또는 임프린트 스탬프 패턴에 대응되는 단일 형태의 나노패턴의 형성에만 유리하여 나노패턴의 제어가 용이하지 않으며, 또한, 시드층 증착 및 제거 공정이 필요하여 공정이 복잡한 단점이 있다. 또한, 나노패턴과 마이크로 패턴이 복합된 하이브리드 패턴의 형성을 위한 공정은 두번 이상의 리소그래피 공정과 식각 공정을 수반하게 되므로 매우 복잡한 단점이 있다.
특히, 센서 소자에 사용되는 검지물질 형성의 경우, 기재 상에 포토레지스트 패턴을 형성하고, 상기의 화학적인 방법에 의한 나노입자를 포함하는 분산용매를 상기 포토레지스트 패턴이 형성된 기재 상에 드랍핑(Dropping) 또는 스핀코팅(Spin-coating)하여 형성하는 것이 일반적이었으나, 상기와 같이 나노입자 간의 뭉침 현상 등으로 인하여 검지물질 형성 영역에 균일하게 나노구조체를 형성하는 것이 용이하지 않아, 고감도의 센서 소자 제작에 어려움이 있어왔다.
또한, 센서 소자에 있어서, 소스 전극 및 드레인 전극 사이에 검지물질 형성 영역이 형성되게 되는데, 소형화, 고집적화된 소자의 구조 상 검지물질 형성 영역의 면적이 작아 센서 민감도가 떨어지는 단점이 있다.
또한, 이러한 공정들은 열처리 공정에 의한 De-wetting을 유도하여 나노구조체를 형성하는 것과 같이 500℃ 이상의 고온에서의 열처리 공정이 필수적으로 수반되어야 하는데, 이에 의해 열처리 온도로의 승온과 하온을 위한 소요 시간이 매우 많이 걸리게 되어 공정 시간이 오래 걸리게 되며, 열처리 온도가 500℃ 이상에서 진행되므로 고분자 기판과 같은 유연 기판 상의 나노구조체 형성의 어려움이 있다.
또한, 고온에서의 열처리 공정으로 인한, 소자 재료의 확산(diffusion), 섞임(intermixing)이 발생하거나, 나노구조체의 형태 및 두께 변형 등을 초래할 수 있어, 소자의 품질 및 특성을 저하시키는 원인이 되기도 한다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 금속나노구조체의 성장을 위해 필요한 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건을 설정하여 진공증착 공정을 이용하여 기재 상부에 금속나노구조체 패턴을 형성하고 이를 이용하여 기재를 식각하여 하이브리드 패턴을 형성하는 방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자의 제공을 그 목적으로 한다.
상기 목적 달성을 위해 본 발명은, 기재 상부의 일부 영역을 노출시키는 마스크 패턴층을 형성하는 제1단계와, 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체의 성장을 위해 필요한 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건을 설정하는 제2단계와, 진공증착 공정에 의해 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체를 성장시키는 제3단계와, 상기 마스크 패턴층을 제거하여, 상기 기재의 노출된 영역에 금속나노구조체를 형성하여 상기 기재 상부에 금속나노구조체 패턴을 형성하는 제4단계 및 상기 금속나노구조체를 이용하여 상기 기재의 일부 영역을 습식식각하여 하이브리드 패턴을 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법을 기술적 요지로 한다.
또한, 상기 목적 달성을 위해 본 발명은, 기판 상에 형성된 GaN 계열의 버퍼층, 상기 버퍼층 상에 형성된 GaN층, 상기 GaN층 상에 형성된 AlxGa1 - xN층, InAlN층 및 InAlGaN층으로 이루어지는 군에서 선택되는 1종의 층 및 상기 1종의 층 상에 형성된 소스 전극 및 드레인 전극을 포함하는 기재를 준비하는 (가)단계와, 상기 소스 전극 및 드레인 전극을 마스킹하면서, 상기 기재 상부의 일부 영역을 노출시키는 마스크 패턴층을 형성하는 (나)단계와, 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체의 성장을 위해 필요한 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건을 설정하는 (다)단계와, 진공증착 공정에 의해 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체를 성장시키는 (라)단계와, 상기 마스크 패턴층을 제거하여, 상기 기재의 노출된 영역에 금속나노구조체를 형성하여 상기 기재 상부에 금속나노구조체 패턴을 형성하는 (마)단계 및 상기 금속나노구조체를 이용하여 상기 기재의 일부 영역을 습식식각하여 하이브리드 패턴을 형성하는 (바)단계를 포함하여 이루어지는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자를 기술적 요지로 한다.
본 발명은 금속나노구조체의 성장을 위해 필요한 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건을 설정하여 진공증착 공정을 이용하여 기재 상부에 금속나노구조체 패턴을 형성하고 이를 이용하여 기재를 식각하여 하이브리드 패턴을 형성하는 것으로서, 금속나노구조체 패턴의 제조를 위해 별도의 마스크 또는 임프린트 스탬프의 제작이나 시드층의 형성공정이 필요없게 되어 공정을 단순화시켜 하이브리드 패턴의 형성이 용이한 효과가 있다.
또한, 진공증착 조건에 따라 다양한 형태의 금속나노구조체 패턴의 형성을 간단하면서도 용이하게 형성할 수 있고, 기본적으로 기재 상에 금속나노구조체를 고르게 분포시켜 형성할 수 있으며, 금속나노구조체 패턴의 크기, 형태뿐만 아니라 위치 제어도 용이하여, 전체적으로 균일한 금속나노구조체 분포를 가지면서 금속나노구조체 패턴의 형성이 용이함에 따라 이를 이용한 하이브리드 패턴의 형상이 다양하면서도 용이하게 형성할 수 있어 그 적용분야가 더욱 다양화될 것으로 기대된다.
또한, 특별한 진공증착 조건을 설정함으로써 종래의 열처리 공정이 필요없게 되어, 고온의 열처리 온도로의 승온과 하온을 위한 공정 시간을 획기적으로 단축시켜 경제적이며, 소자 재료의 확산, 섞임 등의 문제를 방지할 수 있어, 금속나노구조체의 형태 및 두께 변형 등을 최소화함으로써 고품질의 소자를 제공할 수 있는 효과가 있다.
특히, 센서 소자에 사용되는 검지영역 형성의 경우, 종래의 화학적인 방법에 의해 형성하는 것이 아니라 특별하게 설정된 진공증착 조건에 따른 진공증착 공정에 의해 검지물질 형성 영역 상에 검지물질을 금속나노구조체 패턴으로 형성함으로써, 균일한 검지영역을 형성하는 것이 용이하여, 고감도의 센서 소자를 제공할 수 있는 효과가 있다.
또한, 센서 소자에 있어서, 소스 전극 및 드레인 전극 사이에 검지물질 형성 영역이 형성되게 되는데, 상기 검지물질 형성 영역에 하이브리드 패턴을 형성하고 검지물질을 형성하는 것에 의해 검지물질 형성 영역의 면적을 넓히고, 다양한 검지물질의 형성이 용이하여, 센서 소자의 민감도를 높이면서, 다양한 물질에 대한 센싱이 가능한 효과가 있다.
도 1 및 도 2 - 본 발명에 따른 진공증착에 의한 하이브리드 패턴 형성방법에 대한 모식도.
도 3 - 본 발명에 따른 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법에 대한 모식도.
도 4 - 본 발명의 다른 실시예에 따라 기재를 기울여 공정을 수행하는 경우에 대한 모식도.
도 5 - 본 발명에 따른 금속나노구조체 성장을 위한 금속나노구조체의 최소 임계반지름을 만족시키기 위한 증착속도 및 증착두께의 범위 설정에 대한 메카니즘을 나타낸 도.
도 6 - 전자빔 증착기(E-beam evaporator)에 의한 Au 증착 두께 조절에 따른 Au 금속나노구조체 형상의 SEM(Scanning Electron Microscope) 이미지를 나타낸 도.
도 7 - 전자빔 증착기에 의한 0.75nm, 1.5nm 및 5nm 두께의 Au 증착 시 Au 금속나노구조체의 직경 분포도.
도 8 - 전자빔 증착기를 이용하여 1.5nm 두께의 Au, 1.5nm 두께의 Pt 및 1.5nm 두께의 Pd을 개별적으로 Si 기판 상에 증착 후 Au, Pt 및 Pd 금속나노구조체 및 Au, Pt 및 Pd 금속나노구조체 패턴의 형상분석(SEM 및 광학현미경 이미지)과 성분분석(Energy Dispersive X-ray analysis, EDX) 결과를 나타낸 도.
도 9 - Si 기판 상에 전자빔 증착기를 이용하여 1.5nm 두께의 Pt와 1.5nm 두께의 Pd을 in-site 방식으로 연속적으로 증착 후 Pt 및 Pd 복합 금속나노구조체 및 Pt 및 Pd 복합 금속나노구조체 패턴의 형상분석(SEM 및 광학현미경 이미지)과 성분 분석(EDX) 결과를 나타낸 도.
도 10 - Si 기판 상에 스퍼터링(Sputtering)을 이용하여 1.5nm 두께의 Au 증착 후 Au 금속나노구조체 및 Au 금속나노구조체 패턴의 형상분석(SEM 및 광학현미경 이미지)과 성분 분석(EDX) 결과 및 Au 금속나노구조체의 직경 분포도.
도 11 - Au 금속나노구조체를 이용하여 습식식각 시간 조절에 따른 하부 기판의 형상 변화에 관한 SEM 이미지를 나타낸 도.
도 12 - Au 금속나노구조체를 이용하여 습식식각 시간 조절에 따른 하부의 패턴된 기판 형상 변화에 관한 SEM 이미지를 나타낸 도.
도 13 - 나노/마이크로 스케일로 요철이 형성된 기재를 이용한 Au 금속나노구조체 패턴 결과 및 패턴된 Au 금속나노구조체를 이용하여 하부의 나노/마이크로 스케일로 패턴된 기판의 선택적 습식식각 결과의 SEM 이미지를 나타낸 도.
도 14 PC(Polycarbonate) 기판 상에 전자빔 증착기를 이용하여 0.75nm 및 1.5nm 두께의 Au를 각각 증착 후 UV-Vis Spectrophotometer(자외선-가시광선 분광광도계)를 이용하여 표면 플라스몬 공명(SPR : Surface Plasmon Resonance) 특성 분석 결과 데이타를 나타낸 도.
도 15 - 1 step 공정(검정색 그래프)과 2 step 공정(붉은색 그래프)에 의한 자외선-가시광선 분광광도계를 이용하여 표면 플라스몬 공명 특성 분석 결과 데이타를 나타낸 도.
도 16 - PC 기판을 소수성 표면처리하지 않은 것과 소수성 표면처리한 후 PC 기판 상에 전자빔 증착기를 이용하여 1.5nm 두께의 Au를 각각 증착 후, 자외선-가시광선 분광광도계를 이용하여 표면 플라스몬 공명 특성 분석 결과 데이타를 나타낸 도.
도 17 - 금속나노구조체 패턴이 형성된 기재의 일부 영역의 친수성 표면처리 여부에 따른 Si 나노구조체의 SEM 이미지를 나타낸 도.
본 발명은 진공증착 공정을 이용하여 금속나노구조체 패턴을 형성하기 위한 것으로서, 특히 금속나노구조체의 성장을 위해 필요한 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건을 설정하여 진공증착 공정을 이용하여 기재 상부에 금속나노구조체 패턴을 형성하고 이를 이용하여 기재를 습식식각하여 기재의 일부 영역에 하이브리드 패턴을 형성하는 것이다.
이에 의해 금속나노구조체 패턴의 제조를 위해 별도의 마스크 또는 임프린트 스탬프의 제작이나 시드층의 형성공정이 필요없게 되어 공정이 간단하고, 진공증착 조건에 따라 각 응용분야별로 금속나노구조체 패턴의 크기, 형태 및 위치 제어가 용이하며, 기재 상에 기본적으로 고르게 분포시켜 형성할 수 있어, 다양한 형태의 금속나노구조체 패턴을 용이하게 형성할 수 있으며, 이를 이용한 하이브리드 패턴의 형태도 다양하면서 용이하게 형성할 수 있어 그 적용분야가 더욱 다양화될 것으로 기대된다.
또한, 특별한 진공증착 조건을 설정함으로써 종래의 열처리 공정이 필요없게 되어, 고온의 열처리 온도로의 승온과 하온을 위한 공정 시간이 획기적으로 단축되며, 소자 재료의 확산, 섞임 등의 문제를 방지할 수 있어, 금속나노구조체 패턴 및 하이브리드 패턴의 형태 및 두께 변형 등을 최소화함으로써 고품질의 소자를 제공할 수 있는 장점이 있다.
특히, 센서 소자에 사용되는 검지물질 영역 형성의 경우, 종래의 화학적인 방법에 의해 형성하는 것이 아니라 특별하게 설정된 진공증착 조건에 따른 진공증착 공정에 의해 검지물질 형성 영역 상에 금속나노구조체 패턴을 형성하고, 이를 이용하여 습식식각하여 하이브리드 패턴을 형성한 후, 상기 하이브리드 패턴 상에 검지물질을 형성함으로써, 균일한 검지물질 영역을 형성하는 것이 용이하여, 고감도의 센서 소자를 제공할 수 있게 된다.
또한, 센서 소자에 있어서, 소스 전극 및 드레인 전극 사이에 검지물질 형성 영역이 형성되게 되는데, 상기 검지물질 형성 영역에 하이브리드 패턴을 형성하고 검지물질을 형성하는 것에 의해 검지물질 영역의 면적을 넓히고, 다양한 검지물질의 형성이 용이하여, 센서 소자의 민감도를 높이면서, 다양한 물질에 대한 센싱이 가능하게 되는 것이다.
이하에서는 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하고자 한다. 도 1 및 도 2는 본 발명에 따른 진공증착에 의한 하이브리드 패턴 형성방법에 대한 모식도이고, 도 3은 본 발명에 따른 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법에 대한 모식도를 나타낸 것이고, 도 4는 본 발명의 다른 실시예에 따라 기재를 기울여 공정을 수행하는 경우에 대한 모식도이다.
먼저, 본 발명에 따른 진공증착에 의한 하이브리드 패턴 형성방법은 도 1 및 도 2에 도시된 바와 같이, 기재 상부의 일부 영역을 노출시키는 마스크 패턴층을 형성하는 제1단계와, 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체의 성장을 위해 필요한 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건을 설정하는 제2단계와, 진공증착 공정에 의해 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체를 성장시키는 제3단계와, 상기 마스크 패턴층을 제거하여, 상기 기재의 노출된 영역에 금속나노구조체를 형성하여 상기 기재 상부에 금속나노구조체 패턴을 형성하는 제4단계 및 상기 금속나노구조체를 이용하여 상기 기재의 일부 영역을 식각하여 하이브리드 패턴을 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명은 기재 상부에 금속나노구조체 패턴을 형성하는 것으로서, 금속나노구조체라 함은 수 nm ~ 수 백nm 싸이즈로, 원기둥, 원뿔, 구형, 다각면체 등 그 형태 및 크기에 제한을 두지 않으며, 이러한 금속나노구조체가 적용 분야에 적합하도록 소정의 패턴으로 구현되는 것을 본 발명에서는 금속나노구조체 패턴이라 한다.
이러한 금속나노구조체 패턴은 소자의 응용분야에 따라, 다양한 종류의 기재(기판 또는 박막, 센서 소자에서의 트랜지스터 구조) 상에 단일 패턴으로 형성되거나, 단일 패턴의 반복 또는 다양한 형태의 패턴의 조합 등으로 구현될 수 있으며, 이러한 패턴이 규칙적 또는 불규칙적으로 구현될 수도 있다. 이를 위한 금속나노구조체의 형성물질은 동종 또는 이종의 물질로 단일층 또는 복수층으로 다양하게 구현될 수 있다.
도 1에 도시된 바와 같이, 본 발명에 따른 진공증착에 의한 하이브리드 패턴 형성방법은 먼저, 기재 상부의 일부 영역을 노출시키는 마스크 패턴층을 형성하는 것이다.(제1단계)
상기 기재는 상술한 바와 같이, 금속나노구조체 패턴의 응용분야에 따라 다양한 종류가 사용될 수 있으며, 기판 또는 박막, 센서 소자에서의 트랜지스터 구조 등이 될 수 있다.
구체적으로는, 상기 기재(트랜지스터 구조에서는 기판)는 실리콘(Si), 갈륨비소(GaAs), 갈륨인(GaP), 갈륨비소인(GaAsP), 보론 나이트라이드(BN), SiC, GaN, ZnO, MgO, 사파이어, 석영 및 유리 중 어느 하나의 무기물 기판을 사용할 수 있다.
여기에서, 상기 기재는 진공증착하고자 하는 타겟물질(금속나노구조체 재료)의 이송경로에 대해 소정 각도로 기울어지게 형성되어, 기재 상에 금속나노구조체의 분포 및 농도가 조절되어 성장시키도록 할 수도 있으며, 이에 따라 하이브리드 패턴이 형상을 제어할 수도 있다. 이에 대해서는 뒤에 상세히 설명하고자 한다.
이러한 기재 상부에는 열경화 또는 광경화 레진 구체적으로는 임프린트 레진, 리소그래피용 레지스트(Resist) 등을 이용한 마스크층을 형성하거나, DFR(Dry Film Resist) 등을 이용한 감광성 필름, SiO2 SiNx 및 Si3N4로 이용한 마스크층을 형성한 후, 이를 패터닝하여, 상기 기재 상부의 일부 영역이 노출되도록 마스크 패턴층을 형성한다.
여기에서, 상기 기재의 표면을 소수성 표면처리 후, 상기 마스크 패턴층을 형성하거나, 상기 마스크 패턴층을 형성한 후에, 상기 기재 상부의 노출된 일부 영역의 표면을 소수성 표면처리할 수 있다.
이러한 소수성 표면처리는 상기 기재 및 마스크 패턴층의 종류, 소수성 표면처리 방법에 따라 상기 마스크 패턴층 형성 전 또는 후에 구현되며, 상기 기판 전면 또는 상기 마스크 패턴층에 의해 노출된 일부 영역 표면에 소수성물질의 코팅 또는 플라즈마 처리에 의해 구현될 수 있다.
상기 소수성물질을 코팅하는 방법으로써, 상기 기재의 표면에 점착방지 재료를 코팅할 수 있으며, 상기 점착방지 재료로는, octadecyltrichlorosilane(OTS), 1H, 1H, 2H, 2H-perfluorodecyltrichlorosilane(FDTS), tridecafluoro-1,1,2,2-tetra-hydrooctyltrichlorosilane(FOTS), dichlorodimethylsilane(DDMS), diamond-like carbon(DLC) 중 어느 하나를 사용할 수 있다.
이러한 기재 표면을 소수성 표면처리함으로써, 금속나노구조체의 표면에서의 점착을 최소화하도록 하여, 금속나노구조체와 기재 표면과의 접촉각이 증가하도록 하여 금속나노구조체 생성핵의 크기를 균일하게 유도하여 균일한 금속나노구조체의 형성을 용이하게 하는 것이다.
한편, 도 2에 도시된 바와 같이, 상기 제1단계의 기재에는 요철이 형성될 수 있으며, 상기 요철이 형성된 기재 상부의 일부 영역을 노출시키는 마스크 패턴층을 형성할 수 있다.
상기 요철은 상기 기재 상에 별도의 패터닝 및 식각 공정에 의해 나노 또는 마이크로 스케일의 패턴을 형성한 후, 필요한 영역에 상기 마스크 패턴층을 형성하는 것으로서, 다양한 형태의 금속나노구조체 패턴의 형성을 도모한 것이다.
또한, 상기 요철이 형성된 기재 표면을 소수성 표면처리 후, 상기 요철이 형성된 기재 상부의 일부 영역을 노출시키는 마스크 패턴층을 형성하거나, 도 2에 도시된 바와 같이, 요철이 형성된 기재 상에 마스크 패턴층을 형성하고, 상기 마스크 패턴층에 의해 노출되는 기재의 일부 영역에 소수성 표면처리를 수행할 수 있다.
여기에서, 마스크 패턴층을 형성하기 위한 마스크층을 형성하기 전에 기재 상부에 고분자층을 형성하고, 상기 고분자층 상부에 마스크 패턴층이 구현되도록 할 수 있다.
상기 고분자층은 상기 기재의 종류, 사용목적, 상기 기재 상부에 형성되는 마스크층의 종류에 따라 또는 필요에 의해 선택적으로 형성될 수 있으며, 상기 고분자층 상층에 형성되는 마스크층의 코팅성 및 도막성을 향상시키고, 패터닝 공정에서의 건식 식각 공정에서의 에칭 저항성이 있어, 상기 마스크 패턴층의 정밀한 형성에 기여하게 된다.
상기 고분자층은 상기 마스크 패턴층을 건식 식각 마스크로 하여 고분자층의 일부 영역을 건식 식각하여 고분자층의 일부 영역에서 하부의 기재의 일부 영역이 노출되게 되며, 상기 노출된 기재의 일부 영역 상에 금속나노구조체를 형성함에 따라 정밀한 금속나노구조체 패턴의 형성에 일조하게 되는 것이다.
이러한, 상기 고분자층은, PVC(Polyvinyl Chloride), Neoprene, PVA(Polyvinyl Alcohol), PMMA(Poly Methyl Meta Acrylate), PBMA(Poly Benzyl Meta Acrylate), PolyStylene, SOG(Spin On Glass), PDMS(Polydimethylsiloxane), PVFM(Poly Vinyl formal), Parylene, Polyester, Epoxy, Polyether, Polyimide 및 LOR(Lift-Off Resist) 중 어느 하나를 사용할 수 있다.
그리고, 상기 기재의 일부 영역을 노출시키는 마스크 패턴층을 형성한 후, 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체의 성장을 위해 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건을 설정한다.(제2단계)
즉, 금속나노구조체가 박막으로 성장되지 않고, 금속나노구조체로서 성장하기 위한 최소 임계반지름을 만족하기 위한 진공증착 조건을 설정한 후, 진공증착 공정에 의해 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체를 성장시키는 것이다.(제3단계)
이러한, 진공증착 조건은, 증착속도(Deposition rate)는 0.01nm/초에서 5nm/초의 범위에서, 30nm 이하의 두께로 성장되도록 설정하는 것이 바람직하다.
이는 도 5에 도시된 바와 같이, 금속나노구조체 성장을 위한 금속나노구조체의 최소 임계반지름(도 5에서 rcrit)을 만족시키기 위한 증착속도 및 증착두께의 범위 설정에 대한 메카니즘을 도시한 것이다.
도 5에 도시된 바와 같이, 금속나노구조체의 반지름이 rcrit 이상인 경우, 금속나노구조체가 지속적으로 성장할 수 있어서, 결정핵(Crystal Nucleus)으로 성장하여 안정된 금속나노구조체로 존재하며, 금속나노구조체의 반지름이 rcrit 이하인 경우, 열역학적으로 안정한 상태를 유지할 수 없어서 핵으로 성장하지 못하고, 불안정한 입자 상태를 유지하게 된다.
본 발명에 따른 진공증착 조건은, 증착속도(Deposition rate)는 0.01nm/초에서 5nm/초의 범위에서, 30nm 이하의 두께로 금속나노구조체를 성장시키는 것으로서, 이 조건이 금속나노구조체의 반지름이 rcrit 이상이어서 결정핵으로 성장할 수 있는 최소한의 반지름 조건에 해당하게 된다.
즉, 상기 증착속도의 범위를 넘어서는 경우에는 금속나노구조체로서 성장할 수 있는 결정핵을 형성하지 못하고 부피성장보다 면성장이 주로 이루어지게 되어 박막으로 성장되거나, 그 보다 더 두꺼운 경우에는 금속나노구조체 간에 융합이 이루어져 금속나노구조체가 아닌 박막으로 성장이 이루어지게 된다.
이와 같이 진공증착 공정에 의해 금속나노구조체를 성장시킴으로써, 기재 상에 금속나노구조체를 고르게 분포시켜 형성할 수 있으며, 금속나노구조체 패턴의 크기, 형태뿐만 아니라 위치 제어도 용이하여, 전체적으로 균일한 금속나노구조체 분포를 가지게 된다.
또한, 상기와 같이 기재 상에 금속나노구조체의 균일한 분포를 도모할 수 있지만, 필요에 의해 상기 기재를 진공증착하고자 하는 타겟물질(금속나노구조체 재료)의 이송경로에 대해 소정 각도로 기울어지게 형성하여, 상기 기재 상에 금속나노구조체의 분포 및 농도를 다르게 성장시키도록 할 수도 있다.
이러한 불균일한 분포 및 농도를 가지는 금속나노구조체를 이용한 습식식각 공정을 수행하게 되면, 하이브리드 패턴의 형상을 다양하게 구현할 수 있게 된다.
이러한 불균일한 분포 및 농도를 가지도록 금속나노구조체를 성장시키는 것은, 도 2에 도시된 바에 의한 것과 같이, 상기 제1단계의 기재의 일부 영역에 요철을 형성한 경우, 그 효과가 극대화될 수 있다.
즉, 도 4는 요철이 형성된 기재를 타겟물질의 이송경로에 대해 수직으로 배치한 경우(수직증착)와 기울여 배치한 경우(기울림증착)를 도시한 것으로서, 기재를 기울여 배치한 경우에는 금속나노구조체의 분포가 균일하지 않게 되며, 이에 따라 금속나노구조체를 이용한 습식식각 공정시 각 요철 패턴에 대해 다양한 하이브리드 패턴을 구현할 수 있게 되는 것이다.
이는 적용분야에 따라 하이브리드 패턴의 면적이나 분포 등을 조절하고자 하는 경우에 유용하게 적용될 수 있으며, 특히 센서 소자 등에서의 검지물질 형성 영역의 면적을 조절하여, 검지물질의 양을 제어하여, 센서의 효율 및 민감도를 높이는 곳에 적용될 수 있을 것이다.
상기 요철은 상기 기재 상에 별도의 패터닝 및 식각 공정에 의해 나노 또는 마이크로 스케일의 패턴을 형성한 후, 필요한 영역에 상기 마스크 패턴층을 형성하는 것으로서, 다양한 형태의 금속나노구조체 패턴의 형성을 도모한 것이다.
또한, 진공증착 공정에 의해 금속나노구조체를 성장시킴으로써, 금속나노구조체 패턴의 제조를 위해 별도의 마스크 또는 임프린트 스탬프의 제작이나 시드층의 형성공정이 필요없게 되어 공정이 간단하고, 진공증착 조건에 따라 금속나노구조체 패턴의 제어가 용이하여, 다양한 형태의 금속나노구조체 패턴의 형성을 간단하면서도 용이하게 형성할 수 있게 된다.
이러한 진공증착 조건을 설정한 후, 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건 하에서, 진공증작 공정에 의해 금속나노구조체를 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 성장시키게 된다.
즉, 설정된 진공증착 조건을 이용하여 금속나노구조체 생성을 위한 최소 임계반지름 조건을 만족하도록 한 상태에서, 금속나노구조체를 성장시키는 것이다.
또한, 상기 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건에 의한 진공증착 공정에 의해 금속나노구조체를 1차로 성장시킨 후, 상기 1차로 성장된 금속나노구조체에 플라즈마 처리 또는 열 처리를 수행하고, 상기 진공증착 조건에 비해 상대적으로 높은 증착률로 상기 금속나노구조체를 2차로 성장시키는 것이다.
즉, 2 step 방식에 의해 더욱 결정성이 우수하고, 균일한 금속나노구조체를 형성하기 위한 것으로서, 첫번째 step에서 금속나노구조체 생성을 위해 필요한 최소 임계반지름을 갖는 금속나노구조체가 생성되도록 낮은 속도의 증착속도로 설정하여 균일한 크기의 핵생성을 유도하고, 이후 플라즈마 처리 또는 열 처리를 통해 핵의 결정성을 향상시킨 후, 두번째 step에서는 첫번째 step에서의 진공증착 조건에 비해 상대적으로 높은 증착속도로 금속나노구조체를 형성함으로써, 전체적으로 빠른 시간 내에 결정성이 우수하고, 균일한 금속나노구조체의 형성이 가능하도록 한 것이다.
또한, 상기 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건에 의한 진공증착 공정에 의해 금속나노구조체를 1차로 성장시킨 후, 상기 진공증착 조건에서의 증착속도와는 다른 증착속도로 상기 1차 성장에서의 금속나노구조체와 동종 또는 이종의 금속나노구조체를 (1+n)차(n은 1,2,3,,,로 n은 자연수임)로 연속적으로 성장시킬 수 있다.
즉, (1+n) step 방식에 의해 금속나노구조체의 결정성을 조절하면서, 다양한 조성 프로파일 또는 결정구조 등을 갖는 금속나노구조체의 성장을 구현하기 위한 것으로서, 첫번째 step에서 상기와 같이 금속나노구조체 생성을 위해 필요한 최소 임계반지름을 갖는 금속나노구조체가 생성되도록 낮은 속도의 증착속도를 설정하여 균일한 크기의 핵생성을 유도하고, 첫번째 step과는 다른 증착속도 예컨대 더 높은 증착속도이거나 더 낮은 증착속도, 또는 높고 낮음이 교대로 구현되는 증착속도로 (1+n)차(n은 1,2,3,,,로 n은 자연수임) 횟수로 금속나노구조체를 연속적으로 성장시키도록 하는 것이다.
여기에서 각 증착 단계에서 성장되는 금속나노구조체는 같은 종류로 증착속도를 달리하여 성장시킬 수 있으며, 다른 종류로 증착속도를 달리하여 성장시킬 수 있다.
이에 의해 금속나노구조체의 균일한 성장 및 결정성을 도모하면서, 증착속도에 따른 다양한 조성 프로파일 또는 결정구조, 표면 상태, 형태 등이 구현되도록 하여, 여러 응용분야에 적응할 수 있도록 한다.
또한, 상기 1차로 금속나노구조체를 성장시킨 후, 다음회차의 금속나노구조체 성장 전에 전회차에서 성장된 금속나노구조체에 플라즈마 처리 또는 열처리를 선택적으로 수행할 수도 있으며, 이는 성장된 금속나노구조체의 결정성을 더욱 향상시켜 소자의 특성을 개선시키기 위함이다.
이와 같이, 본 발명에서는, 금속나노구조체 성장을 위한 특별한 진공증착 조건을 설정함으로써 종래의 열처리 공정이 필요없게 되어, 고온의 열처리 온도로의 승온과 하온을 위한 공정 시간이 획기적으로 단축되며, 고온에 취약한 고분자 기판과 같은 유연 기판에의 적용도 가능하게 된다.
또한, 고온에서의 열처리 공정이 필요없게 되어, 소자 재료의 확산, 섞임 등의 문제를 방지할 수 있어, 금속나노구조체 패턴 및 하이브리드 패턴의 형태 및 두께 변형 등을 최소화함으로써 고품질의 소자를 제공할 수 있게 된다.
한편, 이러한 금속나노구조체는, 응용분야에 따라 다양하게 제공될 수 있으며, 특히 센서 소자의 경우 검지하고자 하는 물질에 따라 다양한 물질을 증착할 수 있으며, 금(Au), 은(Ag), 백금(Pt), 구리(Cu), 팔라듐(Pd), 니켈(Ni), 텅스텐(W), 철(Fe), 코발트(Co), 타이타늄(Ti), 크로뮴(Cr), 망가니즈(Mn), 아연(Zn), 지르코늄(Zr), 몰리브데넘(Mo), 이리듐(Ir), 루테늄(Ru), 탄탈럼(Ta) 및 이들의 합금 중 어느 하나 이상의 재료를 이용하여 진공증착하여 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 형성되게 된다.
상기 금속나노구조체의 성장은, 적용분야나 필요에 따라 동일한 증착조건 또는 상이한 증착조건 하에서, 동종의 재료를 복수회 또는 이종의 재료를 복수회 증착할 수 있다.
이러한 금속나노구조체의 성장은 설정된 진공증착 조건에 따라 진공증착 공정에 의해 이루어지게 되며, 특히 공정 조건 제어가 용이한 전자빔 증착기, 열증발 증착기, 스퍼터링, 화학기상증착법 중 어느 하나 이상에 의해 구현될 수 있다. 그러나, 이러한 진공증착 공정이나 방법에 한정하지 않고 필요에 의해 기공지된 다양한 진공증착 공정이나 방법을 사용할 수도 있다.
여기에서, 상기 진공증착 조건에 따라 기본적으로 금속나노구조체의 직경과 금속나노구조체들의 간격을 조절할 수 있으나, 이에 추가적으로 상기 진공증착 공정에 의해 금속나노구조체의 성장 후, 열 처리 공정 또는 플라즈마 처리 공정을 통하여, 금속나노구조체의 직경과 금속나노구조체들의 간격을 조절할 수도 있다.
그리고, 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체를 성장시킨 후, 상기 마스크 패턴층을 제거하여, 상기 기재의 노출된 영역에 금속나노구조체를 형성하여, 상기 기재 상부에 금속나노구조체 패턴을 형성하게 된다.(제4단계)
즉, 상기 기재 상에서 마스크 패턴층을 제거하게 되면, 상기 기재 상부의 상기 마스크 패턴층에 대응되는 패턴을 가지는 금속나노구조체 패턴이 형성되게 된다.
상기 마스크 패턴층은 화학적 방법을 이용하여 제거하는 것이 바람직하며, 이에 사용되는 화학 용액은 아세톤, 이소프로필 알코올, 물(H2O), KOH, NaOH, NH4OH, H2SO4, HF, HCl, H3PO4, HNO3, CH3COOH, H2O2 및 BOE(Buffered Oxide Etchant)중 어느 하나 이상을 포함하며, 디핑(Dipping) 또는 초음파(Sonication) 방식을 이용한다.
한편, 적용분야나 사용 목적에 따라서, 상기 마스크 패턴층의 제거 후에, 추가적인 마스크 패턴층을 형성하여, 상기 기재 상부의 금속나노구조체 패턴이 형성된 동일한 영역 또는 다른 영역 상에 상기 제3단계의 금속나노구조체와 동종 또는 이종의 금속나노구조체를 추가적으로 형성함으로써, 상기 제4단계의 금속나노구조체 패턴과는 연속 또는 불연속적인 금속나노구조체 패턴을 추가적으로 형성할 수도 있다.
그리고, 상기 기재의 상부에 금속나노구조체 패턴을 형성한 후, 상기 금속나노구조체를 이용하여 상기 기재의 일부 영역을 습식식각하여 하이브리드 패턴을 형성하게 된다.(제5단계)
여기에서, 상기 제5단계의 습식식각 공정은, 산(acid), 물(H2O) 및 과산화물(H2O2)중 어느 하나 이상이 포함된 용액을 사용하는 것을 특징으로 하며, 상기 산(acid)과 과산화물(H2O2)의 혼합비 조절 또는 습식식각의 시간을 조절하여 식각 깊이를 조절하도록 한다.
일반적으로 금속나노구조체(금속)를 이용한 습식식각 공정은, 일반적인 화학적인 습식식각과 달리 금속을 이용한 화학적 에칭으로, 상기 금속이 습식식각의 화학반응에서의 촉매의 역할을 하게 되어, 일반적으로 종횡비가 큰 나노구조체를 구현시키는 특징을 가지고 있으며, 식각액의 혼합비나 시간을 조절하여 식각 깊이를 조절할 수 있으며, 이에 의해 다양한 형태의 하이브리드 패턴을 구현할 수 있게 된다. 여기에서, 습식식각이 완료된 후, 상기 금속나노구조체는 일부 또는 전부가 남아 있을 수도 있으나, 상기 금속나노구조체는 완전히 제거될 수도 있으며, 완전히 제거된 경우에는 추가로 금속나노구조체의 성장을 한 번 또는 복수회, 동종 또는 이종의 재료로 더 수행할 수도 있다.
도 4는 상술한 바와 같이, 요철이 형성된 기재 상에 수직 증착 및 기울림 증착의 경우에 하이브리드 패턴의 구현에 대한 모식도를 나타낸 것으로서, 도 4(a)는 수직 증착 및 기울림 증착의 경우 금속나노구조체의 성장 분포 특성을 나타낸 것이고, 도 4(b)는 이러한 금속나노구조체를 이용한 습식식각을 진행한 경우, 수직 증착 및 기울림 증착의 경우 하이브리드 패턴의 차이를 나타내었고, 도 4(c)는 도 4(b)의 상태에서 다른 종류의 금속나노구조체를 성장시킨 경우를 나타내었으며, 도 4(d)는 도 4(c)의 상태에서 다른 종류의 금속나노구조체를 이용한 습식식각을 진행한 경우를 나타낸 것이다.
이와 같이, 본 발명은 수직증착 및 기울림 증착에 따라, 금속나노구조체의 종류에 따라, 그리고 식각액의 혼합비나 습식 시간에 따라 다양한 형태의 하이브리드 패턴의 구현이 매우 용이하게 실현되는 것을 알 수 있다.
또한, 상기 제5단계의 하이브리드 패턴 상에 동종 또는 이종의 금속나노구조체를 추가로 형성하여 금속나노구조체 패턴이 형성된 소자로 활용할 수 있도록 하며, 상기 하이브리드 패턴의 형태에 따라 상기 하이브리드 패턴 내부에 동종 또는 이종의 금속나노구조체를 추가로 성장시켜, 하이브리드 패턴 내부로 금속나노구조체가 침투되어 형성되게 할 수도 있다.
이 경우, 상기 제4단계의 금속나노구조체 패턴이 형성된 기재의 일부 영역은 친수성 표면처리가 이루어지도록 하여, 금속나노구조체를 이용한 습식식각에 의한 식각률을 현저히 개선시켜, 하이브리드 패턴의 표면적을 향상시킬 수 있으며, 이에 의해 센서 소자로의 사용시 센서의 민감도를 개선시킬 수도 있게 된다.
상기 기재의 친수성 표면처리는, 기재 상에 산화물층을 코팅하거나, 산소 플라즈마 표면 처리(Oxygen plasma treatment) 등을 수행하여 기재 표면에서의 젖음성을 향상시켜, 식각액의 침투가 정밀하게 이루어질 수 있도록 하였다.
또한, 상기와 같이 기재 상에 금속나노구조체의 균일한 분포를 도모할 수 있지만, 필요에 의해 상기 기재를 진공증착하고자 하는 타겟물질(금속나노구조체 재료)의 이송경로에 대해 소정 각도로 기울어지게 형성하여, 상기 기재 상에 금속나노구조체의 분포 및 농도를 다르게 성장시키도록 할 수도 있다.
이러한 불균일한 분포 및 농도를 가지는 금속나노구조체를 이용한 습식식각 공정을 수행하게 되면, 하이브리드 패턴의 형상을 다양하게 구현할 수 있게 된다.
이러한 불균일한 분포 및 농도를 가지도록 금속나노구조체를 성장시키는 것은, 도 2에 도시된 바에 의한 것과 같이, 상기 제1단계의 기재의 일부 영역에 요철을 형성한 경우, 그 효과가 극대화될 수 있다.
즉, 도 4는 요철이 형성된 기재를 타겟물질의 이송경로에 대해 수직으로 배치한 경우(수직증착)와 기울여 배치한 경우(기울림증착)를 도시한 것으로서, 기재를 기울여 배치한 경우에는 금속나노구조체의 분포가 균일하지 않게 되며, 이에 따라 금속나노구조체를 이용한 습식식각 공정시 각 요철 패턴에 대해 다양한 하이브리드 패턴을 구현할 수 있게 되는 것이다.
이는 적용분야에 따라 하이브리드 패턴의 면적이나 분포 등을 조절하고자 하는 경우에 유용하게 적용될 수 있으며, 특히 센서 소자 등에서의 검지물질 형성 영역의 면적을 조절하여, 검지물질의 양을 제어하여, 센서의 효율 및 민감도를 높이는 곳에 적용될 수 있을 것이다.
도 3은 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법에 대한 모식도에 관한 것으로서, 기판 상에 형성된 GaN 계열의 버퍼층, 상기 버퍼층 상에 형성된 GaN층, 상기 GaN층 상에 형성된 AlxGa1-xN층, InAlN층 및 InAlGaN층으로 이루어지는 군에서 선택되는 1종의 층 및 상기 1종의 층 상에 형성된 소스 전극 및 드레인 전극을 포함하는 기재를 준비하는 (가)단계와, 상기 소스 전극 및 드레인 전극을 마스킹하면서, 상기 기재 상부의 일부 영역을 노출시키는 마스크 패턴층을 형성하는 (나)단계와, 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체의 성장을 위해 필요한 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건을 설정하는 (다)단계와, 진공증착 공정에 의해 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체를 성장시키는 (라)단계와, 상기 마스크 패턴층을 제거하여, 상기 기재의 노출된 영역에 금속나노구조체를 형성하여 상기 기재 상부에 금속나노구조체 패턴을 형성하는 (마)단계 및 상기 금속나노구조체를 이용하여 상기 기재의 일부 영역을 습식식각하여 하이브리드 패턴을 형성하는 (바)단계를 포함하여 이루어진다.
상기의 HEMT(High Electron Mobility Transistor, 고전자 이동도 트랜지스터) 소자의 중요 구조((가)단계)는 공지된 기술로써, 본 출원인이 출원한 고전자 이동도 트랜지스터 구조를 가지는 센서의 제조방법(출원번호 : 10-2016-0036136호)에 대한 설명으로 갈음하며, 본 발명에서는 상세한 설명은 생략하기로 한다.
상술한 진공증착에 의한 하이브리드 패턴 형성방법에서의 구성과 유사하게 기본적으로 기재 상부에 마스크 패턴층을 형성하고, 진공증착 공정에 의해 금속나노구조체 패턴을 형성하는 것으로서, 중복되는 설명은 생략하기로 하며, 본 실시예에서의 기재는, 트랜지스터 구조의 센서소자(예컨대, HEMT)에 적용하기 위한 것으로서, 기판 상에 형성된 GaN 계열의 버퍼층, 상기 버퍼층 상에 형성된 GaN층, 상기 GaN층 상에 형성된 AlxGa1 - xN층, InAlN층 및 InAlGaN층으로 이루어지는 군에서 선택되는 1종의 층 및 상기 1종의 층 상에 형성된 소스 전극 및 드레인 전극을 포함하는 것을 특징으로 하고 있다.
이러한 기재 상의 상기 소스 전극 및 드레인 전극을 마스킹하면서, 상기 기재 상부의 일부 영역을 노출시키는 마스크 패턴층을 형성하게 된다.
또한, 상기 AlxGa1 - xN층의 x값은 0<x≤1인 것을 특징으로 하며, 상기 1종의 층 상에 두께 10nm 이하의 GaN cap층이 추가로 형성될 수 있다.
또한, 상기 소스 전극 및 드레인 전극을 마스킹하면서, 상기 기재 상부의 일부 영역을 노출시키는 마스크 패턴층을 형성한 후(상기 (나)단계 이후)에, 상기 1종의 층의 일부가 식각된 리세스 영역을 형성할 수 있다.
상기 레세스 영역은 상기 기재 상부의 노출된 일부 영역 즉, 소스 전극 및 드레인 전극 사이의 일부 영역이 되며, 이를 식각함으로써, 감지물질 형성 영역의 면적을 넓힘으로써, 센서 민감도를 높이고자 하는 것이다.
상기 리세스 영역의 형성은 리세스 영역을 형성하고자 하는 영역 이외의 영역을 마스킹한 후, 건식 또는 습식식각에 의해 구현되게 된다.
여기에서, 상기 기재 상부의 노출된 일부 영역에는 상술한 바의 금속나노구조체 형성을 위한 최소 임계반지름 조건을 만족하는 증착조건을 설정하여 금속나노구조체를 성장시켜, 상기 마스크 패턴층에 대응되는 금속나노구조체 패턴을 형성하게 된다.
이러한 금속나노구조체가 성장되는 상기 기재 상부의 노출된 일부 영역은, 소스 전극 및 드레인 전극 사이의 일부 영역이 되며, 이 영역 상에 센서 소자의 검지물질층이 형성되게 되고, 상기 검지물질층에 센싱을 위한 검지물질로 금속나노구조체가 성장되게 되는 것이다.
여기에서, 상기 검지물질층 형성을 위한 금속나노구조체는, 금(Au), 은(Ag), 백금(Pt), 구리(Cu), 팔라듐(Pd), 니켈(Ni), 텅스텐(W), 철(Fe), 코발트(Co), 타이타늄(Ti), 크로뮴(Cr), 망가니즈(Mn), 아연(Zn), 지르코늄(Zr), 몰리브데넘(Mo), 이리듐(Ir), 루테늄(Ru), 탄탈럼(Ta) 및 이들의 합금 중 어느 하나 이상의 재료를 이용하여 진공증착하여 형성되는 것으로서, 검출하고자 하는 가스 또는 생화학 물질과 반응하여 HEMT 활성층의 전위를 변화시킬 수 있는 물질을 선택하여 사용한다.
예컨대, 수소 가스의 검지물질로는 Pd, Pt 또는 Pd과 Pt의 구조복합체를, Co 가스의 검지물질로는 ZnO 나노와이어를, 산소 가스의 검지물질로는 InZnO를, 클로라이드 이온의 검지물질로는 Ag/AgCl 전극을, 클루코오스 또는 젖산의 검지물질로는 ZnO 나노로드를, 수온 이온의 검지물질로는 티오글리콜산/Au를 들 수 있다.
상기에서 예시한 검지물질 외에, 센싱하고자 하는 물질이나 환경에 따라 필요에 의해서 상술한 바와 같이, 도 3에 도시된 바와 같이, 상기 금속나노구조체를 동종 또는 이종의 물질로 복수회 성장시키거나, 상기 마스크 패턴층의 제거 후에, 추가적인 마스크 패턴층을 형성하여, 상기 기재 상부의 금속나노구조체 패턴이 형성된 동일한 영역 또는 다른 영역 상에 상기 (라)단계의 금속나노구조체와는 동종 또는 이종의 금속나노구조체를 추가적으로 형성함으로써, 상기 (마)단계의 금속나노구조체 패턴과는 연속 또는 불연속적인 금속나노구조체 패턴을 추가적으로 형성할 수 있다.
이러한 금속나노구조체를 이용하여 상기 기재의 일부 영역을 습식식각하여, 상기 센서 소자의 기재 상에 하이브리드 패턴을 형성하게 된다. 이 경우, 전부 또는 일부 남아있는 금속나노구조체는 상기 센서 소자의 검지물질의 기능을 하게 되며, 필요에 의해서는 이와 동종 또는 이종의 금속나노구조체를 추가로 상기 하이브리드 패턴 상에 형성할 수 있으며, 하이브리드 패턴의 형태에 따라 추가로 형성되는 금속나노구조체는 하이브리드 패턴의 내부로 침투하는 형태로도 형성될 수 있다.
이 경우, 금속나노구조체 패턴이 형성된 기재의 일부 영역은 친수성 표면처리가 이루어지도록 하여, 금속나노구조체를 이용한 습식식각에 의한 식각률을 현저히 개선시켜, 하이브리드 패턴의 표면적을 향상시킬 수 있으며, 이에 의해 센서 소자로의 사용시 센서의 민감도를 개선시킬 수도 있게 된다.
상기 기재의 친수성 표면처리는, 기재 상에 산화물층을 코팅하거나, 산소 플라즈마 표면 처리(Oxygen plasma treatment) 등을 수행하여 기재 표면에서의 젖음성을 향상시켜, 식각액의 침투가 효율적으로 이루어지도록 하였다. 이에 의해 고종횡비의 하이브리드 패턴의 큰 표면적 형성을 용이하게 실현시킬 수 있으며, 센서 소자로의 사용시 검지물질 영역을 넓히게 되어 센서의 효율 및 민감도를 개선시킬 수 있다.
이와 같이, 센서 소자에 있어서, 소스 전극 및 드레인 전극 사이에 검지물질 형성 영역이 형성되게 되는데, 상기 검지물질 형성 영역에 하이브리드 패턴을 형성하고 검지물질을 형성하는 것에 의해 검지물질 영역의 면적을 넓히고, 다양한 검지물질의 형성이 용이하여, 센서 소자의 민감도를 높이면서, 다양한 물질에 대한 센싱이 가능하게 되는 것이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 6은 전자빔 증착기를 이용하여 0.025nm/sec의 증착속도로 Au 두께를 0.75nm, 1.5nm, 5nm, 10nm 및 20nm로 Si 기판에 각각 증착한 후 표면을 분석한 SEM 측정결과이다. Au 증착 두께가 두꺼워짐에 따라 Au 금속나노구조체의 크기가 증가하였으며, Au 두께가 20nm 이상일 경우에는 박막화되는 것을 확인할 수 있었다. 즉, Au 두께가 20nm일 경우에는 Au 증착 두께 조절을 통하여 Au 금속나노구조체의 크기 조절이 가능함을 확인할 수 있었다.
도 7은 전자빔 증착기를 이용하여 0.025nm/sec의 증착속도로 Au의 두께를 0.75nm, 1.5nm 및 5nm 로 Si 기판에 각각 증착한 경우의 Au 금속나노구조체 직경 크기 분포도를 나타내었다. Au 두께를 0.75nm, 1.5nm 및 5nm 증착한 경우 Au 금속나노구조체의 평균 직경은 각각 4.6nm, 8.3nm 및 16.9nm이었다. Au 두께 조절을 통하여 Au 금속나노구조체의 직경과 직경 분포의 조절이 가능함을 확인할 수 있었다.
Si 기판 상단에 직사각형 영역(10㎛ by 75㎛ 및 20㎛ by 80㎛)만 포토레지스트로 개방한 후 전자빔 증착기를 이용하여 0.025nm/sec의 증착속도로 Au, Pt 및 Pd 의 두께를 각각 1.5nm로 개별적으로 증착한 이후, 포토레지스트를 제거하기 위하여 아세톤에 Dipping하고 10분간 Ultrasonication하고, N2 blowing 한 이후 금속나노구조체의 패턴 결과가 도 8(a), (d) 및 (g)에 있으며, Au, Pt 및 Pd 금속나노구조체의 형상 측정결과가 도 8(b), (e) 및 (h)에 있다. 또한, EDX 성분분석 결과[도 8(c), (f) 및 (i)]를 통하여 Si 기판에 Au, Pt 및 Pd 금속나노구조체의 형성 및 Au, Pt 및 Pd 금속나노구조체 패턴의 제작이 가능함을 확인하였다.
Si 기판 상단에 직사각형 영역(10㎛ by 75㎛ 및 20㎛ by 80㎛)만 포토레지스트로 개방한 후 전자빔 증착기를 이용하여 0.025nm/sec의 증착속도로 Pt 및 Pd의 두께를 각각 1.5nm로 in-situ 연속적으로 증착한 이후, 포토레지스트를 제거하기 위하여 아세톤에 Dipping하고 10분간 Ultrasonication하고, N2 blowing 한 이후 복합 금속나노구조체의 패턴 결과가 도 9(a)에 있으며, 복합 금속나노구조체의 형상 측정결과가 도 9(b)에 있다. 또한, EDX 성분분석 결과[도 9(c)]를 통하여 Si 기판에 Pt와 Pd 복합 금속나노구조체의 형성 및 Pt와 Pd 복합 금속나노구조체 패턴의 제작이 가능함을 확인하였다.
Si 기판 상단에 직사각형 영역(10㎛ by 75㎛ 및 20㎛ by 80㎛)만 포토레지스트로 개방한 후 스퍼터링을 이용하여 0.25nm/sec의 증착속도로 Au의 두께를 1.5nm로 증착한 이후, 포토레지스트를 제거하기 위하여 아세톤에 Dipping하고 10분간 Ultrasonication하고, N2 blowing 한 이후 Au 금속나노구조체의 패턴 결과 및 형상 측정결과가 도 10(a) 및 (b)에 있다. 또한, EDX 성분분석 결과[도 10(c)]를 통하여 Si 기판에 Au 금속나노구조체의 형성 및 Au 금속나노구조체 패턴의 제작이 가능함을 확인하였으며 Au 금속나노구조체의 평균 직경은 16.2nm 이었다[도 10(d)]. 본 결과로부터 전자빔 증착기와 유사한 형태의 금속나노구조체를 갖는 Au 나노구조체 형성이 가능하였다. 또한, 도 7(b)와 도 10(d)의 결과들을 분석해 보면, 동일한 Au 증착 두께 [1.5nm]에 대하여 증착속도를 0.025nm/sec [평균 직경 8.3nm]에서 0.25nm/sec [평균 직경 16.2nm]로 빠르게 할 경우 Au 금속나노구조체의 평균 직경은 증가하였다. 이 결과로부터 증착속도가 Au 금속나노구조체의 직경 크기 조절에 있어서 하나의 요소(Factor)임을 확인할 수 있었다.
전자빔 증착기를 이용하여 0.025nm/sec의 증착속도로 Si 기판 상에 Au 두께를 1.5nm 증착하였으며, 불산(HF) 18.2ml, 과산화수소(H2O2) 1.8ml 및 물(H2O) 80ml를 혼합한 용액에 Si 기판 상에 형성된 Au 금속나노구조체를 일정시간(0.5분[도 11(b)], 1.5분[도 11(c)], 3.0분[도 11(d)] 및 5.0분[도 11(e)]) 담근 후, Deionized water에 rinsing 한 후 N2 blowing을 하였다. 도 11은 습식식각 시간 변화에 따른 표면 변화를 SEM 측정한 결과이다. 본 방식에 의해 형성된 Au 금속나노구조체를 이용하여 하부 기판의 습식식각이 가능함을 확인하였다.
Si 기판 상단에 전자빔리소그래피를 이용하여 50nm line and 50nm space 구조의 레지스트 패턴을 형성한 후, 레지스트 패턴을 하부 Si 기판을 건식식각하기 위한 에칭 마스크로 사용하여 100nm 높이와 50nm line 패턴을 갖는 Si 기판을 제작하였다. 이후, 50nm line 패턴을 갖는 Si 기판 상단에 전자빔 증착기를 이용하여 0.025nm/sec의 증착속도로 Au 두께를 1.5nm 증착하였으며, 불산(HF) 18.2ml, 과산화수소(H2O2) 1.8ml 및 물(H2O) 80ml를 혼합한 용액에 Si 기판 상에 형성된 Au 금속나노구조체를 일정시간(0.5분[도 12(b)], 1.5분[도 12(c)], 3.0분[도 12(d)] 및 5.0분[도 12(e)]) 담근 후, Deionized water에 rinsing 한 후 N2 blowing을 하였으며, 습식식각 시간 변화에 따른 표면 변화를 SEM 측정한 결과가 도 12에 있다. Au 금속나노구조체는 패턴(요철)이 형성된 하부 기판 상에 형성 가능하며, 형성된 Au 금속나노구조체를 이용하여 패턴(요철)이 있는 하부 기판의 습식식각이 가능함을 확인하였다.
Si 기판 상단에 전자빔리소그래피 또는 포토리소그래피(Photolithography)를 이용하여 50nm line, 500nm line 및 1㎛ line 패턴을 형성한 후, 전자빔 리소그래피 또는 포토리소그래피 레지스트 패턴을 하부 Si 기판을 건식식각 하기 위한 에칭 마스크로 사용하여 200nm 높이와 50nm line, 500nm line 및 1㎛ line 패턴을 갖는 Si 기판을 제작하였다.
50nm line, 500nm line 및 1㎛ line(나노 또는 마이크로) 구조체를 갖는 Si 기판 상단에 950 PMMA A5(Micro Chem Co., 미국)을 2000rpm으로 스핀코팅한 후 170℃ 300초간 baking을 하여 대략 350nm 두께의 PMMA 층을 형성하였으며, 임프린트용 스탬프는 실리콘 마스터 스탬프(300nm 의 Hole 직경을 가진 Si Stamp) 상단에 perfluoropolyether(PFPE) 레진을 적하시키고 PET(polyethylene-terephthalate) 기판을 압착시킨 후, 자외선을 3분 조사하여 Pillar-patterned PFPE 몰드를 제작하였다. PMMA층 상단에 임프린트 레진을 NIP-SC28LV400(Chem. Optics, 대한민국)을 스핀코팅 한 후, 상기 제조된 Pillar-patterned PFPE 스탬프를 압착하며 자외선을 2 분간 조사한 후 PFPE 스탬프를 분리(Relief) 하여 300nm의 Hole 직경을 갖는 임프린트 패턴을 50nm line, 500nm line 및 1㎛ line 패턴을 갖는 Si 구조체 상단에 형성하였다. 이후 임프린트 잔류막을 제거(descum) 하고 300nm Hole 하부에 있는 PMMA 층이 모두 에칭되어, 300nm 직경의 Hole 하부에 있는 50nm line, 500nm line 및 1㎛ line 패턴을 갖는 Si 구조체 표면이 노출되었으며, 그 결과를 도 13(a)에 도시하였다.
상기 제작된 나노/마이크로 패턴된 Si 기판 상단에 전자빔 증착기를 이용하여 0.025nm/sec의 증착속도로 Au 두께를 1.5nm 증착하였으며, 그 결과를 도 13(b)에 도시하였다. 도 13(b)에서 관찰되듯이 Hole 내부에 Au 금속나노구조체가 형성됨을 확인할 수 있었다.
이후, 아세톤에 Dipping하고 10분간 Ultrasonication 한 후, N2 blowing 한 결과가 도 13(c)에 있으며, 50nm line, 500nm line 및 1㎛ line(나노 또는 마이크로) 형태의 Si 구조체 상단에 Au 금속나노구조체가 300nm 직경을 갖는 Hole 영역 내에 패턴되어 있음을 확인할 수 있었다.
50nm line, 500nm line 및 1㎛ line(나노 또는 마이크로) Si 구조체 상단에 있는 Au 금속나노구조체 패턴을 불산(HF) 18.2ml, 과산화수소(H2O2) 1.8ml 및 물(H2O) 80ml를 혼합한 용액에 1.5분간 담근 후, Deionized water에 rinsing 한 후 N2 blowing을 한 결과를 도 13(d)에 도시하였다. Hole 내부에 패턴된 Au 금속나노구조체가 하부에 있는 나노 또는 마이크로 스케일의 Si 구조체를 선택적으로 습식 식각하여, 3차원 형태의 나노/나노 또는 나노/마이크로 스케일의 하이브리드 패턴을 확인할 수 있었다.
도 14는 전자빔 증착기를 이용하여 0.025nm/sec의 증착속도로 Au의 두께를 0.75nm 및 1.5nm 로 200㎛ 두께의 PC 기판에 각각 증착한 후 자외선-가시광선 분광광도계를 이용하여 표면 플라스몬 공명 특성 분석 결과이다. 0.75nm 두께(Au 금속나노구조체의 평균 직경 : 4.6nm)와 1.5nm 두께(Au 금속나노구조체의 평균 직경 : 8.3nm)의 Au를 증착한 경우 최대 공명 흡수피크 위치는 각각 574nm 및 626nm 이었다. 자외선-가시광선 분광광도계 측정을 통하여 Au 금속나노구조체의 평균 직경이 감소할수록 최대 공명 흡수피크의 위치가 단파장으로 이동(Blue Shift)함을 확인할 수 있었으며, 증착 두께 조절을 통하여 기판 상에 금속나노구조체 직경분포의 정밀한 제어가 가능함을 확인할 수 있었다.
도 15는 1 step 공정(검정색 그래프)과 2 step 공정(붉은색 그래프)에 의한 자외선-가시광선 분광광도계를 이용하여 표면 플라스몬 공명 특성 분석 결과 데이타를 나타낸 것이다. 1 step에 비하여 2 step 방식에 의한 Au 금속나노구조체는 최대 흡수피크 파장 값이 단파장으로 이동됨을 알 수 있으며, 2 step 방식에 의한 Au 금속나노구조체의 반치폭(FWHM, Full Width at Half Maximum) 값이 1 step 방식에 의한 결과 보다 값이 작은 것을 확인할 수 있었다. 즉, 최대 흡수피크 파장 값이 단파장으로 이동한 점으로부터 2 step 방식에 의한 Au 금속나노구조체의 직경이 더 작음을 알 수 있으며, 피크의 반치폭 값이 작은 점으로부터 2 step 방식에 의한 Au 금속나노구조체의 크기 분포도가 더 좁은(Narrow) 것을 확인할 수 있었다. 본 실시예로부터 2 step 방식에 의하여 더욱 크기가 균일한 금속나노구조체의 형성이 가능함을 확인할 수 있었다. 또한, 2 step 방식을 통하여 첫 번째 step은 낮은 증착속도로 핵생성을 유도하여 외부 에너지에 의한 핵의 결정성 향상을 유도하고 이후 두 번째 step은 첫 번째 step보다 빠르게 증착함으로써 전체적인 Au 금속나노구조체의 형성 시간을 단축할 수 있는 장점이 있음을 확인할 수 있었다.
소수성 표면처리는 밀폐된 공간에 PC 기판과 FOTS 용액을 별도의 위치에 두며, 진공오븐을 이용하여 80 oC에서 15분간 가열하였으며, FOTS 용액이 기상화 되어 PC 기판 상에 결합하게 되어 PC 기판의 표면을 소수성 처리를 하였다. 도 16은 상기 언급된 방법으로 소수성 표면처리를 한 PC 기판과 소수성 표면처리를 하지 않은 PC 기판 상에 전자빔 증착기를 이용하여 1.5nm 두께의 Au를 각각 증착 후, 자외선-가시광선 분광광도계를 이용하여 표면 플라스몬 공명 특성 분석 결과 데이타를 나타낸 것이다. PC 기판에 소수성 표면처리를 한 샘플의 경우, 소수성 표면처리를 하지 않은 샘플에 비해서 Au 금속나노구조체는 최대 흡수피크 파장 값이 단파장 으로 이동됨을 알 수 있으며, 소수성 표면처리를 한 샘플의 Au 금속나노구조체의 반치폭 값이 소수성 표면처리를 하지 않은 샘플의 Au 금속나노구조체의 반치폭 값보다 작은 것을 확인할 수 있었다. 즉, 최대 흡수피크 파장 값이 단파장으로 이동한 점으로부터 소수성 표면처리를 한 샘플의 Au 금속나노구조체 직경이 더 작음을 알 수 있으며, 피크의 반치폭 값이 더 작은 점으로부터 소수성 표면처리를 한 샘플의 Au 금속나노구조체 크기 분포도가 더 좁은 것을 확인할 수 있었다. 본 실시예를 통하여 기판 또는 박막을 소수성 표면처리한 경우가 표면처리를 하지 않은 경우에 비해 금속나노구조체의 크기가 균일하고 크기 분포도가 좁은 금속나노구조체의 형성이 가능함을 확인할 수 있었다.
도 17은 금속나노구조체 패턴이 형성된 기재의 일부 영역의 친수성 표면처리 여부에 따른 Si 나노구조체의 전자현미경 이미지를 나타낸 것으로서, 도 17(a)는 산소 플라즈마 처리를 통한 요철이 형성된 Si 기판의 친수성 표면 처리를 하지 않은 경우이고, 도 17(b)는 산소 플라즈마 처리를 통한 요철이 형성된 Si 기판의 친수성 표면 처리를 한 경우를 도시한 것이다.
산소 플라즈마 처리는 산소 가스 2500sccm, Power 1000W, Pressure 1Torr 조건으로 30초간 표면처리 후, 습식식각을 수행한 결과, Si 기판 상에 고종횡비의 하이브리드 패턴의 큰 표면적 형성이 용이함을 확인할 수 있었다.

Claims (32)

  1. 기재 상부의 일부 영역을 노출시키는 마스크 패턴층을 형성하는 제1단계;
    상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체의 성장을 위해 필요한 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건을 설정하는 제2단계;
    진공증착 공정에 의해 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체를 성장시키는 제3단계;
    상기 마스크 패턴층을 제거하여, 상기 기재의 노출된 영역에 금속나노구조체를 형성하여 상기 기재 상부에 금속나노구조체 패턴을 형성하는 제4단계; 및
    상기 금속나노구조체를 이용하여 상기 기재의 일부 영역을 습식식각하여 하이브리드 패턴을 형성하는 제5단계;를 포함하여 이루어지는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  2. 제 1항에 있어서, 상기 제3단계는,
    상기 제2단계의 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건 하에서 진공증착 공정에 의해 금속나노구조체를 성장시키는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  3. 제 1항에 있어서, 상기 제3단계는,
    상기 제2단계의 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건에 의한 진공증착 공정에 의해 금속나노구조체를 1차로 성장시킨 후,
    상기 1차로 성장된 금속나노구조체에 플라즈마 처리 또는 열 처리를 수행하고,
    상기 진공증착 조건에 비해 상대적으로 높은 증착률로 상기 금속나노구조체를 2차로 성장시키는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  4. 제 1항에 있어서, 상기 제3단계는,
    상기 제2단계의 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건에 의한 진공증착 공정에 의해 금속나노구조체를 1차로 성장시킨 후,
    상기 진공증착 조건에서의 증착속도와는 다른 증착속도로 상기 1차 성장에서의 금속나노구조체와 동종 또는 이종의 금속나노구조체를 (1+n)차(n은 1,2,3,,,로 n은 자연수임)로 연속적으로 성장시키는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  5. 제 4항에 있어서, 상기 1차로 금속나노구조체를 성장시킨 후,
    다음회차의 금속나노구조체 성장 전에 전회차에서 성장된 금속나노구조체에 플라즈마 처리 또는 열처리를 선택적으로 수행하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  6. 제 1항에 있어서, 상기 제3단계는,
    상기 기재를 소정의 각도로 기울여 상기 금속나노구조체를 성장시키는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  7. 제 1항에 있어서, 상기 제2단계의 진공증착 조건은,
    증착속도(Deposition rate)는 0.01nm/초에서 5nm/초의 범위에서, 30nm 이하의 두께로 성장되도록 설정하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  8. 제 1항에 있어서, 상기 제1단계의 기재에는 요철이 형성되어 있으며, 상기 요철이 형성된 기재 상부의 일부 영역을 노출시키는 마스크 패턴층을 형성하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  9. 제 1항에 있어서, 상기 제1단계의 마스크 패턴층을 형성한 후에, 상기 기재 상부의 노출된 일부 영역을 소수성 표면처리하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  10. 제 1항에 있어서, 제1단계는,
    상기 기재 상부에 고분자층을 형성하고, 상기 고분자층 상부에 마스크 패턴층이 구현되되,
    상기 고분자층은,
    PVC(Polyvinyl Chloride), Neoprene, PVA(Polyvinyl Alcohol), PMMA(Poly Methyl Meta Acrylate), PBMA(Poly Benzyl Meta Acrylate), PolyStylene, SOG(Spin On Glass), PDMS(Polydimethylsiloxane), PVFM(Poly Vinyl formal), Parylene, Polyester, Epoxy, Polyether, Polyimide 및 LOR(Lift-Off Resist) 중 어느 하나로 이루어진 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  11. 제 1항에 있어서, 상기 금속나노구조체는,
    금(Au), 은(Ag), 백금(Pt), 구리(Cu), 팔라듐(Pd), 니켈(Ni), 텅스텐(W), 철(Fe), 코발트(Co), 타이타늄(Ti), 크로뮴(Cr), 망가니즈(Mn), 아연(Zn), 지르코늄(Zr), 몰리브데넘(Mo), 이리듐(Ir), 루테늄(Ru), 탄탈럼(Ta) 및 이들의 합금 중 어느 하나 이상의 재료를 이용하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  12. 제 1항에 있어서, 상기 제3단계의 금속나노구조체의 성장은,
    동종의 재료 또는 이종의 재료로, 복수회 증착하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  13. 제 1항에 있어서, 상기 제3단계의 금속나노구조체 성장 후,
    열처리 공정 또는 플라즈마 처리 공정을 추가로 구현하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  14. 제 1항에 있어서, 상기 제4단계는,
    상기 마스크 패턴층의 제거 후에, 추가적인 마스크 패턴층을 형성하여,
    상기 기재 상부의 금속나노구조체 패턴이 형성된 동일한 영역 또는 다른 영역 상에 상기 제3단계의 금속나노구조체와 동종 또는 이종의 금속나노구조체를 추가적으로 형성함으로써, 상기 제4단계의 금속나노구조체 패턴과는 연속 또는 불연속적인 금속나노구조체 패턴을 추가적으로 형성하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  15. 제 1항에 있어서, 상기 제5단계의 하이브리드 패턴 상에 금속나노구조체를 추가로 형성하거나, 상기 하이브리드 패턴 내부에 상기 금속나노구조체가 침투되어 형성된 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  16. 제 15항에 있어서, 상기 제4단계의 금속나노구조체 패턴이 형성된 기재의 일부 영역은 친수성 표면처리가 이루어지는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴 형성방법.
  17. 기판 상에 형성된 GaN 계열의 버퍼층, 상기 버퍼층 상에 형성된 GaN층, 상기 GaN층 상에 형성된 AlxGa1 - xN층, InAlN층 및 InAlGaN층으로 이루어지는 군에서 선택되는 1종의 층 및 상기 1종의 층 상에 형성된 소스 전극 및 드레인 전극을 포함하는 기재를 준비하는 (가)단계;
    상기 소스 전극 및 드레인 전극을 마스킹하면서, 상기 기재 상부의 일부 영역을 노출시키는 마스크 패턴층을 형성하는 (나)단계;
    상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체의 성장을 위해 필요한 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건을 설정하는 (다)단계;
    진공증착 공정에 의해 상기 기재의 노출된 영역 및 상기 마스크 패턴층 상부에 금속나노구조체를 성장시키는 (라)단계;
    상기 마스크 패턴층을 제거하여, 상기 기재의 노출된 영역에 금속나노구조체를 형성하여 상기 기재 상부에 금속나노구조체 패턴을 형성하는 (마)단계; 및
    상기 금속나노구조체를 이용하여 상기 기재의 일부 영역을 습식식각하여 하이브리드 패턴을 형성하는 (바)단계;를 포함하여 이루어지는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  18. 제 17항에 있어서, 상기 (라)단계는,
    상기 (다)단계의 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건 하에서 진공증착 공정에 의해 금속나노구조체를 성장시키는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  19. 제 17항에 있어서, 상기 (라)단계는,
    상기 (다)단계의 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건에 의한 진공증착 공정에 의해 금속나노구조체를 1차로 성장시킨 후,
    상기 1차로 성장된 금속나노구조체에 플라즈마 처리 또는 열 처리를 수행하고,
    상기 진공증착 조건에 비해 상대적으로 높은 증착률로 상기 금속나노구조체를 2차로 성장시키는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  20. 제 17항에 있어서, 상기 (라)단계는,
    상기 (다)단계의 금속나노구조체의 최소 임계반지름을 만족하는 진공증착 조건에 의한 진공증착 공정에 의해 금속나노구조체를 1차로 성장시킨 후,
    상기 진공증착 조건에서의 증착속도와는 다른 증착속도로 상기 1차 성장에서의 금속나노구조체와 동종 또는 이종의 금속나노구조체를 (1+n)차(n은 1,2,3,,,로 n은 자연수임)로 연속적으로 성장시키는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  21. 제 20항에 있어서, 상기 1차로 금속나노구조체를 성장시킨 후,
    다음회차의 금속나노구조체 성장 전에 전회차에서 성장된 금속나노구조체에 플라즈마 처리 또는 열처리를 선택적으로 수행하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  22. 제 17항에 있어서, 상기 (라)단계는,
    상기 기재를 소정의 각도로 기울여 상기 금속나노구조체를 성장시키는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  23. 제 17항에 있어서, 상기 (다)단계의 진공증착 조건은,
    증착속도(Deposition rate)는 0.01nm/초에서 5nm/초의 범위에서, 30nm 이하의 두께로 성장되도록 설정하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  24. 제 17항에 있어서, 상기 (나)단계의 마스크 패턴층을 형성한 후에, 상기 기재 상부의 노출된 일부 영역을 소수성 표면처리하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  25. 제 17항에 있어서, (나)단계는,
    상기 기재 상부에 고분자층을 형성하고, 상기 고분자층 상부에 마스크 패턴층을 형성하되,
    상기 고분자층은,
    PVC(Polyvinyl Chloride), Neoprene, PVA(Polyvinyl Alcohol), PMMA(Poly Methyl Meta Acrylate), PBMA(Poly Benzyl Meta Acrylate), PolyStylene, SOG(Spin On Glass), PDMS(Polydimethylsiloxane), PVFM(Poly Vinyl formal), Parylene, Polyester, Epoxy, Polyether, Polyimide 및 LOR(Lift-Off Resist) 중 어느 하나로 이루어진 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  26. 제 17항에 있어서, 상기 금속나노구조체는,
    금(Au), 은(Ag), 백금(Pt), 구리(Cu), 팔라듐(Pd), 니켈(Ni), 텅스텐(W), 철(Fe), 코발트(Co), 타이타늄(Ti), 크로뮴(Cr), 망가니즈(Mn), 아연(Zn), 지르코늄(Zr), 몰리브데넘(Mo), 이리듐(Ir), 루테늄(Ru), 탄탈럼(Ta) 및 이들의 합금 중 어느 하나 이상의 재료를 이용하여 진공증착하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  27. 제 17항에 있어서, 상기 (라)단계의 금속나노구조체의 성장은,
    동종의 재료 또는 이종의 재료로, 복수회 증착하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  28. 제 17항에 있어서, 상기 (라)단계의 금속나노구조체 성장 후,
    열처리 공정 또는 플라즈마 처리 공정을 추가로 구현하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  29. 제 17항에 있어서, 상기 (마)단계는,
    상기 마스크 패턴층의 제거 후에, 추가적인 마스크 패턴층을 형성하여,
    상기 기재 상부의 금속나노구조체 패턴이 형성된 동일한 영역 또는 다른 영역 상에 상기 (라)단계의 금속나노구조체와는 동종 또는 이종의 금속나노구조체를 추가적으로 형성함으로써, 상기 (마)단계의 금속나노구조체 패턴과는 연속 또는 불연속적인 금속나노구조체 패턴을 추가적으로 형성하는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  30. 제 17항에 있어서, 상기 (바)단계의 하이브리드 패턴 상에 금속나노구조체를 추가로 형성하거나, 상기 하이브리드 패턴 내부에 상기 금속나노구조체가 침투되어 형성된 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  31. 제 30항에 있어서, 상기 (마)단계의 금속나노구조체 패턴이 형성된 기재의 일부 영역은 친수성 표면처리가 이루어지는 것을 특징으로 하는 진공증착에 의한 하이브리드 패턴을 이용한 센서 소자의 제조방법.
  32. 제 17항 내지 제 31항 중의 어느 한 항의 제조방법에 의해 제조되며, 상기 하이브리드 패턴 내부에 센서 검지물질이 침투되어 형성된 것을 특징으로 하는 센서 소자.
KR1020160095040A 2016-07-26 2016-07-26 진공증착에 의한 하이브리드 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자 KR101857647B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160095040A KR101857647B1 (ko) 2016-07-26 2016-07-26 진공증착에 의한 하이브리드 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160095040A KR101857647B1 (ko) 2016-07-26 2016-07-26 진공증착에 의한 하이브리드 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자

Publications (2)

Publication Number Publication Date
KR20180012387A true KR20180012387A (ko) 2018-02-06
KR101857647B1 KR101857647B1 (ko) 2018-05-15

Family

ID=61228050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160095040A KR101857647B1 (ko) 2016-07-26 2016-07-26 진공증착에 의한 하이브리드 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자

Country Status (1)

Country Link
KR (1) KR101857647B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113336186A (zh) * 2021-05-21 2021-09-03 大连理工大学 一种同步制造纳米凹坑阵列的跨尺度微纳结构加工方法
CN113336185A (zh) * 2021-05-21 2021-09-03 大连理工大学 一种集成有纳米凸起阵列的跨尺度微纳结构加工方法
KR102531962B1 (ko) * 2022-11-03 2023-05-15 한국재료연구원 혼성 나노구조체를 포함하는 나노플라즈모닉 기판 및 이의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101217783B1 (ko) * 2012-04-24 2013-01-02 한국기계연구원 나노 패턴의 형성방법
KR101477038B1 (ko) * 2013-12-19 2014-12-29 (재)한국나노기술원 정렬된 금속산화물 나노구조체에 금속나노입자가 결합된 하이브리드 나노구조체의 제조방법 및 그에 의한 하이브리드 나노구조체

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113336186A (zh) * 2021-05-21 2021-09-03 大连理工大学 一种同步制造纳米凹坑阵列的跨尺度微纳结构加工方法
CN113336185A (zh) * 2021-05-21 2021-09-03 大连理工大学 一种集成有纳米凸起阵列的跨尺度微纳结构加工方法
CN113336186B (zh) * 2021-05-21 2023-09-19 大连理工大学 一种同步制造纳米凹坑阵列的跨尺度微纳结构加工方法
KR102531962B1 (ko) * 2022-11-03 2023-05-15 한국재료연구원 혼성 나노구조체를 포함하는 나노플라즈모닉 기판 및 이의 제조방법

Also Published As

Publication number Publication date
KR101857647B1 (ko) 2018-05-15

Similar Documents

Publication Publication Date Title
US20200385850A1 (en) Nanoparticle fabrication
Liang et al. Self‐assembly of colloidal spheres toward fabrication of hierarchical and periodic nanostructures for technological applications
US7655383B2 (en) Photochemical method for manufacturing nanometrically surface-decorated substrates
US9028242B2 (en) Template and method of making high aspect ratio template for lithography and use of the template for perforating a substrate at nanoscale
KR101828293B1 (ko) 진공증착에 의한 나노구조체 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자
US11037794B2 (en) Methods for multiple-patterning nanosphere lithography for fabrication of periodic three-dimensional hierarchical nanostructures
US8048789B2 (en) Mesoscale pyramids, arrays and methods of preparation
US20150283743A1 (en) Base mold and method of fabricating mold
KR101857647B1 (ko) 진공증착에 의한 하이브리드 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자
KR20130002527A (ko) 나노와이어 제조방법
KR101886056B1 (ko) 진공증착에 의한 나노구조체 패턴 형성방법 및 이를 이용한 센서 소자
Zhang et al. Epitaxial patterning of thin-films: conventional lithographies and beyond
US20150000963A1 (en) Nanowire grid structure
KR101221965B1 (ko) 3차원 그래핀 패턴 형성방법
KR100548017B1 (ko) 나노미터 또는 그 이하 사이즈의 패턴 형성방법
KR101080612B1 (ko) 전기화학적 에칭을 위한 식각 구멍 형성 방법
US20050170657A1 (en) Method of forming nanostructure
JP4576352B2 (ja) ナノホール構造体の製造方法
KR20150130596A (ko) 나노임프린트용 몰드 및 그 제조방법
KR100978366B1 (ko) 나노 임프린트용 스탬프 제작방법
KR20170058341A (ko) 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법
Han Nanogap device: Fabrication and applications
KR20160108890A (ko) 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법
hyuk Lee et al. Fab-free, High throughput thin Metal Film Fabrication Method Using Reductive Metal Ion Ink Coating for Diverse Plasmonic and Electronic Applications
KR100590440B1 (ko) 저압화학 기상증착 공정을 이용한 나노 전극 구조물 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant