JP4278982B2 - 基板上に超小型電子ばね構造体を作製するための方法 - Google Patents

基板上に超小型電子ばね構造体を作製するための方法 Download PDF

Info

Publication number
JP4278982B2
JP4278982B2 JP2002564434A JP2002564434A JP4278982B2 JP 4278982 B2 JP4278982 B2 JP 4278982B2 JP 2002564434 A JP2002564434 A JP 2002564434A JP 2002564434 A JP2002564434 A JP 2002564434A JP 4278982 B2 JP4278982 B2 JP 4278982B2
Authority
JP
Japan
Prior art keywords
substrate
layer
stamping tool
moldable material
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002564434A
Other languages
English (en)
Other versions
JP2004528996A5 (ja
JP2004528996A (ja
Inventor
エルドリッジ,ベンジャミン,エヌ.
ウェンゼル,スチュアート,ダブリュー.
Original Assignee
フォームファクター, インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォームファクター, インコーポレイテッド filed Critical フォームファクター, インコーポレイテッド
Publication of JP2004528996A publication Critical patent/JP2004528996A/ja
Publication of JP2004528996A5 publication Critical patent/JP2004528996A5/ja
Application granted granted Critical
Publication of JP4278982B2 publication Critical patent/JP4278982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822Beam leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50Fixed connections
    • H01R12/51Fixed connections for rigid printed circuits or like structures
    • H01R12/52Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02Contact members
    • H01R13/22Contacts for co-operating by abutting
    • H01R13/24Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/10Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • H05K7/1069Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting with spring contact pieces
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • G01R1/06727Cantilever beams
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733Geometry aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01011Sodium [Na]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02Contact members
    • H01R13/22Contacts for co-operating by abutting
    • H01R13/24Contacts for co-operating by abutting resilient; resiliently-mounted
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Micromachines (AREA)
  • Springs (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacture Of Switches (AREA)

Description

発明の分野
本発明は電気装置用の電気接点素子に関し、特に、輪郭を改善した、リソグラフィと同程度の超小型電子ばね接点に関する。
関連技術の説明
ハンドロス(Khandros)らに付与された米国特許第5,917,707号に記載されているような近年の技術的進歩により、半導体チップなどの基板にじかに実装できる小型で柔軟性が高く弾力のある超小型電子ばね接点が得られるようになっている。上記の’707特許には、基板に極細のワイヤをボンディングした上でワイヤに電気めっきをほどこして弾力のある素子を得るワイヤボンディング工程を利用して作られる超小型電子ばね接点が開示されている。これらの超小型電子接点は後工程などの用途において非常に都合のよいものであり、特にプローブカードの接点構造体として使う場合に、細いタングステンワイヤの代わりに超小型電子接点を用いることができ好都合であった。また、エルドリッジ(Eldridge)らに付与された米国特許第6,032,446号および同第5,983,493号などに記載されているように、このような基板実装型の超小型電子ばね接点は、半導体デバイス全般の電気的な接続を得る上で、特にウエハレベルの試験やバーンイン工程を実施する目的で非常に有利なものとなり得ることが知られている。特にファインピッチのばね接点は、ほとんどすべてのタイプの電子デバイスで一時的な電気接続と永久的な電気接続の両方を得ることをはじめとして信頼性の高い電子コネクタのアレイが必要なあらゆる用途に役立つことが見込まれるものである。
しかしながら、現実には製造にかかるコストの点からファインピッチのばね接点の応用範囲はコストをあまり重視しなくてよい用途に限られていた。この製造コストの大半が製造装置と工程所要時間とに対するものである。上述した特許に記載のあるような接点は逐次的な工程で(すなわち一度にひとつずつ)製造されており、これを一度に複数個を扱う並列工程に変えるのは容易ではない。このことから、複数のばね構造体を同時に作るのに適したリソグラフィ製造工程を利用して、本願明細書で「リソグラフィと同程度の超小型電子ばね(または接点あるいはばね接点)構造体」と呼ぶ新たなタイプの接点構造体が開発され、各接点に対するコストの大幅な削減につながっている。リソグラフィと同程度のばね接点およびその製造方法の一例が、本願と同一の譲受人に譲渡された、ペダーセン(Pedersen)およびハンドロス(Khandros)の1998年2月26日出願の係属中の米国特許出願第09/032,473号「リソグラフ的に画定される超小型電子接触構造体(LITHOGRAPHICALLY DEFINED MICROELECTRONIC CONTACT STRUCTURES)」ならびにペダーセン(Pedersen)およびハンドロス(Khandros)の1998年2月4日出願の米国仮特許出願第60/073,679号「超小型電子接点構造体(MICROELECTRONIC CONTACT STRUCTURES)」に記載されている。これらの公報の内容全体を本願明細書に援用する。
一般にリソグラフィ法を用いるとばね接点の設計上の汎用性が極めて高くなり、結果として先行技術の設計にはないさまざまな改良をほどこすことが可能になる。たとえば、リソグラフィを利用して得られる先行技術の構造体は全般に断面が基本的に平坦な矩形をしているのが普通であるが、ばね接点の多くの用途では凹凸のある矩形以外の断面の方が望ましい。同じ厚さの弾力のある材料について考えると、リソグラフィタイプのばね接点の断面を凹凸のある矩形以外の形状にすれば、この接点を従来よりも剛性が高く丈夫なものにすることができる。また、より一層複雑な他の形状を使って性能面でそれまでとは違った利点を得られる可能性もある。しかしながら、適切な凹凸のある矩形以外の断面を持つリソグラフィタイプのばね接点や他のタイプのさらに複雑な形状を作製するには先行技術の製造法はふさわしくない。さらに、たとえば上述した米国特許出願第09/032,473号および同第60/073,679号に開示されているような従来の方法では、一連のリソグラフィ工程を利用してばね構造体を製造することで、何層かのリソグラフィ層のあるz方向の延在部(すなわち、ばねの先端が基板面から離れる方向に延在)を作り出している。しかしながら、複数の層を使うと不要なコストがかさみ、製造工程が複雑化してしまう。また、層状の構造体では層を形成する過程で生まれる不連続な部分(すなわち段のある構造)が原因で、望ましくない応力の集中や応力腐食割れが発生してしまう。
したがって、プロセス層状化(process layering)工程とこれに伴うコストを排除する一方で、強度、剛性、耐応力集中亀裂性、弾性域が改善されるなど特性の改善されたばねが得られる、従来よりも短時間かつ容易に超小型電子ばね構造体を作る方法に需要がある。さらに、従来よりも複雑な形状で凹凸面が画定された、リソグラフィを利用して得られる超小型電子ばね構造体を作る方法に需要がある。
発明の概要
本発明によれば、超小型電子ばね構造体の作製方法ならびに、上記の需要に対処すると同時に段のある複数のリソグラフィ層を使わずに適切なz−延在部を達成するための方法が得られる。
本発明は、成形した超小型電子ばね構造体の製造方法ならびに、成形した前駆体成形物を用いてこのような構造体を作り、これを利用するための方法を提供するものである。一実施形態では、弾力のある接点構造体を作るための方法が得られる。まず、基板上に犠牲材料の層を形成する。次に、好ましくは金型またはスタンプを使って犠牲材料を成形する方法で、犠牲材料に凹凸面を作成する。この凹凸面によって、少なくとも1つのばね状成形物、好ましくはばね状成形物のアレイを作るための型が得られる。必要に応じて、この後で犠牲層を硬化または固化させる。犠牲材料の凹凸面上に弾力のある材料の層を成膜し、パターンを形成して少なくとも1つのばね状成形物(好ましくはばね状成形物のアレイ)を画定する。さらに、ばね状成形物の下から犠牲材料を少なくとも部分的に除去し、少なくとも1つの独立したばね構造体を表に出す。必要があれば、上記のようにして得られた各ばね構造体に任意に通電性の先端部を別途取り付けてもよく、単一または複数の他の材料層で各構造体を任意にめっきまたはコーティングしてもよい。
もうひとつの実施形態では、液体のメニスカスの特性を利用して弾力のある接点構造体を作る方法を開示する。まず、基板上に材料層を形成する。次に、この材料にくぼみを形成し、くぼみに液体を供給してメニスカスを形成する。この液体を硬化または固化させ、メニスカスの凹凸形状を安定させる。その後、この方法では犠牲材料に設けた被成形面の場合と同じようにして安定したメニスカスを利用する。
本発明による方法は、大量の超小型電子ばね構造体を並列に作る目的で現在使われているリソグラフィ製造装置および方法と併用するための改変を容易に行い得るものである。この方法では特に、矩形断面のアスペクト比が小さく、直線状または曲線状の傾斜に沿ってz方向に延在部のある、リソグラフィを利用して作製される超小型電子ばね接点構造体を作ることができる。また、この方法では、ばねにテーパのある三角形部分を設けるなどの方法で平面図にばねを形作ることもできる。特に、この方法では、基本的には一プロセス工程で形成される成形基板上にばね構造体を作製することができるため、所望の形状のばねを作製するのに必要な処理工程の数を少なくできる。さらに、この方法では、性能上の改善点が多いばねを作製するための凹凸のある成形用基板も得られる。たとえば、この方法を利用すれば、断面がU字形の構造体、断面がV字形の構造体および/またはばねの長さ方向に沿ってリブを設けた構造体を容易に作製することができる。
以下に示す好ましい実施形態の詳細な説明を検討することで、当業者であれば超小型電子ばね構造体の作製方法についてなお一層完全に理解し、また、他の利点や目的を達成することができよう。実施形態においては、図面の簡単な説明におおまかに説明をしてある添付の図面を参照する。
好ましい実施形態の詳細な説明
本発明は、過去の作製方法の限界を克服する、超小型電子ばね構造体の作製方法に対する需要を満たすものである。以下の詳細な説明では、1枚またはそれ以上の図に示す同様の要素に同様の参照符号を用いるものとする。
詳細な説明の全体をとおして、以下に列挙するものを含むいくつかの用語および頭字語を使用する。
「超小型電子」とは、集積回路など小型サイズの部品を扱うエレクトロニクスの一部門に関連があることを意味する。「超小型電子ばね」は電気接点として用いられるばねに限定されるものではなく、電気機械的装置として用いられるばねや純粋に機械的なばねとして用いられるばねもこれに含まれる。
「犠牲層」、「犠牲材料の層」、「犠牲材料層」とは、超小型電子ばね部品などの所望の部品または構造体の作製時に基板上に成膜され、後で基板から除去されるフォトレジストまたは同様の材料からなる層を意味する。
「犠牲基板」とは、超小型電子ばね部品などの所望の部品または構造体の作製に用いられ、後でこの部品または構造体から除去される基板を意味する。
「基板」とは、所望の構造体または部品を支持するための支持面のある材料を意味する。本発明により超小型電子ばね接点を作製するのに適した基板としては、半導体ウエハおよびダイ(集積回路の有無は問わず)などの半導体材料、金属類、セラミック類、プラスチック類があげられるが、これに限定されるものではない。上記の材料はいずれも、さまざまな用途向けで、かつさまざまな幾何学的構成を取り得るものである。
上記の定義は本発明の範囲を限定することを意図したものではなく、当業者であれば十分に理解している用語を明確にし、かつ本発明を説明する上で役立つ用語を示すことを意図したものである。このような当業者にとって、先に定義した用語が他の意味も持つ場合があることは理解できるであろう。以下の詳細な説明ではこれらの用語および他の用語を用いる。
本発明は、半導体電子デバイスの製造業者らが容易に採用可能なリソグラフィの技法を利用して基板上に超小型電子ばねを作製する方法を提供するものである。この超小型電子ばね構造体は上記にて引用した第1の親事例(FIRST PARENT CASE)に記載のあるように構成すると好ましいものであるが、本願明細書に記載の方法を用いて他のさまざまな構成を作り出すこともできる。本願明細書には代表的な方法をいくつか開示する。好ましい方法として何を選択するかは、利用可能な製造装置のタイプ、基板の特性、ばねの所望の特性など、状況次第で変わるであろう要因に応じて変わってくることは明らかであろう。場合によっては、2種類またはそれ以上の方法が同じように好ましいこともある。さらに、上記および同様の変動し得る要因に応じて、代表的な方法のうち選択したいくつかの工程をさまざまな方法で組み合わせてもよく、任意の工程を削ってもよい。
図1は、広く適用可能な本発明による方法の代表的な各工程を示し、図2A〜図2Hは基板32と図1に示す方法の工程で基板上に積層した材料とを示している。工程102では、半導体デバイス、チップ、ダイまたはウエハの上面などの基板32の表面に犠牲材料の層30を成膜する。基板32は一般に多数の電気端子が設けられた集積回路用の半導体基板であり、これらの端子のうち1つをコンタクトパッド46として図2Aに示す。コンタクトパッド46などのコンタクトパッドは一般に、トレース44などの導電性トレースによって集積回路内の内部回路に接続されている。しかしながら、本発明は特別のタイプまたは構成の基板を使用することに限定されるものではない。本発明のいくつかの実施形態では、コンタクトパッド46をその上にある通電性の中間層(図示せず)に電気的かつ機械的に接続する。中間層を用いる場合、この中間層は一般に超小型電子ばね構造体を作製する過程の電気めっき工程で使用される短絡層の製造アーチファクトである。方法100を利用して、対応する基板とコンタクトパッド46との間で電気信号および/または電力を伝導するためのばね構造体を作製してもよい。
半導体の技術において周知のように、基板32は一般に、間に通電性かつ半導体性の層が配置された絶縁層ならびに基板32の上面に任意に設けられた保護層(図示せず)などの多数の層で構成されている。保護層は、絶縁層、ポリシリコン層または当業界において周知のような他の層であればよく、通常は半導体デバイスの表面に設けられている。保護層を用いる場合、保護層に設けた開口を介してコンタクトパッド46が露出していると好ましい。次の層を成膜する前に、酸素プラズマに曝露するなどの方法で保護層(1層設けられている場合)をまず任意に粗面化し、その後に形成する最初の層に対する接着性を高めるようにしてもよい。粗面化法および保護層への成膜に適した材料の選択肢については当業界において周知である。
図1および図2Aを参照すると、凹凸のあるばねの作製方法の事前の工程102において、任意に集積回路との接続用にコンタクトパッド46を設けた基板32を成形可能な犠牲層30でコーティングする。犠牲層30には、所望の厚さで基板にコーティングすることが可能であり、金型またはスタンプで押圧したときに変形し、その上に成膜される弾力のある材料となじみ、そこに形成したばね構造体を破損することなく容易に除去可能な、PMMA(ポリメチルメタクリレート)などの材料をいくつ用いてもよい。他に層30の候補となる材料としては、アクリルポリマー、ポリカーボネート、ポリウレタン、ABSプラスチックの他、フェノール−ホルムアルデヒドノボラック樹脂やエポキシ樹脂、ワックスなどのさまざまなフォトレジスト樹脂があげられる。犠牲層30は、基板32上の最終的なばね構造体の接点先端の所望の高さよりも若干厚い均一の厚さのものであると好ましい。たとえば、所望の高さ50ミクロン(約2ミル)であるとすると、層30の厚さを55ミクロン(2.2ミル)にすればよい。層30を基板32に成膜するには、スピンコーティングなどの当業界において周知のさまざまな方法を用いることができる。
本発明の一実施形態では、層30は複数の層を含む。たとえば、基板32と接しているやわらかい材料が、成形型34で型押した際にきれいに離層または切断される硬質または脆弱な上面の材料で覆われている。このタイプの二層については、スピンコーティングまたは流延によって湿った材料を連続的に供給・硬化させる、ドライフィルムポリマーを連続積層する、あるいは複数の層からなるドライフィルムを積層するなどの方法で形成可能であろう。上述した脆弱な層を離層できる金属の層で形成し、図1に示す工程106などの通電性の表面を形成するのに必要な金属層成膜工程を省略するようにしてもよい。さらに別の実施形態では、層30は、光によるパターン形成が可能な材料からなる層を少なくとも1層と、光によるパターン形成が可能ではない成形可能な材料からなる層を少なくとも1層とを含む。このようにすることで、光でいくつかの領域にパターンを形成した後、光によるパターン形成工程の後に成形工程を行ったり、あるいはその逆にしたりといったことができよう。
また、異なる成形用の領域36、38、42が設けられた成形用の面を持つスタンピングツール34を、成形用の犠牲層30向けに用意する。ツール34を得るにはさまざまな方法を用いることができる。たとえば、エキシマレーザあるいはフロリダ州フォートローダーデールに所在するラムダ・フィジック・インコーポレイテッド(Lambda Physik,Inc.)またはドイツのハイデルベルグに所在するハイデルベルグ・インストゥルメンツ・ミクロテクニク・ゲーエムベーハー(Heidelberg Instruments Mikrotechnik GmbH)から入手可能なものなどのNdYagパルスレーザを用いるコンピュータ制御した紫外線(UV)レーザアブレーション法などを利用して、比較的硬質の材料からスタンピングツール34を形成することができる。あるいは、マサチューセッツ州バーリントンに所在するリバイズ・インコーポレイテッド(Revise,Inc.)で利用できるレーザアシストエッチングとも呼ばれるレーザマイクロケミカル法を用いてスタンピングツールを作製してもよい。さらに他の例に、カリフォルニア州サンディエゴのキャニオン・マテリアルズ・インコーポレイテッド(Canyon Materials,Inc.)から入手可能なものなどのグレースケールのフォトリソグラフィマスクを用いて、光によるパターン形成が可能なガラスまたはフォトレジストの層(スタンピングツール用の型として利用できる)に設けた表面プロファイルを持つパターンを形成するというものがある。後者すなわちグレースケールのマスクを使ってフォトレジストの層にパターンを形成する方法を用いて犠牲層30を直接形成するようにしてもよいが、スタンピングツールを用いる場合よりも時間がかかるのが普通であるため、あまり好まれない。スタンピングツールを作るための上記の方法はいずれも、1ミクロン未満の解像度で造作を画定することが可能なものであるため、これを用いて約0.1ミクロンまでのサイズの造作が成形されたばね構造体を作製することができる。たとえば、方法100を用いて約0.1ミクロンと狭い片持ち梁部が設けられたばね構造体を作ることができる。ツール34の最大限に突出した成形用の領域すなわち「歯」36を用いて、接点構造体の土台を形成する場となるコンタクトパッド46のエリアで犠牲層30を変形させる。凹凸のある成形用の領域38を用いて、作製対象となる接点構造体の梁領域で層30を変形させる。最大限にくぼんだ成形用の領域42を利用して余分な材料すなわち歯36によって押しのけられた「ばり」を受ける。成形用の領域42はまた、基板32上の隣接したばね構造体間の間隔を画定する。犠牲層30とスタンピングツール34にどのような材料を選択するかによって、ツール34の成形用の面に離型材料(図示せず)の層を任意に設けてもよい。本願明細書に記載の方法から逸脱することなく基板32上にさらに別の層および材料を存在させてもよいことは理解できよう。たとえば、金属性の短絡層(図示せず)を層30と基板32との間に任意に設け、処理作業中に基板に埋設された集積回路をすべて保護するようにする。形成・硬化工程104の最初のフェーズで、スタンピングツール34を十分な圧力で基板32に押圧し、図2Bに示すように基板32の表面付近まで歯36をブリッジさせ、凹凸のあるすべての成形用の領域48で層30を完全に成形する。基板32の損傷を避ける目的で、特に基板32の表面は完全な平面ではないのが普通であるため、歯36と基板32とを接触させないようにすると好ましい。ツールの圧力は約7メガパスカル(MPa、1平方インチあたり約1000ポンド(PSI))未満など比較的低いと好ましく、約0.7MPa(約100PSI)未満であると一層好ましい。好ましい実施形態では、歯36が所望の深さまで層30に食い込んだら、最大限にくぼんだ領域42が実質的にばりによって充填され、スタンピングツール34を層30から除去した後にばね構造体間にマスキング材料の層を後から成膜できるだけの十分に均一な表面が形成される。スタンピングツール34を加熱して層30を変形しやすくし、次いでこれを冷却して所定の位置で層30を固化してもよい。別の実施形態では、層30が、熱を加えることなく圧力下で流動できる程度に変形可能で、かつツール30を除去した後にその形状を保持できる程度に粘度のある材料から選択される。さらに他の実施形態では、熱、UV光または化学触媒を利用してスタンピングツール34の下にある間に犠牲層30を固化させ、その後でツール34を除去する。さらに別の実施形態ではツール34によって超音波エネルギを印加し、成形用に層30をやわらかくする。どの成形手法を用いる場合であっても、製造スループットを上げるべくサイクルタイムを比較的短くすると好ましい。
図2Cは、形成・硬化工程104の続くフェーズにおける、スタンピングツール34の除去後の犠牲層30の形状を示している。各コンタクトパッド46のエリア上に残留物51の薄い層を示してあるが、いくつかの他の実施形態では、スタンピングツールの除去後にコンタクトパッド46は実質的に残留物のない状態である。また、凹凸のある梁を上に成形するために各々所望の輪郭の負の版が形成された負の成形面48も設けられている。残留物51がある場合、これを除去して接点構造体の土台を形成する場であるエリア50に基板32を露出する必要がある。残留物51を除去するには、ウェットエッチング液浴に浸漬する、酸素プラズマを利用する、あるいは当業界において周知の他の方法などによって、成形された層30のある基板全体に等方性エッチングを施せばよい。等方性エッチングは、基板32上のすべてのエリア50で残留物51の厚さが比較的一定である、比較的フラットな基板に適している。好ましくは、層30を薄くしてその厚さを作製対象となるばね構造体の所望の高さと等しくすると同時に残留物51を除去するために等方性エッチングを実施する。あるいは、反応性イオンエッチングなど、基板32と垂直な方向にさらに短時間でエッチングを行う異方性エッチング法を利用してもよい。好ましくは、基板が比較的でこぼこで残留物51の厚さにむらが生じる場合、あるいは横方向の寸法を近い公差範囲内に維持しなければならない場合に、異方性エッチングを利用する。
形成・硬化工程104の後の方における、エッチング後の成形された犠牲層30の見た目を図2Dに示す。作製対象となるばね構造体の土台の部分を密着させるのに十分なだけ基板50の周囲のエリアに沿ってコンタクトパッド46を露出させると好ましい。一般的な半導体の用途では、約10,000から約40,000平方ミクロン、最も好ましくは約30,000平方ミクロンを超えるエリアを基板32で露出させる。エッチングを行った後、成形面48が所望の凹凸形状であると好ましく、基板32から離れたすべての成形面48の端が実質的に同じ平面内にあるのが好ましい。
工程106では、犠牲層30および露出した土台エリア50の表面上にシード層をスパッタリングする。シード層は一般に、厚さ約4500Å(オングストロームすなわち約0.45ミクロン)厚など均一で、弾力のあるばね材料を電気めっきするのに用いられる、スパッタ金属の比較的薄い層である。シード層52に適した金属としては、銅、金またはパラジウムがあげられ、あるいは潜在的にチタンタングステン(Ti−W)もあげられる。これほど好ましくはないが、たとえばプラズマ処理などによる層30および土台エリア50の表面の改変を利用してこれを導体にし、材料の表面層にシード層を形成するようにしてもよい。
別の実施形態では、導体ポリマー、導体複合材料または融点の低い金属合金などの導電性の成形材料を用いて成形層30を形成し、めっき向けにシード層を成膜する必要性をなくす。このような実施形態では、弾力のあるばね材料を導体の成形材料に直接めっきすることが可能である。また、当業界において周知のように、導体成形材料の層を基板に適用する前に基板を任意に保護用短絡層で覆ってもよい。短絡層を用いる場合、この層が基板のすべての集積回路素子を保護し、めっき用の電流を通す役目を果たす。
工程108では、フォトレジスト層54などのマスキング材料のパターンを形成した層を成膜し、シード層のうち弾力のある材料が成膜されないエリアを覆う。フォトレジスト層54は、正または負のウェットレジストまたはドライレジスト、あるいは正または負のウェット電気泳動レジスト系を含むさまざまな市販のレジスト材料から選択できる。フォトレジスト層については、たとえばばね構造体を作製する場所以外にマスクを通してUV光に曝露し、曝露されたエリアでこれを硬化させる(負に作用するレジストの場合)などの適当な方法でパターンを形成すればよい。図2Eは、シード層52およびフォトレジスト層54を適用した後の基板32を示している。図2E〜図2Hではシード層52の相対的な厚さを誇張してある。その後、当業界において周知のようにフォトレジスト層54の未硬化部分を適当な溶剤で溶解除去する。
マスキング材料54は、以後の成膜方法の環境において安定しているものが好ましい。たとえば、一般的な正のフォトレジストマスキング材料には残留溶剤またはモノマー(スパッタリング作業時の高真空条件下でガス抜きが可能である)が含まれている。残留溶剤または他の低分子量成分も含まれる場合がある有機材料が一般的である犠牲材料の層にスパッタリングを行うと同様の問題が発生することがある。以後の成膜工程に備えて、たとえば焼成または光線に曝露するなどしてマスキングまたは犠牲材料を前処理し、残留溶剤または残留架橋モノマーを取り去るか、状況次第では材料を安定させると好ましい。前処理の欠点のひとつに、マスキングまたは犠牲材料をプロセスの後の方で除去するのがより難しくなりかねない点があげられる。当業者であれば好適な犠牲材料および成膜プロセスを選択することが可能である。
レジスト層54の未硬化部分を溶解除去すると、図2Fに示すようにシード層52の露出したエリア56が表れる。露出したエリア56は、平面図で見ると所望の超小型電子ばね構造体の突出した形をしている。たとえば、三角形の梁が望ましい場合、露出したエリアは平面図で略三角形をしている。工程110では、当業界において周知のように電気めっきなどのさまざまな方法を用いて、弾力のある材料58からなる1層またはそれ以上の層を露出したエリア56でシード層上に成膜する。シード層がレジスト層54で覆われていると電気めっきは起こらない。あるいは、マスク(シャドーマスクなど)を通してエリア56に選択的に適用されるCVDまたはPVDなどのプロセスで弾力のある材料の層を構築し、シード層を成膜する工程106の必要性をなくすようにしてもよい。さまざまな成膜方法のうちいずれかを用いて、図2Gに示すように、一体に形成された土台と梁とを含むばね構造体60を露出したエリア56に作製する。工程112では、当業界において周知のように、基板32または弾力のある材料58に影響しないアセトンなどの適当な溶剤を用いて犠牲材料30の層とマスキング材料54の層を除去する。図2Hに示すような独立したばね構造体60が結果である。
弾力のある材料に適した材料としては、ニッケルおよびその合金、銅、コバルト、鉄およびそれぞれの合金、いずれも極めて高い電流伝搬性を示し、接触抵抗特性が良好である金(特に硬質金)および銀、プラチナ族の元素、貴金属、半貴金属およびそれぞれの合金、特にパラジウム族の元素およびその合金、タングステン、モリブデンおよび他の耐火性金属およびそれぞれの合金があげられるが、これに限定されるものではない。ニッケルおよびニッケル合金を使用すると特に好ましい。はんだ状の仕上げが望ましい事例では、スズ、鉛、ビスマス、インジウム、ガリウムおよびそれぞれの合金も用いることが可能である。弾力のある材料をさらに、2つ以上の層で構成してもよい。たとえば、ニッケルまたはその合金などの第1の金属層を弾力特性に応じて選択し、金などの第2の金属層を導電特性に応じて選択するといった具合に、2つの金属層で弾力のある材料を構成してもよい。さらに、導体材料および絶縁材料の層を成膜し、伝送線のような構造体を作製するようにしてもよい。
ばね構造体60を作製した後、上記にて引用した第2の親事例(SECOND PARENT CASE)にさらに記載のあるように、任意にパターンを形成した層で基板32の表面上に絶縁用のカプセル(encapsulant)材料をコーティングしてもよい。カプセル層(図示せず)で接点構造体の土台エリア50を覆うことで、基板の表面に対する弾力のある接点構造体の取り付けを機械的に強化すると好ましい。さらに、ばね構造体60に任意に別の先端構造体を設けてもよい。この別の先端構造体については、たとえば本願と同一の譲受人に譲渡された1998年2月13日出願の係属中の出願第09/023,859号(その内容全体を本願明細書に援用する)にさらに記載されているように、犠牲基板上に形成しておき、その自由端に隣接して結合されることになる構造体60に移動させればよい。
方法100およびその変形例を用いて、一製造サイクルで基板上に多数の凹凸のあるばね構造体を容易に成形できることは明らかであろう。たとえば、方法100を用いて、複数のダイでウエハ上に何万という凹凸のあるばね構造体を作ることができる。さらに、こうして作製した何万もの構造体それぞれが、エンボス加工・リソグラフィ製造工程で画定したかのように、正確なサイズ、形状、位置のものとなる。一般に、寸法誤差はおよそ10ミクロンまたはそれ未満であると推定される。非常に多くの構造体を同時に作製することが可能であるため、各構造体を作製するためのコストは比較的低い。
さらに、本発明による一体に形成されたばね構造体を得るための、上述した一続きの工程の多数の変形例が当業者には理解できよう。たとえば、ばね接点構造体が電気接続される基板上のコンタクトパッドから離れたエリアにばね接点構造体を作るようにしてもよい。通常、ばね接点構造体は、基板のコンタクトパッドから遠方の位置まで延在する導線(図示せず)に実装できるものである。このようにして、複数のばね接点構造体を基板に実装することができるため、その先端は基板上のコンタクトパッドのパターンに限定されない位置でパターンをなして配置される。また、本発明の一実施形態では、適切な形状のスタンピングツールを成形可能な基板に型押することで所望のばね構造体および再分配層の型が同時に形成される。さらに別の実施形態では、基板の両面または隣接する面にばね接点の型が形成されるが、これは、インターポーザまたはスペーストランスフォーマ部品を形成するなどの目的に役立つものである。このような成形物を、適切な冶具を用いて逐次的または同時に作製することができる。
別の例では、方法100をさらに改変し、基板の相互接続を作ることを特段意図したわけではないエリアに弾力のある材料を永続的に成膜できるようにしてもよい。一般に、マスクされていない基板上のエリアにはすべてめっきが施される。これは、隔離絶縁器(standoff)用にダイの面に機械的な要素を構築する場合などに有用なことがある。たとえば、基板のエッジをめっきし、ばね構造体60用の止め構造体または支柱(stand−off)を得るようにできる。あるいは、基板の反対側にシールド層または短絡層をめっきすることも可能である。上述したような変形例を本願明細書に開示する別の方法それぞれにおいて同様に得ることができる。
本願明細書に開示の方法にはさまざまな改変をほどこし得るが、一般に、フォトレジストの複数の層を構成することを必要とせずに適切な高さのばね構造体を得るには、層30などの比較的厚い犠牲材料の層を用いる成形工程または他の作製工程が好ましい。また、変形可能な(成形可能な)犠牲材料層を用いると、比較的複雑で凹凸のある梁形状を複製および大量生産しやすくなる。
したがって、この方法の好ましい実施形態では、ばね構造体全体(別個の先端などの任意の造作を除く)を(電気めっき、CVDまたはPVDなどによって)成形品の表面に成膜された材料の層で画定可能である。よって、このようにして得られるばね構造体は一体のシートで構成され、このシートは、弾力のある材料、導体材料および/または抵抗材料の単一の層からなるものであっても複数の同延の層を含むものであってもよい。統合されたシートを折り畳んで凹凸を設けてもよく、この統合されたシートには本願明細書において説明する方法で成形された犠牲材料の層の上に単一または複数の材料層を成膜することで一層容易に作成できるように基本的に材料を成膜する方向(一般に構造体の上から基板に向かう)に重なる部分が全くないと好ましい。しかしながら、電気めっきなどのいくつかの成膜方法を「robber」と併用して実質的な重なりを達成し、張り出しの下で電荷を帯びた材料を駆動してもよい。
本発明による開放成形方法100を改変して多種多様な形状およびサイズのばね構造体用に凹凸のある梁を形成してもよいことは明らかであろう。上記にて引用した第1の親事例にさらに記載のあるように、超小型電子ばね接点構造体においては特定のサイズと構造特性が好ましい。しかしながら、方法100を用いて好ましい範囲よりも小さい構造体と大きい構造体の両方を形成することができる。スタンピングツールを形成するための現段階で利用可能な手法では造作サイズの下限が約0.1ミクロンである。造作サイズの上限は明確には定義されていないが、たとえば約10,000ミクロン(約1cmまたは400ミル)より大きな深さまで犠牲層30を成形しなければならない造作など、特定の造作サイズを超えると、板金加工などの先行技術の製造方法を一層経済的に実現可能であろう。
スタンピングツールによって得られる代表的なしぼ模様の斜視図を図3Aに示す。しぼ模様の作製に用いられるスタンピングツールの代表部分の同様の図を図3Bに示す。しかしながら、パターンマスクを使用して所望の平面形状を画定できるため、しぼ模様で所望のばね構造体の平面形状を画定またはこれに対応させる必要がないことは理解されたい。しぼ模様に必要なのは、作製対象となるばね構造体のz方向に所望の輪郭を画定することのみである。本発明の別の実施形態では、成形可能な基板に形成したくぼみなどのしぼ模様の平面形状を利用し、ばねの形状を画定することができる。これらの実施形態のうち代表的ないくつかの例を本願明細書の後述の部分でさらに詳細に説明する。
図3Bに示すように、各々が基板32上の層30に形成された成形用の表面48に対応する同一の凹凸面38を持つ複数の歯36が、スタンピングツール34の面35上に配置されている。歯36は、矩形のアレイまたは面35で望ましい任意のパターンで配置すればよい。歯36は、実質的に互いに同一に作られてもよいし、あるいは作製対象となる所望のばね構造体に応じて同一のスタンピングツール34上にさまざま々な異なる形状を含むものであってもよい。代表的な歯の形状としては、ばね構造体のリブ付き梁を形成するための図3Cに示すリブ付きの表面がある歯36、波形の梁を形成するための図3Dに示す波形表面64のある歯36、V字形の梁を形成するための図3Eに示すV字形表面66のある歯36があげられる。平面図でさまざまな形状のばね構造体を作製すべく、上記とはさらに異なる形状の歯を形成してもよい。たとえば、図3Cは、平面図で梁と土台の両方が矩形であるばね構造体を作製するための歯を示している。図3Dは、矩形の梁と半楕円形の土台とを形成するための歯を示している。図3Eは、三角形の梁と半楕円形の土台とを形成するための歯を示している。平面図でU字形の梁のある構造体を作製するための代表的な歯36を図3Fに示す。また、平行するアームのある二股梁を形成するための代表的な歯36を図3Gに示す。さまざまな凹凸のあるばね構造体の利点および特性については、上記にて引用した第1の親事例に記載されている。所望のばね構造体の形状に対する成形型によって歯36の所望の形状が画定されることは明らかであろう。
さらに、スタンピングツール34の具体的な構成は図3Bに示すとおりであるが、本発明の範囲を逸脱することなくさまざまな構成でツール34(したがって、これによって作られるしぼ模様)を提供できることは明らかであろう。たとえば、ツール34は1個と少ないエンボス用歯を含むものであってもよい。あるいは、ツール34はパターンをなして配置された複数のエンボス用歯36を含むものであってもよい。このような場合、基板の全面または基板面の選択された部分に成形物を成形できるようにエンボス用歯を配置しておけばよい。複数のエンボス用歯36を持つツール34では、すべての歯が同一のサイズおよび形状であってもよい。あるいは、同一ツール上の歯が用途ごとの要件に応じてさまざまな異なるサイズと形状に構成されていてもよい。エンボス用歯26は同一平面に配置されてもよいし、異なる平面に配置されてもよく、あるいは円筒形などの曲面に配置されてもよい。たとえば、円筒形のスタンピングツールを基板上で転がして成形用の表面を形成してもよい。これは、たとえば、材料の連続したウェブ上にばね構造体を作製する場合などに有用である。
多くの場合、ケイ素基板の上面にはスピンコートした層などの均一な犠牲材料の層の上面に転写される実質的なでこぼこ(非平面性)ができる。したがって、上記の成形方法で作製したばね構造体の先端は、実質的に同一平面上にはこない。でこぼこが基板上のばね構造体の先端の高さの約10%より大きい場合、基板上のばね構造体のアレイは別の平面基板に接触させるには不適切となる。また、対応する基板にも平面ではない表面があるため、ばね構造体の先端の非平面性を小さくし、公差ビルドアップ(tolerance build−up)の誤差を回避すると望ましい。したがって、本発明は、先端が基板の表面のでこぼこに対して実質的に同一平面上にあるばね構造体を作製するための方法400を提供するものである。
方法400の代表的な工程を図4に示し、基板とこの方法の工程で積層した材料との断面を図5A〜図5Gに示す。最初の工程402では、不規則な上面33がある基板42を、カバープレート68とスペーサ70と実装表面74と射出ポート72とを備える金型71に装着する。カバープレート68の内面77は所望の公差まで平面化され、所望の表面仕上げになるまで研磨してある。基板32の上面33が内面77と実質的に平行になるように、基板32を、たとえばウエハチャックなどの実装表面74に実装する。スペーサ70の厚さによって金型71で成形される犠牲層30の奥行きを調節する。
工程404では、成形可能な材料(犠牲層30の成形用)をポート72を介して注入し、金型71の内部を充填する。成形可能な材料は、コーティングを施した犠牲層を形成する場合について上述した材料を含む好適な成形可能な材料であれば、どのような材料であってもよい。工程406では、所望の固さまで材料を冷却するかまたは硬化させる。工程408では、図5Cに示すように、層30が付着した基板32からカバープレート68を除去する。成形過程終了後、基板32の上面33が不規則であるのに対して層30の上面78は実質的に平面である。工程410では、図5Dに示すように、スタンピングツール34を使用して犠牲層30に凹凸のある成形用の表面を形成する。工程410の詳細は上述された方法100の工程104と本質的に同一である。あるいは、凹凸のある成形用の表面48を形成するための造作をカバープレート68の内面77に直接機械加工できるようにして、工程410を省略してもよい。成形用の表面48を形成した後に成形された犠牲層の見た目を図5Eに示す。土台エリア50一帯の残留物51の上面が、カバープレート68の内面77で画定される基準面からの一定の奥行きhに位置する。基準面はそれ自体が基板32の実装平面82から距離dの位置にある。ここで、dはhよりも長い。
工程412では、好ましくは上述したように異方性エッチング76を用いて犠牲層30をエッチングし、土台エリア50で基板を露出させる。すべての基板エリアが図5Eにおいて点線で示すように露出するまでエッチング76を継続する。従来の終点検出手法を利用してエッチングプロセスの最終点を判断することができる。エッチング終了後、土台エリア50は不規則な上面33上にあるため、基準表面から等しい深さで配置されているわけではなくなる。しかしながら、層30の上面は依然として基本的には基板32の実装面82から距離dの位置にある同一の平面内にある(dはdよりも小さい)。次に、方法100に関して上述したように犠牲層の上に弾力のある材料の層を成膜してパターン形成し、犠牲層を基板32から除去する。このようにして得られるばね構造体60は、その先端80が基板32の実装面82から距離dの位置にある実質的に同一の平面内に配置されている。距離dは好ましくは一定であるが、基板32上のばね構造体60の平均先端高さの約20%の範囲内で基板の任意の直線断面を横切って規則的に異なっていてもよい(すなわち、ばね構造体先端の平面は基板32の実装面と正確に平行である必要がない)。
別の法600を使用して同様の結果を得ることができる。その代表的な工程を図6に示す。工程602では、方法100の工程102に関して上述したようにして犠牲層を基板に成膜する。工程604では、工程104に関して上述したように、犠牲材料層に成形用の表面を形成する。その後、工程606において、化学機械的な研磨などの当業界において周知のプロセスを使用して、犠牲材料層の上面を平坦にする。方法400に関して上述したように、犠牲層の上面は基板32の実装面と実質的に平行または若干傾いた面内に配置されるようになる。方法600の残りの工程は、方法100の工程106〜112に関して上述したものと本質的に同一である。
場合によっては、スタンピングツールとこれに付属する装置とが必要な方法で成形用の表面を犠牲層に形成するのを省略すると都合がよいことがある。本発明はスタンピングツールを必要とせずに犠牲層に凹凸のある成形用の表面を形成するための方法700を提供するものである。方法700の代表的な工程を図7に示す。方法700の各工程における積層された材料のある基板の関連した図と、これによって得られる代表的なばね構造体の図を、図8A〜図8Gに示す。最初の工程702では、犠牲材料の層30を基板32上に成膜する。このとき、上述した方法のうちのいずれかを用いて犠牲層30を一定厚さの層に成膜すると好ましい。工程704では、犠牲材料の層にパターンを形成して図8Bに示すような1つまたはそれ以上のくぼみ86を作る。このくぼみ86は少なくともその一部が基板32の表面まで延在している。くぼみ86を形成するには、光によるパターン形成など、当業界において周知のさまざまな方法を用いることができる。図8Aに示すような平面図では、くぼみ86は作製対象となるばね構造体の形状をしているが、これは上述したいずれかの形状であってもよいし、あるいは他の適切な形状であってもよい。たとえば、本発明の一実施形態では、図8Aに示すように梁の形が平面図で三角形であり、土台エリアが矩形である。
工程706では、くぼみ86の表面、特に側壁を処理してその湿潤特性を必要に応じて変えておくと好ましい。湿潤特性はシラン化などの当業界において周知のさまざまな手法で変更可能である。さらに別の例では、酸素、窒素/水素および他の気体のプラズマに曝露することで表面の湿潤特性を変えることができる。さらに、表面の粗さを増すと一般に表面の湿潤性が高まる。くぼみ86の側壁を処理し、選択した湿潤用液体に対する表面エネルギ(これによって湿潤性が決まる)を変化させる。凹形のメニスカスが望ましい場合、選択した湿潤用液体が側壁に貼り付いてくぼみ86に凹形のメニスカスが形成されるように側壁の表面エネルギを(必要に応じて)小さくする。逆に、凸形のメニスカスが望ましい場合、側壁を処理して湿潤用液体を撥水するようにし、これによって液体に凸形メニスカスの水滴を形成させるようにする。本発明の好ましい実施形態では、所望のメニスカス形状を達成するのにくぼみ86の表面処理が必要ないような形で、犠牲材料、湿潤用液体、くぼみの形状を選択する。一般に、くぼみ86の表面を容易に濡らすことができ、複数のくぼみに均一の量で液体を充填するのが困難になるのを避けられると好ましい。
工程708では、くぼみ86の一部に適当な湿潤用液体84を充填する。適した液体としては、くぼみ86を濡らすことができる程度に粘度および表面張力が十分に低く、大幅に縮んだり所望のメニスカス形状を歪めたりすることなく凝固でき、後で基板32分解(dissolution)から層30と一緒に除去することのできるものである。本発明の一実施形態では、液体84はフォトレジスト(たとえばSU8−25またはSU8−2)などの光によるパターン形成が可能な材料である。くぼみ86に指定量の液体84を入れるには、いくつかの方法を利用することができる。一般に、くぼみ86は、たとえば幅約250ミクロン、深さ250ミクロン、長さ1000ミクロンといった小さなものである。このような寸法の「マンハッタン」(矩形)キャビティは体積が62.5ナノリットルで、特別な手法を用いて好ましくはくぼみの体積未満である指定量の液体を正確に成膜しなければならない。一実施形態では、体積が約100ナノリットル未満のくぼみ86が設けられた基板に液体84をスピンコートする。スピンコーティング工程では各キャビティに少量の液体84が残るが、その体積は、液体の粘度、液体84およびくぼみ86の表面の湿潤特性、くぼみ86の形状、回転速度や加速度、回転軸からの半径方向の距離などのスピン工程のパラメータによって変わる。液体84は、回転する基板上に液体のミストを供給(噴霧などによる)して適用してもよいし、あるいは浸漬により適用してもよい。スピンコーティング工程では液体84の一部もくぼみ86から取り除かれるため、図8Cにおいて断面で示すように液体84はくぼみ86の一部を満たすだけになる。
液体84およびくぼみ86の側壁の相対的な表面エネルギは、図8Cおよび図8Dにそれぞれ示すように、液体84がくぼみ86の長さ方向に第1の凹凸形状88、幅方向に第2の凹凸形状89のあるメニスカスを持つようなエネルギである。くぼみ86が、図8Aに示す三角形の点に向かうように狭くなっているところでは、図8Cに示すように、液体84の表面張力によって表面88を上昇させると好ましい。くぼみ86の幅方向に表面89が表面張力で引っ張られ、凹面のU字形になる。
工程710では、液体84がくぼみ86の一部を充填した後、たとえば化学触媒またはUV光を用いて硬化させる、加熱して溶剤を除去する、あるいはその融点未満まで冷却するなどの方法で、液体を凝固させる。その後、凝固した液体92にさらにパターン形成処理を施し、ばね構造体用の型を画定してもよい。たとえば、図8Eに示すように、凝固した液体92にマスク90を介して異方性エッチング76を施すなどの方法で、凝固した液体92の一部を土台エリア50で除去する。図8Fに示すように、残りの凝固した液体92が凹凸のある成形用の表面48と露出した土台エリア50とを画定することになり、この上に上述した方法100または他の適当な方法で適切な弾力のある材料を成膜してもよい。このようにして得られるばね構造体には、図8Gに示すように幅方向に輪郭がU字形の梁がある。
上記の各製造方法を用いて、画定された凹凸形状のあるばね構造体を画定することができる。一般に、ばね構造体の梁を凹凸にすることの利点のひとつに、超小型電子ばね接点として用いられる適切な剛性の梁を得るのに必要な材料の厚さを小さくするのにこの輪郭を利用できることがある。したがって、物理蒸着(PVD)または化学蒸着(CVD)などの別の成膜手法を利用して成形用の表面上に弾力のあるばね材料を成膜することが可能である。たとえば、凹凸のあるばねに適した厚さの範囲である厚さ5ミクロンを超える層を成膜する場合、通常はPVDおよびCVDよりも電気めっきの方が適している。したがって、本発明は、図9に示すような別の材料成膜手法を用いて超小型電子ばね構造体を作製するための方法900を提供するものである。基板と、方法900の代表的な工程で基板上に積層した材料とを図10A〜図10Dに示す。
基板32上に犠牲層30を成膜し、成形用の表面を形成するための方法900の工程902および904は、上述した方法100の対応する工程102および104と実質的に同一である。同じく本願明細書で説明した方法400などの他の方法を利用して犠牲材料に成形用の表面を形成してもよい。工程906では、CVDまたはPVDなどのプロセスを利用して犠牲層30の表面に弾力のある材料の層58を、少なくとも約1ミクロン、好ましくは約5ミクロンの均一の厚さにコーティングする。約5ミクロンよりも厚くするには、方法100で説明したようにまずシード層を成膜した後に電気めっきで弾力のある材料58を成膜すると好ましい。成膜工程後の基板の断面を図10Aに示す。工程908では、図10Bに示すように、フォトレジスト層54などのマスキング材料のパターンを形成した層を適用し、ばね構造体を形成するエリアで弾力のある材料を覆う。工程910では、上述したようにエッチングプロセスを利用して余分な(マスクしていない)弾力のある材料を除去する。これによって得られる積層材料を図10Cに示す。工程912では、基板32に接着された弾力のある材料58からなるばね構造体60を残して、適当な溶剤で犠牲層30およびマスキング層54を除去する。その後、本願明細書で後述し、本願明細書に引用の係属中の出願にも記載されているように、金をめっきするおよび/または別の先端構造体(図示せず)を接着するなどしてばね構造体60を後処理するのが普通である。
成形用の表面および土台エリアの少なくとも一部に張出リップ部を設け、弾力のある材料の層および/またはシード層にパターンを形成するのに必要な工程数を減らすまたはなくすようにしてもよい。このような手法は一般に、製造コストを削減する目的で上述した方法に適用できるものである。張出リップ部は、ツール34に設けられ、図11Aに示すような、再進入歯(re−entrant tooth)98などの好適な形態の成形歯を用いて得られるものである。再進入歯98を犠牲材料の層に押し付けると、これによって形成されるくぼみが張出リップ部96に作られる。層30に十分な型押を行った後でリップ96を破損することなくこの層から歯98を取り除くには、犠牲材料の層30を粘弾性の材料にしておくとよいことは明らかであろう。粘弾性の材料はリップ96を破損することなく歯98の除去が可能な程度に十分に変形するが、歯を除去した後はもとの形状に戻る。ツール34に付着しないやわらかい弾性材料で層30を作っても同様の利点が得られる。通常、層30は剛性率の低い固体材料すなわちゲルを含むものでなければならない。このゲルは、ゲルが粘弾性になるような粘性の成分を含むものであってもよいし、たとえば軟質の弾性材料などさらに純粋に弾性のものであってもよい。
再進入歯を用いる代わりに、順送り式スタンピングツールを利用して張出リップ部を形成してもよい。主歯36と副歯37とを有する代表的な順送り式スタンピングツールを図12Aに示す。主歯36は上述したような形状である。副歯37は歯36によって形成されるくぼみの周囲の一部または全体を囲む比較的浅い環の形状である。主歯36と副歯37の主な部分との断面図を図12Bに示す。主歯および副歯は、まず主歯36を型押し、犠牲材料30からツール34を持ち上げ、副歯37が主歯によって形成されたくぼみの上にくるようにスタンピングツール34を位置決めしなおし、ツールの2回目の型押を行うことで、基板30に順次型押されるように設計されている。あるいは、主歯および副歯を別のスタンピングツール(図示せず)で得た上で、これを犠牲層30に順次適用するようにしてもよい。順送り式のスタンピングは順送り式のツールを2つ使用することに限定されるものではなく、本発明の範囲を逸脱することなくどのような数の連続型押ツールを利用してもよいことは明らかであろう。
主歯と副歯とを連続して型押することで形成される、上記のようにして得られるしぼ模様を、図12C〜図12Fに示す。図12Cには、主歯36で型押した後の犠牲材料30の代表的な層の断面を示す。図12Dには、順送り式スタンピングツール34を一定距離だけ移動させ、材料に再度型押して成形用の表面48と土台エリア50の周囲に張出リップ部96を形成した後の同じ代表的な材料層30を示す。この一連の手順を繰り返し、材料層30の表面を横切ってツール34を前進させると主歯36によって張出リップ部のある次のくぼみが得られるといった具合にしてもよい。張出リップ部のある代表的な三角形/矩形のくぼみ86の平面図を図12Eに示し、同様の矩形のくぼみ86を図12Fに示す。
図12Eおよび図12Fに示すような完全に囲んでいる張出リップ部を利用して、図13に示される方法1300によって弾力のある材料の層にパターンを形成してもよい。基板と方法1300の工程で積層した材料の断面図を図14A〜図14Cに示す。最初の工程1302では、当業界において周知の方法で導体材料53の層を基板32上に成膜して短絡層として機能させる。導体層53は、一般にスパッタリングによって約300から10,000Åの厚さに成膜される、チタンタングステン(Ti−W)合金、クロム金(Cr−Au)バイレイヤ、あるいは他の適当な導体前駆体層などであればよい。短絡層53は実質的に、基板32の表面ならびにすべてのコンタクトパッドまたは基板上に存在し得る他の造作に合うものであり、その表面を連続的に覆っている。あるいは(方法1300においてはそれほど好ましくないが)、複数の不連続な領域のパターンで短絡層53を成膜することも可能である。短絡層53のパターン形成は通常、作製対象となるばね構造体と基板32上のコンタクトパッドとの間の再分配を画定する目的で設けられるものである。
工程1304では、上述した方法で犠牲材料層30を成膜する。工程1306では、好ましくは上述したような再進入歯または順送り式スタンピングツールを用いて、犠牲材料の層に張出リップ部96のある成形用の表面48を形成する。工程1308では、スパッタリング(特にイオン化物理蒸着(I−PVD))などのプロセスあるいは同様のラインオブサイト(line−of−sight)の成膜プロセスを使用して、犠牲層の表面にシード層52および55を成膜する。図14Aに示されるように、張出リップ部96があることで成形用の表面の周囲にはシード層が成膜されず、結果としてくぼみ86の土台エリアおよび成形用の表面48の上に配置されたシード層の第1の部分52と、犠牲材料層の周囲のエリア上にあるシード層の第2の部分55とが形成されることは明らかであろう。また、張出リップ部96によってくぼみ86が完全に囲まれている限り、シード層の第1の部分52が短絡層53と接続され、第2の部分55が短絡層53および第1の部分52から絶縁されることも明らかであろう。
その後、工程1310において、短絡層53を用いて基板に弾力のある材料を電気めっきし、第1の部分52にめっき電位を印加する。このようにして、シード層の第1の部分52に弾力のある材料58を選択的にめっきし、第2の部分55を覆わないようにする。次に、工程1312において、上述したように犠牲材料を適当な溶剤に溶解して犠牲材料層およびシード層の第2の部分55を除去する。しかしながら、弾力のある材料58が偶然に第2の部分55にめっきされてしまった場合でも、これが第1の部分52にめっきした弾力のある材料58とつながっていない限り、所望のばね構造体を傷つけることなく、この不要なめっき材料を後で容易に除去できることに注意されたい。いずれの場合も、パターン形成工程を別途設ける必要なく、方法1300(その代表例のひとつを図14Dに示す)を応用して独立した別個のばね構造体を得ることができる。
部分的に囲んでいる張出リップ部を利用して、図15に示す方法1500で同様の工程を用いてもよい。方法1500では短絡層は必要ないが、ばね構造体の弾力のある材料を周囲の材料と分離するのに別の工程が必要である。この方法の1工程における基板の平面図を図16Aに示す。また、基板とこの方法の工程で基板上に積層される材料の断面図を図16B〜図16Dに示す。工程1502では、上述した方法のうちひとつを用いて犠牲材料の層を成膜する。工程1504では、張出リップ部96がくぼみ86内の成形用の表面を完全には囲まないこと以外は上述したようにして成形用の表面を形成する。図16Aに示すように、張出リップ部96はくぼみ86を三方向から囲むように形成されており、ばね構造体の先端が形成される犠牲層の上面と隣接する側にリップは設けられていない。工程1506では、上述したようなラインオブサイトの方法を用いて、犠牲層30の表面にシード層52を成膜する。くぼみ86は張出リップ部によって完全に囲まれているわけではないので、図16Aに示すように、シード層52は層30の表面以外のどの場所でも成膜されたシード層と電気的に接続される。したがって、シード層52を用いて弾力のある材料58に電気めっきを施すことができ、この目的で短絡層は必要ない(が、他の理由で短絡層を1層設けてもよい)。
弾力のある材料層の成膜後の基板の見た目を図16Bに示す。図16Aからも明らかなように、一層広く延在している(more generally extending)層に接続されている層30の表面付近以外、弾力のある材料の層58はシード層が成膜されていないくぼみ86の四方に分かれる。したがって、化学的/機械的研磨などの適当な精密加工方法で余分な弾力のある材料を除去する必要があり、これを工程1510で実施する。同時に、上述したような理由から、ばね構造体の先端が同一平面に残るように層30の表面を平坦化すると好ましい。工程1510の後の基板の断面を図16Cに示す。次の工程は、本願明細書で説明する方法のうちいずれかを用いて犠牲層30の残りの部分を除去し、図16Dに示すように独立したばね構造体60を残すことである。
場合によっては、スタンピングやダイまたはウエハのエリアなどの比較的大きなエリアをカバーする複数の歯のある成形型を使用するのではなく、ひとつの成形歯(または歯の比較的小さなグループ)を複製して複数の超小型電子ばね接点を作製すると都合がよいことがある。本発明は「一枚上手の」方法1700を提供するものであり、この場合におけるその代表的な工程を図17に示す。たとえば、方法1700は歯の多い複雑なスタンピングツールを必要としないため、小規模な生産ラインやばね構造体を非定型的に「顧客独自の」形で位置決めするラインなどで都合がよいことがある。図18A〜図18Eに、基板32と方法1700の工程で積層した材料の断面図を示す。図18Fは、方法1700を用いて形成できる、ばね構造体作製用または多くの歯のあるスタンピングツールとして利用できる代表的な成形用の表面48の斜視図を示している。最初の工程1702では、基板32に犠牲材料の層30を成膜する。本発明の一実施形態では、層30はUV光に曝露するなど放射線に曝露したり、あるいは電子ビームに曝露することで硬化(固化)可能な材料である。図18Aは、工程1702での成膜後の犠牲層を示している。また、歯36を持つ代表的な単歯スタンピングツール34も示されている。歯36については上述したとおりである。しかしながら、本発明の一実施形態では、歯36に放射線透過部分39と不透明部分41も設けてある。
その後、工程1704〜1708を含む処理ループを実行する。ループの最初のサイクルでは、工程1704で歯36を使用して凹凸のある成形用の表面をひとつ形成する。図18Bは、歯36を基板30に完全に型押した状態で、工程1704における基板32、層30および歯36を示している。歯36のどちら側にもばり49が顕著である。工程1706では、歯36が正しい位置にある間に、歯36の透明部分39の下にある成形用の表面48を好ましくは選択的に硬化させる。本発明の一実施形態では、歯36を介してUV光を照射して部分31を硬化させる。不透明部分41は、好ましくは犠牲層30が土台のエリアで硬化するのを防ぐ役目を果たすため、ここで一層容易に基板を弾力のある材料の層に曝露することができる。判断工程1708で示されるように、所望の数の成形用の表面48が画定されるまで工程1704および1706を繰り返す。処理ループの第2サイクルにおける基板の見た目を図18Cに示し、第2のサイクル終了後の基板の見た目を図18Dに示す。硬化された2つの部分31が、ばり49の未硬化エリアで囲まれた状態で示されている。これらの未硬化部分は、硬化された部分31からなる成形用の表面48だけを残して好適な溶剤に溶解させることにより、工程1710で容易に除去される。この成形用の表面を利用して、上述したようなばね構造体を作製することができる。あるいは、成形用の表面48をスタンピングツールの歯として利用してもよい。方法1700などの透明な歯を用いるスタンピング方法は、不透明な領域によって分離された複数の透明の歯があるツールを用いる方法に容易に適用し、これを利用して、たとえば単一のダイ、複数のダイ、ウエハの規模で、複数のばね構造体を並列に作製できることは明らかであろう。
同様の「一枚上手の」方法で、プランジEDMを用いてばね接点の成形用の表面を形成してもよい。プランジEDM方法によれば、方法1700で上述した透明なスタンピング歯36のようにして適切なプランジEDMツールを作り、歯の代わりに用いる。変形可能な基板にエンボス加工を施すのではなく、実質的に非変形可能な導電性の基板にプランジEDMツールを用いて成形用の表面を形成する。成形用の表面の候補としては、金属および導体粒子またはファイバを充填したポリマーがあげられる。このようにして形成した表面を、導体基板の特性と所望の目的とに応じて、ばね接点用の成形品として、あるいは複数の歯のある形成ツールとして利用することができる。
本発明のさらに別の実施形態では、特定の工程段階を排除できるようにスパッタリングまたは消散などのラインオブサイトの材料成膜手法の特性を利用して成形基板上にばね構造体を作製する。ラインオブサイトの成膜手法を用いる方法1900の代表的な工程を図19に示す。基板と方法1900で積層した材料の代表的な図を図20A〜図20Eに示す。工程1902では、一般に少なくとも1つの露出したコンタクトパッド46のある基板32を提供する。工程1904では、誘電体層43を任意に成膜し、当業界において周知のようにパターン形成する。任意の工程1906では、チタン、チタンタングステンまたはクロムの層などの短絡層または接着層53を、当業界において周知のように層43およびコンタクトパッド46の上に成膜する。層53を設けるのは、以後の任意のめっき工程1916を容易にすることが目的である。工程1916を省略するのであれば、工程1906も省略すると好ましい。工程1908では、基板32に成形可能な材料30の犠牲層を成膜し、スタンピングツールでエンボス加工するなどの方法で成形し、超小型電子ばね用の型を得る。本願明細書に記載したものなどの適切な成形可能な材料を利用すればよい。工程1910では、適切な異方性エッチングプロセスを用いるなどの方法でコンタクトパッド46の上に残っている成形可能な材料30を除去する。次に、工程1912でスパッタリングまたは消散などのラインオブサイトの方法を利用して成形可能な層32の上に金属性材料52の層を成膜する。
基板と工程1912の終了後に積層した材料の代表的な図を図20Aおよび図20Bに示す。適切な形状のエンボス加工歯のあるスタンピングツールなどによって、層30には垂直または比較的傾斜がきつい側壁87のあるくぼみ86が設けられている。方法1900では、「傾斜がきつい」とは(正方向または負方向に)垂直方向から約45°未満の角度で傾き、好ましくは垂直方向から約30°未満の角度で傾いていることを意味する。さらに一層好ましくは、側壁87は垂直方向から約0°〜5°の角度で傾いている。くぼみ86は、超小型電子ばね構造体の形状を画定するための成形用の表面48を含む。成形用の表面48は、くぼみ86の全周を囲むと好ましい側壁87によって成形可能な層30の上面57から離れているため、成形用の表面48と層30の上面57とが分離している。図20Cに示すように、ラインオブサイトの成膜の特性がゆえに、層30の成形用の表面48で層52の厚さ「t」が側壁87上の厚さ「t」よりも実質的に大きくなる。特に、側壁87が実質的に垂直である場合、あるいは成形用の表面48に張り出している(すなわち、材料が上に成膜される面ができないようにラインオブサイトの成膜方法の成膜先に対して傾斜している)場合、側壁には何の材料も成膜されない。層30の上面57は実質的に水平かつ平坦に図示してあるが、表面57の形状および傾斜は重要ではなく、側壁87があって成形用の表面48と表面57とが分かれるように傾斜している限り、さまざまな異なる形状とすることができる。
工程1914では、側壁87の上にある場合、層52を等方的にエッチングして側壁87に付着している層52をすべて除去すると同時に、成形用の表面48および上面57上にある部分については実質的に変化させずに残す。すなわち、側壁87に成膜された金属性の材料がなくなったらすみやかにエッチング工程1914を停止させると好ましく、この時点で成形用の表面48の層52が所望の厚さになると好ましい。工程1914の終了後、成形用の表面48上の層52は短絡層53と電気的に接続されたままである。層30の上面57にある層52の分離された部分55は、成形用の表面48の層52から物理的に離れており、好ましくは、電気的にも短絡層53から絶縁されている。このため、層52にパターンを形成してばね構造体を画定するには、成形用の表面48を側壁87によって上面57から分離し、金属性の(または弾力のある)材料を側壁から除去する。(側壁87が垂直であるか張り出しているなどの理由で)成膜工程1912の後に側壁87上に金属性の層52がない場合、工程1914は不要であり、省略できることは明らかであろう。
任意の工程1916で、層52の成形用の表面48の上にある部分に弾力のある材料の層58を電気めっきする。好ましくは、めっき電流の流れる短絡層53には分かれた部分55が接続されない方が好ましいため、この部分には別の材料をめっきしないようにする。基板と工程1916の終了後に積層された材料の図を図20Dに示す。弾力のある層58は分かれた部分55と接触しない点に注意されたい。よって、工程1918において、エッチング液に溶解するなどの方法で、成形用の表面48に成膜した弾力のある材料58を傷つけることなく、分かれた部分55と成形可能な犠牲層30を容易に除去することができる。また、所望の強度および剛性を得るには金属性の層52の厚さが不十分な場合は、めっきの工程1916を省略してもよい点も明らかであろう。特に、凹凸のある片持ち部分またはリブ付きの片持ち部分などの強化用の造作をばね構造体に設ける予定である場合、めっき層58(強度および剛性を得る目的で利用できる)が必要になることは少ない。図20Eは、工程1918で成形可能な犠牲層30を除去した後に得られるばね構造体60の断面図を示している。短絡層53の露出した部分および分かれた部分55も工程1918で除去される。以上のように、方法1900を利用して、パターン形成−マスキングの工程を必要とせずに構造体60などの複数の超小型電子ばね構造体を平行して形成することができる。
超小型電子ばねの作製に用いたものと同じ工程で、同時に他の構造体を基板の表面に作製してもよい。特に、本発明によるばね構造体と一緒に再分配用トレース(redistribution trace)、ブリッジ部、バンプを形成してもよい。図21A〜図21Dは、基板とばね構造体60と一緒に再分配用トレース45およびブリッジ部59を形成するための方法の代表的な工程で積層した材料を示している。方法1900は、その用途を例示するめっきの工程を省いたここでの目的に適しているが、本願明細書に記載の他の適切な方法を利用してばね構造体と平行して造作を形成してもよい。図21Aは、方法1900で上述したようなコンタクトパッド、誘電体層、成形可能な層30のある基板を示している。成形可能な層30を作製した後、スタンピングツール34を使用して、成形用の表面48、再分配用トレース成形用のトレース画定部分63、バンプ61を画定する。
図21Bは、スタンピングツール34が成形可能な層30に完全に型押された状態の基板を示している。バンプ61は、どのような形状であってもよく、その高さは作製対象となるばね構造体の先端の高さよりも低くてよい。本発明の一実施形態では、バンプ61は、対応するばね構造体に対する止め構造体すなわち過圧縮を防止できる構造体として機能するのに適した高さと形状のものである。たとえば、適切な形状としては、ばね構造体の過圧縮を防止できる程度に基板よりも上の高さで、断面が弓形、半円形、三角形または矩形の形状があげられる。バンプ61は、トレース画定部分63と接続した形で構成してもよいし、これとは別に構成してもよいものである。
ツール34を除去した後には一般に基板32上に残留物51がある。このような残留物を除去し、ばね構造体用の再分散用レースおよび土台のエリアにおいてくぼみ86の底でコンタクトパッド46および誘電体層43を表に出す。ツール34を適宜設計することで、くぼみ86は、本願明細書で上述したように成形用の表面48およびくぼみ86の底面と成形可能な層30の上面57とを隔てる傾斜のきつい側壁87で囲まれる。ラインオブサイトの成膜手法を利用して、くぼみ86の底面および成形用の表面48の上を含む基板全体に弾力のある材料の層を成膜する。図21Cは、弾力のある層58の成膜後の成形された弾力のある材料52を示している。この例では、層58には十分な厚みがあるため、他に弾力のある層は必要ない。
次に、成形可能な層30を除去し、図21Dに示すように一体型の再分配用トレースのあるばね構造体60を露出させる。この例では、ばね構造体60には剛性を高めるために凹凸のある梁が設けられている。ブリッジ部59がツール34によって形成されたバンプ61に対応している。ブリッジ部59は、特にトレース45が比較的長めの場合にトレース45に対する応力を緩和するように機能させられるものである。また、ブリッジ部59をばね構造体60の止め構造体としても機能させることもできる。接点素子から電気的に絶縁された別のブリッジ部(図示せず)をさらに設け、機械的な止めなどの純粋に機械的な機能を果たすようにしてもよい。このように、複数のばね接点と、これに関連した再分配用トレースおよび止め構造体を含む完全な接点系(complete contact system)を、比較的少ない工程段階で作製することが可能である。この方法の用途をさらに例示するために、図22は、本願明細書に記載の方法で、コンタクトパッドにおける比較的細かいピッチ「p1」からばね素子の先端における粗いピッチ「p2」までのピッチ分散機能を果たすための一体型の再分配用トレースのある多くの接点構造体のうち代表的な2つを示している。ピッチ分散および他の再分配目的で、本発明の範囲を逸脱することなくさまざまな幾何学的構成が可能である。
別の実施形態では、エルドリッジ(Eldridge)およびマシュー(Mathieu)の1999年7月30日出願の係属中の出願第09/364,855号「相互接続アセンブリおよび方法(INTERCONNECT ASSEMBLIES AND METHODS)」(その内容を本願明細書に援用する)にさらに説明されているような別途形成した止め構造体を設け、本願明細書に記載の方法で接触圧の印加下で超小型電子ばね構造体の過圧縮を防止する。凹凸のある超小型電子ばね接点60のアレイがあり、止め構造体47が設けられた基板32の斜視図を図23A〜図23Cに示す。基板についてはウエハレベルで図23Cに示してある。ダイ上のばね構造体60のアレイを示す、ウエハ上の単一のダイ97の図を図23Bに示す。単一の凹凸のあるばね構造体60とこれを囲む止め構造体47の詳細図を図23Cに示す。所望のどのようなパターンで基板上にばね構造体を配置してもよいことは明らかであろう。特に、上記にて引用した同時係属中の出願第09/364,855号に記載されているように、コンタクトパッドまたはバイアとばね構造体との間に中間の再分配層を形成することで、下にあるコンタクトパッドおよびバイアから離れた基板上の位置にばね構造体を配置することができる。
図23A〜図23Cに示すものなどの、本願明細書に記載の凹凸のある超小型電子ばね構造体60を、プローブカードアセンブリ、インターポーザなどの他のタイプの相互接続アセンブリならびに基板への電気接続または基板を介しての電気接続が望ましい他の接続システムで利用できることは明らかであろう。特に、このようなばね構造体を、ウエハまたはチップレベルのバーンインプロセスでの高温下の一時的な接続を達成する目的と、その後、周囲温度にて基板と印刷回路基板などの電子部品とを上記よりも永続的に接続する目的の両方に利用することができる。ばね構造体が低コストかつ汎用性の高いものとなるため、高温で試験を行うことが可能になり、よって先行技術の方法で達成できた高いスループットを得ることで、高温試験に伴うコストが大幅に削減されるものと思われる。
以下、実施例を参照して本発明の方法をさらに説明する。
0.5ミクロンの表面酸化物層のあるケイ素ウエハをプロトタイプ基板に選択した。基板の表面にクロムの層をスパッタリングし、続いて金の層をスパッタリングして短絡層を形成した。真空ラミネート装置を使用して、スパッタリングによって得られた金の層に厚さ4.0ミル(100ミクロン)の負のドライフィルムフォトレジスト層を形成した。同じタイプのフォトレジストからなる3.0ミル(75ミクロン)厚の第2の層を第1の層の上に形成した。基板をホットプレート上に配置し、フォトレジストがやわらかくなるまで加熱した。ラミネートがやわらかいうちに、所望のばね形状を得られるような輪郭の突出した三角形の歯のあるエンボス用ツールをフォトレジストラミネートに押圧した。基板を冷却し、エンボス用ツールを除去した。フォトリソグラフィマスクとUV光を使用して、ばねと土台とが接触するエリア内以外のすべての場所でフォトレジストラミネートを露光し(よって架橋させ)た。ばねと土台との接触部分から未露光のフォトレジストを取り除く標準の炭酸ナトリウム現像液を用いて、噴霧現像剤(spray developer)でフォトレジストを現像した。その後、酸素プラズマディスカムを用いて10分間かけてばねと土台との接触部分を清浄した。以後の電気めっき工程用の金属(パラジウム/金)のシード層をフォトレジストラミネートと土台エリアの全面にスパッタリングした。スパッタリングにより形成した層の上に、真空積層装置を用いて80℃でドライフィルムフォトレジストからなる4.0ミルの層を形成した。ばねが形成される場である成形用の表面上のレジストを遮蔽するためにフォトリソグラフィマスクを用いてUV光でフォトレジストを露光した。次に、フォトレジストを現像して成形用の表面のエリア内を除去し、プラズマディスカムを用いて上記のように成形用の表面を清浄した。約50ASFの電流密度で20分間電気めっきすることで、成形品に弾力のあるばね金属(ニッケル)を成膜した。電気めっき液から基板を除去し、RD87ネガレジストストリッパの溶液に浸漬してすべてのフォトレジスト層を除去した。基板上には、厚さ12ミクロン(約0.5ミル)で、平面図が三角形で基板の表面から約180ミクロン(7ミル)延在している片持ち梁のある、独立したばね構造体が残った。
以上、超小型電子ばね構造体を作製するための方法の好ましい実施形態について説明したが、本発明の特定の利点が達成されることは当業者であれば明らかであろう。また、本発明の範囲および趣旨の範囲内でさまざまな変更、改変および修正を施した実施形態を得られることも明らかであろう。たとえば、ここでは超小型電子ばね接点構造体を作製するための方法について例示したが、他の目的で同様の構造体を作製するのに上述した本発明の概念を等しく適用できることは明らかであろう。たとえば、本願明細書に記載の方法を利用して、さまざまな用途向けのさまざまな基板上にリレーなどの電子機械的なばね接点または純粋に機械的なばねを作製することができる。また、本願明細書に記載の方法を適宜改変することで、溝、漏斗、刃などの凹凸のあるオープンシート(open contoured sheets)材料を含む他のリソグラフィタイプの構造体を顕微鏡規模で作製することもできる。本発明をさらに特許請求の範囲に規定する。
本発明による方法の代表的な各工程を示す流れ図である。 基板と、本発明による方法の代表的な各工程で基板上に積層した材料との断面図である。 基板と、本発明による方法の代表的な各工程で基板上に積層した材料との断面図である。 基板と、本発明による方法の代表的な各工程で基板上に積層した材料との断面図である。 基板と、本発明による方法の代表的な各工程で基板上に積層した材料との断面図である。 基板と、本発明による方法の代表的な各工程で基板上に積層した材料との断面図である。 基板と、本発明による方法の代表的な各工程で基板上に積層した材料との断面図である。 基板と、本発明による方法の代表的な各工程で基板上に積層した材料との断面図である。 基板と、本発明による方法の代表的な各工程で基板上に積層した材料との断面図である。 本発明による方法の代表的な一工程で型押した成形用の表面がある基板の斜視図である。 本発明による方法で用いる代表的なスタンピングツールの一部分の斜視図である。 本発明による方法においてスタンピングツールで用いる代表的な歯の斜視図である。 本発明による方法においてスタンピングツールで用いる代表的な歯の斜視図である。 本発明による方法においてスタンピングツールで用いる代表的な歯の斜視図である。 本発明による方法においてスタンピングツールで用いる代表的な歯の斜視図である。 本発明による方法においてスタンピングツールで用いる代表的な歯の斜視図である。 起伏のある基板上にばね構造体を作製するのに特に適した、本発明の一実施形態による成形用の表面を形成するための代表的な工程を示す流れ図である。 基板と、起伏のある基板上にばね構造体を作製するのに特に適した、本発明の一実施形態の代表的な工程で基板上に積層した材料との断面図である。 基板と、起伏のある基板上にばね構造体を作製するのに特に適した、本発明の一実施形態の代表的な工程で基板上に積層した材料との断面図である。 基板と、起伏のある基板上にばね構造体を作製するのに特に適した、本発明の一実施形態の代表的な工程で基板上に積層した材料との断面図である。 基板と、起伏のある基板上にばね構造体を作製するのに特に適した、本発明の一実施形態の代表的な工程で基板上に積層した材料との断面図である。 基板と、起伏のある基板上にばね構造体を作製するのに特に適した、本発明の一実施形態の代表的な工程で基板上に積層した材料との断面図である。 基板と、起伏のある基板上にばね構造体を作製するのに特に適した、本発明の一実施形態の代表的な工程で基板上に積層した材料との断面図である。 基板と、起伏のある基板上にばね構造体を作製するのに特に適した、本発明の一実施形態の代表的な工程で基板上に積層した材料との断面図である。 同じく起伏のある基板上にばね構造体を作製するのに適した、本発明の一実施形態による成形用の表面を形成するための代表的な工程を示す流れ図である。 液体のメニスカスの形で成形用の表面を形成するのに液体を利用して本発明の一実施形態による成形用の表面を形成するための代表的な工程を示す流れ図である。 基板と、図7に示す各工程のうち代表的な1工程で基板上に積層した材料との平面図である。 基板と、図7に示す代表的な工程で基板上に積層した材料との断面図である。 基板と、図7に示す代表的な工程で基板上に積層した材料との断面図である。 基板と、図7に示す代表的な工程で基板上に積層した材料との断面図である。 基板と、図7に示す代表的な工程で基板上に積層した材料との断面図である。 図7に示す代表的な工程を用いて作製した代表的なばね構造体の斜視図である。 PVD材料およびCVD材料での成膜法と併用するのに適した本発明の一実施形態によるばね構造体を作製するための代表的な工程を示す流れ図である。 基板と、図9に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、図9に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、図9に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、図9に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 張出リップ部のある型押キャビティを作るための再進入歯の形態を持つ代表的なスタンピングツールの一部分の断面図である。 図11Aに示すスタンピングツールを用いて形成した典型的なしぼ模様の断面図である。 張出リップ部のある型押キャビティを作るための代表的な順送り式スタンピングツールの斜視図である。 図12Aに示すスタンピングツールの一部分の断面図である。 順送り式のスタンピング工程の連続工程で図12A〜図12Bに示すスタンピングツールを用いて形成した代表的なしぼ模様の断面図である。 順送り式のスタンピング工程の連続工程で図12A〜図12Bに示すスタンピングツールを用いて形成した代表的なしぼ模様の断面図である。 順送り式のスタンピング工程終了後に図12A〜図12Bに示すスタンピングツールを用いて形成した代表的なしぼ模様の平面図である。 順送り式のスタンピング工程終了後に図12A〜図12Bに示すスタンピングツールを用いて形成した代表的なしぼ模様の平面図である。 張出リップ部のある成形キャビティを形成することでマスキング工程をなくした、本発明の一実施形態によるばね構造体を作製するための代表的な工程を示す流れ図である。 基板と、図13に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、図13に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、図13に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 図13に示すような方法で作製した代表的なばね構造体の斜視図である。 部分的に囲んでいる張出リップ部を用いることでマスキング工程をなくした、本発明の一実施形態によるばね構造体を作製するための代表的な工程を示す流れ図である。 図15に示す各工程のうち代表的な一工程で材料が積層された代表的な成形キャビティの平面図である。 基板と、図15に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、図15に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、図15に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 放射線硬化型の基板を用いる、本発明の一実施形態によるばね構造体を作製するための代表的な工程を示す流れ図である。 基板と、図17に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、図17に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、図17に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、図17に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、図17に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 図17に示すような方法で形成した代表的な成形用の表面の斜視図である。 弾力のある材料のパターン形成にラインオブサイト成膜方法を用いる、本発明の一実施形態によるばね構造体を作製するための代表的な工程を示す流れ図である。 基板と、図19に示す方法の代表的な工程で成形された材料との斜視図である。 基板と、図19に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、図19に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、図19に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、図19に示す各工程のうち代表的な工程で基板上に積層した材料との断面図である。 基板と、電気めっき工程をなくした、図19に示す方法の代表的な工程で基板上に積層した材料との断面図であり、一体型の再分配用トレースを用いてばね構造体を作製するための本発明の一実施形態をさらに示している。 基板と、電気めっき工程をなくした、図19に示す方法の代表的な工程で基板上に積層した材料との断面図であり、一体型の再分配用トレースを用いてばね構造体を作製するための本発明の一実施形態をさらに示している。 基板と、電気めっき工程をなくした、図19に示す方法の代表的な工程で基板上に積層した材料との断面図であり、一体型の再分配用トレースを用いてばね構造体を作製するための本発明の一実施形態をさらに示している。 高さを持たせたブリッジ部のある一体型の再分配用トレースを設けた代表的なばね構造体の斜視図である。 一体型の再分配用トレースのある複数のばね構造体の代表的な構成を示す斜視図である。 本発明による方法で作製した代表的なばね構造体と止め構造体とを次第に倍率をあげて示した斜視図であり、基板にはウエハが設けられている。 本発明による方法で作製した代表的なばね構造体と止め構造体とを次第に倍率をあげて示した斜視図であり、基板にはウエハが設けられている。 本発明による方法で作製した代表的なばね構造体と止め構造体とを次第に倍率をあげて示した斜視図であり、基板にはウエハが設けられている。

Claims (38)

  1. 透過部分と透明部分とを備えるスタンピングツールを使用して、基板上に成形面を形成する方法であって、
    前記基板上の成形可能材料の層に、前記スタンピングツールを押圧する工程と、
    前記スタンピングツールを通じて硬化刺激を与える工程であって、前記成形可能材料は、前記透過部分に対応する部分が硬化され、前記透明部分に対応する部分が硬化されない、工程と、
    前記成形可能材料の未硬化部分を除去する工程と、
    を備える、方法。
  2. 前記押圧工程および前記付与工程を繰り返し行い、複数の硬化された成形面を形成する工程をさらに備える、請求項1に記載の方法。
  3. 前記成形面上の少なくとも一部に接触構造体を形成する工程をさらに備える、請求項2に記載の方法。
  4. 前記スタンピングツールが歯を備え、この歯が前記透明部分と前記透過部分とを有し、
    前記透明部分が、前記成形可能材料内に形成される、前記基板表面への開口に対応し、
    前記透過部分が前記成形面に対応する、
    請求項1に記載の方法。
  5. 前記スタンピングツールはさらに、
    各々が透過部分と不透明部分とを有する複数の歯と、
    互いに隣接する前記歯同士を分離する、さらに別の透明部分と、
    を備える、請求項4に記載の方法。
  6. 前記硬化刺激が紫外線である、請求項1に記載の方法。
  7. 前記成形可能材料の硬化部分の少なくとも一部に、接触構造体を形成する工程をさらに備える、請求項1に記載の方法。
  8. 複数の導電性接触部材を備える電子部品上に、複数の導電性接触構造体を形成する方法であって、各接触構造体は、各接触部材に接続される土台と、梁とをそれぞれ備え、
    前記電子部品上に、成形可能材料の層を成膜する工程と、
    複数の突出領域と、複数の凹凸領域と、複数のくぼみ領域とを備えるスタンピングツールを提供する工程であって、各前記突出領域は、各前記接触構造体の土台を画定するとともに、前記電子部品上の各前記接触部材と対応し、各前記凹凸領域は、各前記接触構造体の梁を画定し、各前記くぼみ領域は、互いに隣接する前記接触構造体間の分離を画定する、工程と、
    前記スタンピングツールの突出領域を、前記電子部品の前記接触部材に位置合わせする工程と、
    前記成形可能材料に前記スタンピングツールを押圧する工程であって、前記複数の突出領域が、前記接触構造体の土台の前記成形可能材料内に、モールドを形成し、また、前記複数の凹凸領域が、前記接触構造体の梁の前記成形可能材料内に、梁用のモールドを形成する、工程と、
    前記梁モールドおよび前記土台モールド内へ、接触構造体材料を堆積させる工程と、
    を備える、方法。
  9. 前記電子部品上に成形可能材料の層を成膜する工程が、
    モールド内に前記電子部品を置く工程と、
    前記モールド内へ前記成形可能材料を射出する工程と、
    をさらに備える、請求項8に記載の方法。
  10. 前記電子部品上に成膜した前記成形可能材料の層を平坦化する工程をさらに備える、請求項8に記載の方法。
  11. 前記成形可能材料に前記スタンピングツールを押圧する工程の間、前記スタンピングツールを加熱する工程をさらに備える、請求項8に記載の方法。
  12. 前記スタピングツールを加熱後、前記成形可能材料に押圧しながら前記スタンピングツールを冷却する工程をさらに備える、請求項11に記載の方法。
  13. 前記成形可能材料に押圧しながら前記スタンピングツールを冷却する工程をさらに備える、請求項8に記載の方法。
  14. 少なくとも一つの前記凹凸領域がリブ付きの表面を備える、請求項8に記載の方法。
  15. 少なくとも一つの前記凹凸領域が波形表面を備える、請求項8に記載の方法。
  16. 少なくとも一つの前記凹凸領域がV字形、U字形、または二股形からなる群から選択される、請求項8に記載の方法。
  17. 前記成形可能材料に前記スタンピングツールを押圧後、前記スタンピングツールを除去するとともに、前記成形可能材料上に、導電性の材料のシード層を成膜する工程と、
    前記シード層上でマスキング材料の層をパターニングする工程であって、前記マスキング材料内のパターンは、前記梁モールドと土台モールドとの対に対応する、工程と、
    を備え、
    前記マスキング材料内のパターンを介して前記シード層上に前記接触材料を堆積することにより、前記モールド内へ前記接触材料を成膜する、
    請求項8に記載の方法。
  18. 前記マスキング材料および前記成形可能材料を除去する工程を備える、請求項17に記載の方法。
  19. 前記スタンピングツールはさらに、前記成形可能材料内に複数のリップを形成するために配された複数の再進入歯を備える、請求項8に記載の方法。
  20. 前記成形可能材料が弾性を有する、請求項19に記載の方法。
  21. 接触構造体材料を成膜する工程は、無電界成膜プロセスを使用して前記接触構造体材料を成膜する工程を備える、請求項8に記載の方法。
  22. 前記電子部品が、半導体ウェハを構成する、互いに切り離されていない複数のダイを備える、請求項8に記載の方法。
  23. 前記接触部材が前記ダイの端子である、請求項22に記載の方法。
  24. 前記成形可能材料が、ポリメチルメタクリレート、ポリカーボネート、ポリウレタン、ABSプラスチック、フォトレジスト、ノボラック樹脂、エポキシ、およびワックスからなる群から選択される、請求項8に記載の方法。
  25. 前記成形可能材料が、ポリメチルメタクリレート、フォトポリマー、ノボラック樹脂、およびエポキシからなる群から選択される、請求項8に記載の方法。
  26. 前記成形可能材料が熱可塑性材料である、請求項8に記載の方法。
  27. 少なくとも透過部分を有するスタンピングツールを使用して、基板上に成形面を形成する方法であって、
    前記基板上の成形可能材料の層に前記スタンピングツールを押圧する工程と、
    前記スタンピングツールの透過部分を通じて、硬化刺激を付与する工程であって、前記成形可能材料の少なくとも一部が硬化される、工程と、
    前記成形可能材料の少なくとも一部に、複数の導電性接触構造体を形成する工程と、
    を備える、方法。
  28. 前記押圧工程および前記付与工程を繰り返し行い、複数の硬化された成形面を形成する工程をさらに備える、請求項27に記載の方法。
  29. 前記スタンピングツールは、第一部分と第二部分とを有する歯を備え、
    前記第一部分が、前記成形可能材料内に形成される、前記基板の表面への開口に対応し、
    前記第二部分が成形面に対応する、
    請求項27に記載の方法。
  30. 前記スタンピングツールがさらに、
    各々が第一部分と第二部分とを有する複数の歯と、
    互いに隣接する前記歯同士を分離する、さらに別の第一部分と、
    を備える、請求項29に記載の方法。
  31. 前記硬化刺激が紫外線である、請求項27に記載の方法。
  32. 前記基板が、複数の導電性接触部材を備える電子部品である、請求項27に記載の方法。
  33. モールド内に前記電子部品を置く工程と、
    前記成形可能材料を前記モールド内へ射出する工程と、
    をさらに備える、請求項32に記載の方法。
  34. 少なくとも一つの前記第二部分が、リブ付き表面を備える、請求項30に記載の方法。
  35. 少なくとも一つの前記第二部分が、波形表面を備える、請求項30に記載の方法。
  36. 少なくとも一つの前記第二部分が、V字形、U字形、または二股形からなる群から選択される、請求項30に記載の方法。
  37. 前記成形可能材料に前記スタンピングツールを押圧後、前記スタンピングツールを除去するとともに、前記成形可能材料上に、導電性の材料のシード層を成膜する工程と、
    前記シード層上でマスキング材料の層をパターニングする工程であって、前記マスキング材料のパターンは、前記複数の導電性接触構造体用のモールドに対応する、工程と、
    を備え、
    前記マスキング材料内のパターンを介して前記シード層上に前記接触材料を堆積することにより、前記モールド内へ前記接触材料を成膜する、
    請求項8に記載の方法。
  38. 前記接触構造体を形成する工程は、無電界成膜プロセスを使用して接触構造体材料を成膜する工程を備える、請求項27に記載の方法。
JP2002564434A 2001-02-12 2002-02-06 基板上に超小型電子ばね構造体を作製するための方法 Expired - Fee Related JP4278982B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/781,833 US6939474B2 (en) 1999-07-30 2001-02-12 Method for forming microelectronic spring structures on a substrate
PCT/US2002/003938 WO2002064496A2 (en) 2001-02-12 2002-02-06 Method for forming microelectronic spring structures on a substrate

Publications (3)

Publication Number Publication Date
JP2004528996A JP2004528996A (ja) 2004-09-24
JP2004528996A5 JP2004528996A5 (ja) 2006-01-05
JP4278982B2 true JP4278982B2 (ja) 2009-06-17

Family

ID=25124089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002564434A Expired - Fee Related JP4278982B2 (ja) 2001-02-12 2002-02-06 基板上に超小型電子ばね構造体を作製するための方法

Country Status (9)

Country Link
US (2) US6939474B2 (ja)
EP (2) EP1777194A3 (ja)
JP (1) JP4278982B2 (ja)
KR (2) KR100880104B1 (ja)
CN (2) CN1272234C (ja)
AU (1) AU2002243937A1 (ja)
DE (1) DE60220022T2 (ja)
TW (1) TW512129B (ja)
WO (1) WO2002064496A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101746975B1 (ko) 2015-12-16 2017-06-13 최재규 포고핀의 제조 방법 및 그 방법에 의해 제조된 포고핀

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189077B1 (en) 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US6939474B2 (en) * 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate
US6888362B2 (en) * 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
US6780001B2 (en) * 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US7435108B1 (en) * 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US6627980B2 (en) 2001-04-12 2003-09-30 Formfactor, Inc. Stacked semiconductor device assembly with microelectronic spring contacts
US7168160B2 (en) * 2001-12-21 2007-01-30 Formfactor, Inc. Method for mounting and heating a plurality of microelectronic components
US6965244B2 (en) * 2002-05-08 2005-11-15 Formfactor, Inc. High performance probe system
US6911835B2 (en) * 2002-05-08 2005-06-28 Formfactor, Inc. High performance probe system
TW575931B (en) * 2002-10-07 2004-02-11 Advanced Semiconductor Eng Bridge connection type of chip package and process thereof
US6900126B2 (en) * 2002-11-20 2005-05-31 International Business Machines Corporation Method of forming metallized pattern
DE10258094B4 (de) * 2002-12-11 2009-06-18 Qimonda Ag Verfahren zur Ausbildung von 3-D Strukturen auf Wafern
JP4050219B2 (ja) * 2003-11-18 2008-02-20 アルプス電気株式会社 接続装置の製造方法
US7024763B2 (en) 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
US6956389B1 (en) * 2004-08-16 2005-10-18 Jem America Corporation Highly resilient cantilever spring probe for testing ICs
US7459795B2 (en) * 2004-08-19 2008-12-02 Formfactor, Inc. Method to build a wirebond probe card in a many at a time fashion
US7471094B2 (en) * 2005-06-24 2008-12-30 Formfactor, Inc. Method and apparatus for adjusting a multi-substrate probe structure
JP4823617B2 (ja) * 2005-09-09 2011-11-24 日本発條株式会社 導電性接触子および導電性接触子の製造方法
JP4698374B2 (ja) * 2005-10-05 2011-06-08 日本電子材料株式会社 プローブの製造方法
CN101268012B (zh) * 2005-10-07 2012-12-26 株式会社尼康 微小构造体及其制造方法
US7444253B2 (en) * 2006-05-09 2008-10-28 Formfactor, Inc. Air bridge structures and methods of making and using air bridge structures
US20080063594A1 (en) * 2006-09-13 2008-03-13 Formfactor, Inc. Rhodium sulfate production for rhodium plating
JP5294227B2 (ja) * 2006-09-15 2013-09-18 Hoya株式会社 マスクブランク及び転写マスクの製造方法
JP4916893B2 (ja) * 2007-01-05 2012-04-18 株式会社日本マイクロニクス プローブの製造方法
JP5110924B2 (ja) * 2007-03-14 2012-12-26 キヤノン株式会社 モールド、モールドの製造方法、加工装置及び加工方法
JP5274128B2 (ja) * 2007-08-03 2013-08-28 キヤノン株式会社 インプリント方法および基板の加工方法
GB0718840D0 (en) * 2007-09-26 2007-11-07 Eastman Kodak Co Method of patterning vapour deposition by printing
US8851442B2 (en) * 2008-01-22 2014-10-07 Honeywell International Inc. Aerogel-bases mold for MEMS fabrication and formation thereof
KR101032323B1 (ko) 2008-07-08 2011-05-06 동명대학교산학협력단 초소형 스프링의 제조방법
DE102008038910A1 (de) * 2008-08-13 2010-02-18 Schott Ag Verfahren und Vorrichtung zur Herstellung eines strukturierten Gegenstands sowie strukturierter Gegenstand
US8723276B2 (en) 2008-09-11 2014-05-13 Infineon Technologies Ag Semiconductor structure with lamella defined by singulation trench
US20100104678A1 (en) * 2008-10-28 2010-04-29 Formfactor, Inc. Apparatus and method for making and using a tooling die
US20120125071A1 (en) * 2009-03-27 2012-05-24 Jan Schroers Carbon molds for use in the fabrication of bulk metallic glass parts and molds
CN102315580B (zh) * 2010-06-30 2013-09-18 欣兴电子股份有限公司 制作连接器的方法
CN102442634B (zh) * 2010-10-05 2016-04-20 英飞凌科技股份有限公司 通过形成牺牲结构而提供半导体结构的方法
US8518732B2 (en) 2010-12-22 2013-08-27 Infineon Technologies Ag Method of providing a semiconductor structure with forming a sacrificial structure
US8191246B1 (en) * 2010-11-11 2012-06-05 Qi Luo Method of manufacturing a plurality of miniaturized spring contacts
TWI490051B (zh) * 2011-02-18 2015-07-01 Kim Mun Hwan 物理氣相沉積之反應室腔體零件之清潔方法
CN102646625B (zh) * 2011-02-22 2014-09-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN102760686B (zh) * 2011-04-27 2014-12-03 中芯国际集成电路制造(上海)有限公司 半导体器件、形成互连结构的方法
US9200883B2 (en) * 2011-05-05 2015-12-01 International Business Machines Corporation Transferable probe tips
KR20130062720A (ko) * 2011-12-05 2013-06-13 삼성전기주식회사 기판 및 그 제조방법, 그리고 프로브 카드
US9470715B2 (en) * 2013-01-11 2016-10-18 Mpi Corporation Probe head
DE102015004151B4 (de) * 2015-03-31 2022-01-27 Feinmetall Gmbh Verfahren zur Herstellung einer Federkontaktstift-Anordnung mit mehreren Federkontaktstiften
CN106185787B (zh) * 2015-04-30 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
US10451808B2 (en) 2015-07-24 2019-10-22 Trustees Of Boston University MEMS devices for smart lighting applications
US10058890B1 (en) * 2015-11-20 2018-08-28 Seagate Technology Llc Methods of forming an air bearing surface on a slider and related sliders
CN105537388B (zh) * 2015-12-16 2018-01-19 昆山贝松精密电子有限公司 一种五金件pvd与冲压连续生产工艺
DE102017002150A1 (de) * 2017-03-06 2018-09-06 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Elektrisches Kontaktelement
KR102062103B1 (ko) * 2018-09-20 2020-02-11 주식회사 우진더블유티피 스페이스 트랜스포머의 제조방법
KR102409029B1 (ko) * 2022-04-12 2022-06-14 이시훈 프로브 핀

Family Cites Families (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3173737A (en) * 1963-08-05 1965-03-16 Amp Inc Connector with tab terminal latching means
US3519890A (en) * 1968-04-01 1970-07-07 North American Rockwell Low stress lead
US3842189A (en) * 1973-01-08 1974-10-15 Rca Corp Contact array and method of making the same
US4374077A (en) * 1980-02-01 1983-02-15 Minnesota Mining And Manufacturing Company Process for making information carrying discs
US4315573A (en) * 1980-10-06 1982-02-16 Owens-Illinois, Inc. Method of strengthening glass containers and articles so made
JPS58191453A (ja) 1982-05-04 1983-11-08 Nec Corp 半導体装置
US4553192A (en) * 1983-08-25 1985-11-12 International Business Machines Corporation High density planar interconnected integrated circuit package
US4615573A (en) * 1983-10-28 1986-10-07 Honeywell Inc. Spring finger interconnect for IC chip carrier
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US4772228A (en) * 1987-10-20 1988-09-20 Gte Products Corporation Electrical contact
US5103557A (en) 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
USH842H (en) 1989-06-30 1990-11-06 American Telephone And Telegraph Company Metal conductor structure having low electro-migration at high currents for semiconductor devices
JP3030574B2 (ja) 1990-08-16 2000-04-10 キヤノン株式会社 微小変位型情報検知探針素子及びこれを用いた走査型トンネル顕微鏡、原子間力顕微鏡、情報処理装置
JPH07109780B2 (ja) * 1991-02-19 1995-11-22 山一電機株式会社 電気部品用ソケットにおけるコンタクト
US5173055A (en) * 1991-08-08 1992-12-22 Amp Incorporated Area array connector
JPH0580530A (ja) * 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
US5152695A (en) * 1991-10-10 1992-10-06 Amp Incorporated Surface mount electrical connector
JP3028875B2 (ja) 1992-01-18 2000-04-04 ソニー株式会社 リードフレームの製造方法
US5210939A (en) * 1992-04-17 1993-05-18 Intel Corporation Lead grid array integrated circuit
US5228861A (en) * 1992-06-12 1993-07-20 Amp Incorporated High density electrical connector system
US5599194A (en) * 1992-08-18 1997-02-04 Enplas Corporation IC socket and its contact pin
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
JPH06267408A (ja) 1993-03-09 1994-09-22 Canon Inc 微小変位検出プローブの製造方法及び微小変位検出プローブ、及びこれを用いた走査型プローブ顕微鏡、情報処理装置
EP0615131A1 (en) * 1993-03-10 1994-09-14 Co-Operative Facility For Aging Tester Development Prober for semiconductor integrated circuit element wafer
US5914614A (en) * 1996-03-12 1999-06-22 International Business Machines Corporation High density cantilevered probe for electronic devices
DE69416200T2 (de) * 1993-06-16 1999-06-02 Nitto Denko Corp Sondenkonstruktion
GB2279805B (en) 1993-07-02 1997-09-17 Plessey Semiconductors Ltd Bare die testing
JPH0721968A (ja) 1993-07-06 1995-01-24 Canon Inc カンチレバー型変位素子、及びこれを用いたカンチレバー型プローブ、及びこれを用いた走査型探針顕微鏡並びに情報処理装置
US6064213A (en) * 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
US6029344A (en) * 1993-11-16 2000-02-29 Formfactor, Inc. Composite interconnection element for microelectronic components, and method of making same
US6184053B1 (en) * 1993-11-16 2001-02-06 Formfactor, Inc. Method of making microelectronic spring contact elements
US5974662A (en) * 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
FR2713135B1 (fr) * 1993-11-29 1996-03-08 Olivier Lapidus Procédé pour réaliser une poche à rabat et article, notamment vestimentaire, comportant une telle poche.
US5462440A (en) * 1994-03-11 1995-10-31 Rothenberger; Richard E. Micro-power connector
US5666190A (en) * 1994-04-12 1997-09-09 The Board Of Trustees Of The Leland Stanford, Jr. University Method of performing lithography using cantilever array
US5534784A (en) * 1994-05-02 1996-07-09 Motorola, Inc. Method for probing a semiconductor wafer
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
JPH07333232A (ja) 1994-06-13 1995-12-22 Canon Inc 探針を有するカンチレバーの形成方法
US5513430A (en) 1994-08-19 1996-05-07 Motorola, Inc. Method for manufacturing a probe
JP2002509639A (ja) 1994-11-15 2002-03-26 フォームファクター,インコーポレイテッド 超小型電子素子の相互接続要素
US5764390A (en) * 1994-12-23 1998-06-09 Lucent Technologies Inc. Holographic method for generating three dimensional conformal photo-lithographic masks
JPH08306708A (ja) 1995-05-09 1996-11-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN1151009C (zh) * 1995-05-26 2004-05-26 福姆法克特公司 利用牺牲基片制作互连件和接点
US5613861A (en) * 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
US5701085A (en) * 1995-07-05 1997-12-23 Sun Microsystems, Inc. Apparatus for testing flip chip or wire bond integrated circuits
US5810609A (en) * 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US6483328B1 (en) 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
US6482742B1 (en) * 2000-07-18 2002-11-19 Stephen Y. Chou Fluid pressure imprint lithography
JP3838381B2 (ja) * 1995-11-22 2006-10-25 株式会社アドバンテスト プローブカード
US6709562B1 (en) * 1995-12-29 2004-03-23 International Business Machines Corporation Method of making electroplated interconnection structures on integrated circuit chips
US5688699A (en) * 1996-01-16 1997-11-18 Raytheon Company Microbolometer
US5994152A (en) * 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
TW341747B (en) 1996-05-17 1998-10-01 Formfactor Inc Techniques of fabricating interconnection elements and tip structures for same using sacrificial substrates
EP1482314B1 (en) 1996-05-17 2009-11-11 FormFactor, Inc. Microelectronic spring contact element
NL1004510C2 (nl) 1996-11-12 1998-05-14 Charmant Beheer B V Werkwijze voor het vervaardigen van een test-adapter alsmede test-adapter en een werkwijze voor het testen van printplaten.
FR2762140B1 (fr) * 1997-04-10 2000-01-14 Mesatronic Procede de fabrication d'une carte a pointes de contact multiple pour le test des puces semiconductrices
AU7491598A (en) * 1997-05-15 1998-12-08 Formfactor, Inc. Lithographically defined microelectronic contact structures
JPH1138041A (ja) * 1997-07-24 1999-02-12 Mitsubishi Electric Corp プローブカード用片持ち型プローブ針とその製造方法ならびに制御方法
DE69721986T2 (de) 1997-08-27 2004-02-12 Imec Vzw Taststift-Konfiguration sowie Herstellungsverfahren und Verwendung von Taststiften
US6014032A (en) * 1997-09-30 2000-01-11 International Business Machines Corporation Micro probe ring assembly and method of fabrication
US6059982A (en) * 1997-09-30 2000-05-09 International Business Machines Corporation Micro probe assembly and method of fabrication
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
JP3123483B2 (ja) * 1997-10-28 2001-01-09 日本電気株式会社 プローブカード及びプローブカード形成方法
US20010055282A1 (en) * 1997-12-15 2001-12-27 Douglas Knisely Reducing peak to average ratio of transmit signal by intentional phase rotating among composed signals
US5944537A (en) * 1997-12-15 1999-08-31 Xerox Corporation Photolithographically patterned spring contact and apparatus and methods for electrically contacting devices
US6497581B2 (en) 1998-01-23 2002-12-24 Teradyne, Inc. Robust, small scale electrical contactor
US6117344A (en) * 1998-03-20 2000-09-12 Borealis Technical Limited Method for manufacturing low work function surfaces
US6136243A (en) * 1998-06-04 2000-10-24 Case Western Reserve University Method for molding high precision components
SG108210A1 (en) * 1998-06-19 2005-01-28 Advantest Corp Probe contactor formed by photolithography process
USRE41515E1 (en) * 1998-08-12 2010-08-17 Tokyo Electron Limited Contactor and production method for contactor
US6031282A (en) * 1998-08-27 2000-02-29 Advantest Corp. High performance integrated circuit chip package
US6184576B1 (en) * 1998-09-21 2001-02-06 Advantest Corp. Packaging and interconnection of contact structure
US6214631B1 (en) * 1998-10-30 2001-04-10 The Trustees Of Princeton University Method for patterning light emitting devices incorporating a movable mask
US6255727B1 (en) * 1999-08-03 2001-07-03 Advantest Corp. Contact structure formed by microfabrication process
KR100841127B1 (ko) 1998-12-02 2008-06-24 폼팩터, 인크. 리소그래피 접촉 소자
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6039889A (en) * 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
JP4414502B2 (ja) * 1999-02-25 2010-02-10 東京エレクトロン株式会社 プロービングカード
US6334960B1 (en) * 1999-03-11 2002-01-01 Board Of Regents, The University Of Texas System Step and flash imprint lithography
US6183267B1 (en) * 1999-03-11 2001-02-06 Murray Hill Devices Ultra-miniature electrical contacts and method of manufacture
US6406636B1 (en) * 1999-06-02 2002-06-18 Megasense, Inc. Methods for wafer to wafer bonding using microstructures
US6578264B1 (en) * 1999-06-04 2003-06-17 Cascade Microtech, Inc. Method for constructing a membrane probe using a depression
KR100807426B1 (ko) 1999-07-30 2008-02-25 폼팩터, 인크. 상호 접속 조립체 및 방법
US6780001B2 (en) * 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US6713374B2 (en) * 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
US7435108B1 (en) * 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US7189077B1 (en) * 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US6888362B2 (en) * 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
US6939474B2 (en) * 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101746975B1 (ko) 2015-12-16 2017-06-13 최재규 포고핀의 제조 방법 및 그 방법에 의해 제조된 포고핀

Also Published As

Publication number Publication date
KR101005246B1 (ko) 2011-01-04
US20060019027A1 (en) 2006-01-26
KR20090005230A (ko) 2009-01-12
CN1527793A (zh) 2004-09-08
TW512129B (en) 2002-12-01
US20010044225A1 (en) 2001-11-22
EP1777194A2 (en) 2007-04-25
DE60220022T2 (de) 2008-01-10
WO2002064496A3 (en) 2003-08-14
KR100880104B1 (ko) 2009-01-21
CN101024480A (zh) 2007-08-29
US6939474B2 (en) 2005-09-06
CN100579891C (zh) 2010-01-13
EP1362005A2 (en) 2003-11-19
AU2002243937A1 (en) 2002-08-28
CN1272234C (zh) 2006-08-30
KR20040026135A (ko) 2004-03-27
WO2002064496A2 (en) 2002-08-22
EP1362005B1 (en) 2007-05-09
EP1777194A3 (en) 2010-05-05
JP2004528996A (ja) 2004-09-24
DE60220022D1 (de) 2007-06-21

Similar Documents

Publication Publication Date Title
JP4278982B2 (ja) 基板上に超小型電子ばね構造体を作製するための方法
US6713374B2 (en) Interconnect assemblies and methods
US7351602B2 (en) Process for producing a thin film with MEMS probe circuits
US6777319B2 (en) Microelectronic spring contact repair
US6780001B2 (en) Forming tool for forming a contoured microelectronic spring mold
TWI338351B (en) Helical microelectronic contact and method for fabricating same
US6297164B1 (en) Method for producing contact structures
US20020055282A1 (en) Electronic components with plurality of contoured microelectronic spring contacts
US20090035959A1 (en) Interconnect assemblies and methods
US20060205291A1 (en) Methods for fabricating electronic device components that include protruding contacts and electronic device components so fabricated
JPH08264749A (ja) 凹部を含んだ基体上に導電通路を形成する方法
KR100807426B1 (ko) 상호 접속 조립체 및 방법
JP5204789B2 (ja) めっきピラーパッケージの形成
US20100104678A1 (en) Apparatus and method for making and using a tooling die
CN113835295A (zh) 微纳特征的压印方法
JP2004101351A (ja) プローブの製造方法、プローブカードの製造方法及びプローブ用金型の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees