JP5204789B2 - めっきピラーパッケージの形成 - Google Patents
めっきピラーパッケージの形成 Download PDFInfo
- Publication number
- JP5204789B2 JP5204789B2 JP2009549725A JP2009549725A JP5204789B2 JP 5204789 B2 JP5204789 B2 JP 5204789B2 JP 2009549725 A JP2009549725 A JP 2009549725A JP 2009549725 A JP2009549725 A JP 2009549725A JP 5204789 B2 JP5204789 B2 JP 5204789B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- package
- seed layer
- forming
- sacrificial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 238000000034 method Methods 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 28
- 238000007747 plating Methods 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000000945 filler Substances 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000007772 electroless plating Methods 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims 1
- 238000012986 modification Methods 0.000 description 13
- 230000004048 modification Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000013459 approach Methods 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000005022 packaging material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- BGTFCAQCKWKTRL-YDEUACAXSA-N chembl1095986 Chemical compound C1[C@@H](N)[C@@H](O)[C@H](C)O[C@H]1O[C@@H]([C@H]1C(N[C@H](C2=CC(O)=CC(O[C@@H]3[C@H]([C@@H](O)[C@H](O)[C@@H](CO)O3)O)=C2C=2C(O)=CC=C(C=2)[C@@H](NC(=O)[C@@H]2NC(=O)[C@@H]3C=4C=C(C(=C(O)C=4)C)OC=4C(O)=CC=C(C=4)[C@@H](N)C(=O)N[C@@H](C(=O)N3)[C@H](O)C=3C=CC(O4)=CC=3)C(=O)N1)C(O)=O)=O)C(C=C1)=CC=C1OC1=C(O[C@@H]3[C@H]([C@H](O)[C@@H](O)[C@H](CO[C@@H]5[C@H]([C@@H](O)[C@H](O)[C@@H](C)O5)O)O3)O[C@@H]3[C@H]([C@@H](O)[C@H](O)[C@@H](CO)O3)O[C@@H]3[C@H]([C@H](O)[C@@H](CO)O3)O)C4=CC2=C1 BGTFCAQCKWKTRL-YDEUACAXSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は電気的接続に関し、より詳細には、かかる電気的接続のためのパッケージ形成プロセスに関する。
参照することにより、本明細書に組み込まれる米国特許出願第１１／３２９，４８１号、１１／３２９，５０６号、１１／３２９，５３９号、１１／３２９，５４０号、１１／３２９，５５６号、１１／３２９，５５７号、１１／３２９，５５８号、１１／３２９，５７４号、１１／３２９，５７５号、１１／３２９，５７６号、１１／３２９，８７３号、１１／３２９，８７４号、１１／３２９，８７５号、１１／３２９，８８３号、１１／３２９，８８５号、１１／３２９，８８６号、１１／３２９，８８７号、１１／３２９，９５２号、１１／３２９，９５３号、１１／３２９，９５５号、１１／３３０，０１１号、および１１／４２２，５５１号は、半導体ウェハの小さく深いバイアや、電気接点を形成するさまざまな手法を説明している。本発明者の手法は、以前には達成できなかったバイア密度、および配置を可能にし、チップ、ダイ、ウェハ規模で実施可能である。しかし、これらの手法が高密度配線の形成に用いられたとしても、こうした高密度配線を有していて「直ぐに使える」つまり市販で安く入手できるパッケージは、目下のところ見当たらない。
従って、そのような高密度配線を有する、利用可能な安価なパッケージに対するニーズがある。
本発明者は、上記の援用出願で説明されるような、高密度に集合させた小バイアを含むチップやダイとともに使用可能で安価なパッケージを生成する方法を発明した。本発明者の手法により、２５μｍ以内のオーダー、多くの場合１０μｍ以内、の極小ピッチで、安価で精確なパッケージ接続の形成が可能になる。更に、同じ手法を異なる材料に適用することにより、パッケージを、例えば熱膨張、強度、たわみ／剛性の観点から見た特定の用途に適合させたり、特別に要求されるまたは所望される厚さに合わせることが可能になる。
本発明者の手法の一態様は、基板上に配置されたシード層の上へ導電性材料のピラー（柱）をめっきすること、ピラーを充填材料で取り巻いてピラーと充填材料とにより集合的に第１のパッケージを画成すること、および第１のパッケージから基板を除去することを含む。
本発明者の手法の別の態様は、パッケージ形成プロセスを含む。このプロセスは、シード層支持基板上にフォトレジストを塗付すること、フォトレジストの、配線が配置される位置に開口部を画成すること（この開口部はシード層まで下に延びてシード層を露出させる）、めっき金属が所望の高さに堆積するまで、露出したシード層をめっきすること、堆積しためっき金属をそのまま残した状態でフォトレジストを除去すること、フォトレジストの除去により生じた容積部に充填材料を塗付すること、および基板を除去することを含む。
本明細書で説明する利点および特長は、代表的な実施例から得られる多くの利点および特長の内の僅かでしかなく、本発明の理解を助けるために提示するに過ぎない。言うまでもなく、それらは特許請求の範囲によって定義される本発明を制限したり、特許請求の範囲の均等物を制限したりするものと解釈すべきではない。例えば、これら利点のいくつかが相互に矛盾し、単一の実施例に同時にあてはまらないことがある。同様に、いくつかの利点が本発明の一の態様にあてはまるものの、他の態様にはあてはまらない場合がある。従って、特長および利点についてこの概要が、均等を判定する際の手掛かりになると考えるべきではない。本発明の更なる特長および利点は、以下の説明、図面、および特許請求の範囲から明らかになろう。
包括的には、本発明者の手法は、フォトリソグラフィおよびめっき技術を用いてウェハまたは他の好適な基板上に一連の配線を堆積させる。従って、極小ピッチで微細な配線を形成することができる。なぜなら、それを達成できるかどうかは、偏に、フォトリソグラフィで配線を画成する能力と、それぞれの所望の高さまでめっきを行う能力とにかかっているからである。更に、本明細書に記載する手法を用いて形成されるパッケージの厚さは、約１０μｍの薄厚から１０００μｍ以上まで、広い範囲に及ぶ（本明細書を通して参照する測定値は厳密さを意図してはおらず、特定用途ごとに許容される測定上または製造上の正／負の公差を考慮することに留意）。
図１〜図８は、めっきピラーパッケージを形成する速成手法の基本形を略図で集合的に示す。
図１は、本明細書で説明するプロセスにおいて、ベース部としての役割を担う基板１００の部分の略図である。特定の実施に応じて、基板１００は、半導体ウェハ、セラミックウェハ、または、本プロセスでの操作に耐えることができ、最終的に形成されたパッケージを損傷せずに除去できる特性を持つ何らかの他の材料であってもよい。
配線間のピッチは狭いことがあり得るので、理想的には、基板１００は非常に平坦であることが望ましい（例えば、標準８インチウェハの場合、全体でのバウまたはディッシュは１０μｍ未満とし、１０μｍを大幅に下回ることが望ましい）。
プロセスは、基板１００のメタライジングから始まり、基板１００に金属の薄層を塗付し、それにより後続のめっき作業（非電解または電気めっき）のためのシード層を形成する。メタライゼーションは、例えば（化学的または物理的）蒸着プロセスまたは任意の他の好適なプロセスにより行うことができる。変形例によっては、基板自体を金属または合金とすることもできる。その場合、基板自体がシード層の役割を果たすなら、メタライジングステップをオプションにしたり、省いたりすることができる。
特定の実施に応じて、以下で述べるように、メタライジング作業を、特定の領域（例えば、パッケージが最終的に取り付けられるチップの面積に対して適切な大きさに調整した面積）に限定するか、あるいは、画成された接続ポイントの近傍にまで更に限定して、基板全体に亘って好都合に実行することができる。
図２は、メタライジングによりシード層２００を成層した後の基板１００の部分の略図である。
図３は、フォトレジスト３００を塗付し、さらにパターン形成してシード層２００の各部分まで下に延び、シード層２００の各部分を露出させた開口部３０２，３０４，３０６，３０８が生成された図２の基板１００の部分の略図である。
特定の実施に応じて、フォトレジスト３００は流動タイプであっても、固体タイプであってもよい。半導体処理で使用される従来の流動性フォトレジストは、このプロセスでの使用に好適である。好適な固体フォトレジストには、Ｒｉｓｔｏｎ（登録商標、以下同様）ドライフィルムフォトレジスト商品シリーズがあり、具体的にはＲｉｓｔｏｎ ＰｌａｔｅＭａｓｔｅｒ、ＥｔｃｈＭａｓｔｅｒ、ＴｅｎｔＭａｓｔｅｒ商品シリーズのフォトレジストであり、すべてＥ．Ｉ．ｄｕ Ｐｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ＆Ｃｏから市販されている。
例示のため図３に示すように、開口部は何れも、約１４０μｍ長の、基板１００の断面内に収まり、左側にある３つの開口部は、幅が約１０μｍでピッチが２０μｍである。もちろん、特定の実施に従って、開口部は任意の所望の大きさでよいが、本手法は、開口部の幅５０μｍ以内、場合によっては幅１０μｍ未満、そして開口部のピッチ５０μｍ以内、場合によっては同じくピッチ１０μｍ未満である高密度配線にとって最も有利である。
次に、基板をめっき槽に浸漬し、パターン形成されたフォトレジスト３００を通過して露出したシード層２００の各部にめっき金属４００を堆積させる。これは、バイアに、例えば、従来の電気めっきや無電解めっきプロセスを施すことである。特定の用途に応じて、めっき金属４００を開口部内で任意の所望の高さに堆積させることができる。
図４は、めっき完了後の基板１００の部分の略図である。
めっきが完了すると、使用したフォトレジスト３００を、必要に応じて除去する。
図５は、フォトレジスト３００の除去後の基板１００の部分の略図である。図示するように、フォトレジスト３００の除去後に残っためっき金属４００は、めっき金属４００の一連の起立した「ピラー（柱）」を成し、これらピラーは、本質的に同一平面である上面４０２を有し、底面をシード層２００で支えられている。これらピラーは、最終パッケージの配線を形成する。
この段階で、パッケージ材料６００を基板１００に塗付することにより、先にフォトレジスト３００で占められていた容積部をほぼ上面４０２の高さまで充填する。理想的には、パッケージ材料６００はその凝固時に、非導電性で比較的安定し、および／または不活性であるのがよい。続いてパッケージ材料６００を、適宜に固化または硬化の操作を行って凝固させる。
特定の実施に応じて、パッケージ材料６００を、自己固化性材料、硬化性材料または他の材料とすることができる。パッケージ材料６００の好適な例としては、エポキシや液晶ポリマー等の流動性のある成形用樹脂およびプラスチックがある。
図６は、パッケージ材料６００が完全に固化した後の基板１００の部分の略図である。
基本的なプロセスでは最終的に、基板１００およびシード層２００は、含まれる特定材料に適合した機械的、化学的、または機械化学的プロセスを用いて除去され、完成パッケージ７００が残ることになる。
図７は、パッケージ７００の下面７０２から基板１００およびシード層２００を除去した後のパッケージ７００の略図である。
図８は、破線で示す位置に沿って切り取られた断面（図７）を含むパッケージ７００の部分の下面７０２の略図である。ここで分かるように、この手法により、高密度実装配線の形成が可能になる。例えば、図８の左側において、一辺が約５０μｍの正方形領域内に８個の配線４００が配置される。
図９〜図１６は、めっきピラーパッケージ形成の速成手法の高度な変形例を略図で集合的に示す。この手法は、メタライゼーションの細部を除いて、図１〜図８の手法に類似している。従って、具体的に指摘のない限り、詳細は図１〜図８に関連する説明内容と同じであるという理解のもとに、この変形例を略して説明する。
従って、図９に示すように、プロセスは基板１００で始まる。
次に、後続のめっき作業のためのシード層１０００を形成する、基板１００のメタライジングプロセスが来る。しかし、図１〜図８の手法とは異なり、シード層１０００の塗布は、中間のパターン形成およびリフトオフ（剥離除去）を実行することにより最終パッケージ内のトレースまたは接点が配置される領域にのみシード層１０００が確実に配置されるようにした後に行われる。更に、最終的に必要な電流を接続部が搬送するのに十分な厚さのシード層１０００を塗付する。図１０は、局在するシード層１０００を塗付した後の基板１００の略図である。続いて電気めっきを施せば、他の金属または導電性材料によってシード層間を接続してそれらに電流を流すことができるが、これらの接続領域の厚さは、パッケージに取り付ける最終チップの動作電流を搬送できるほど厚くする必要はない。
それ以降の手法は、図１１〜図１４に示すように、上記と同じである。具体的には、フォトレジスト３００を塗付し、パターン形成することによりシード層１０００の関連部分を露出させる（図１１）。その後、めっきを行ってめっき金属４００を堆積させる（図１２）。次に、フォトレジスト３００を除去すると、めっき金属４００のピラーが残る（図１３）。
この段階で、この手法の別の変形例において、シード層１０００の成層直後に、しかもシード層配置の局在化に用いられたフォトレジストの除去前に、予備めっきを基板へ施すことができることは注目に値する。換言すれば、図１０に示される状態の直前である。このめっきの目的は、最終パッケージ内の接点またはトレースが搬送し得る電流を扱うのに適した厚さまでシードを堆積させることである。かかる変形例では、図１０のシード層が、その及ぶ範囲にわたって既にめっき金属層を有していることにより厚くなっている点を除けば、手法は同じである。
次に、パッケージ材料６００が塗付されて、凝固し（図１４）、続いて下面１４０２から基板１００が取り外され（図１５）、完成パッケージ１５００にはシード部間（上述のように金属または他の導体が使用された場合）のすべての接続が残る。
図１６は、破線で示す位置に沿って切り取られた断面（図１５）を含むパッケージ１５００の部分の下面１４０２の略図である。ここで分かるように、高密度に集合させた配線の形成を可能にするとともに、この手法により、パッケージは配線間の接続１６０２，１６０４またはルーティングトレース（ｒｏｕｔｉｎｇ ｔｒａｃｅ）１６０６を含むことが可能になり、このルーティングトレースにより、例えば別のチップや別のパッケージからパッケージ１５００への接続など、外部との接続が可能になる。
２つの基本的な変形例を説明したが、このようなパッケージ７００，１５００を生成すれば、それらをチップとして扱うことができるので、１つ以上のチップ用のパッケージとして機能するだけでなく、２つを積み重ねて互いに結合したりチップ間に挟持したりすることにより、デバイス間を相互接続するウェハのバックエンド処理が行われる際に生成される配線に匹敵する複雑な配線の形成を可能にする。
その上、変形例によっては、単に基板１００の代わりに最終基本パッケージを用いるとともにシード配置局在化の変形例を用いて完成パッケージの表面に局在化シード層を塗付することにより、より複雑な配線を生成できる。その後、本明細書で説明するプロセスを、パッケージ材料６００を塗付して凝固させるところまで実施することができ、その時点でより複雑なパッケージが完成する（すなわち、除去すべき基板がない）。
図１７は、図１０〜図１５の変形例を用い、続いてそれを図２〜図７の基本的手法の基板として用いることにより生成したパッケージ変形例１７００を示す略図である。
図１８は、図１０〜図１５の変形例を用いて第１のパッケージを生成した後、そのパッケージを基板として同じ変形例の手法を用いて生成したパッケージ変形例１８００を示す略図である。
最後に、本明細書で説明するように生成しためっきパッケージは、場合によっては、異なるインテリジェントチップパッケージとの使用、または上記援用出願に記載されたバックエンドウェハとしての使用に理想的に適合することは言うまでもない。
このように、ここでの記載（図含む）は、説明に役立つ代表的な実施例にすぎないと解されるべきである。読み手の便宜のため、上記記載は、あらゆる可能な実施例のうちの代表的な例に専心したものである。例は、本発明の原理を教授するものである。上記記載は、包括的にあらゆる可能な変形例を列挙しているわけではない。このような代替の実施例は、本発明の特定の部分のためには提示されていないかもしれない、もしくは、さらに不記載の代替の実施例が、（本発明の特定の）部分のためには有用であるかもしれないが、これらの代替の実施例についての権利の放棄とみなされるものではない。当業者は、こうした不記載の実施例の多くが、本発明および他の均等物の原理と同一の原理を包含していることを認識するであろう。
Claims (15)
- 基板上に第１の犠牲層を設ける工程であって、前記基板はその上に設けられた第１のシード層を含む、工程と、
前記第１の犠牲層に開口を形成して、前記第１のシード層の一部分を露出させる工程と、
前記第１のシード層の前記露出された部分に導電性金属でめっきを施してピラーを形成する工程と、
前記第１の犠牲層を除去する工程と、
前記ピラーに隣接して前記基板上に第１の充填材料を設ける工程であって、前記第1の充填材料の外表面が、前記ピラーの外表面と共に実質的に平面状の表面を形成する、工程と、
前記基板を除去する工程と、
を備えるパッケージの形成方法。 - 前記第1の犠牲層が形成される前に前記基板上に前記第１のシード層を形成する工程をさらに備える、請求項１記載の方法。
- 前記第1のシード層を形成する工程は、接点およびトレースを形成する工程を備える、請求項２記載の方法。
- 前記接点およびトレースを形成する工程は、前記接点および前記トレースをメタライジングする工程を備える、請求項３記載の方法。
- 前記第１の犠牲層は、フォトレジストである、請求項１記載の方法。
- 前記第１の充填材料は、絶縁体である、請求項１記載の方法。
- 前記めっきを施す工程は、電気めっきを施す工程または無電解めっきを施す工程を備える、請求項１記載の方法。
- 前記開口のうちの少なくとも幾つかが、５０μｍ以下の幅を有する、請求項１記載の方法。
- 前記開口のうちの少なくとも幾つかが、５０μｍ以下のピッチを有する、請求項８記載の方法。
- 前記開口のうちの少なくとも幾つかが、２０μｍ以下の幅を有する、請求項１記載の方法。
- 前記開口のうちの少なくとも幾つかが、２０μｍ以下のピッチを有する、請求項１０記載の方法。
- 前記開口のうちの第１のセットが第１の幅を有し、前記開口のうちの第２のセットが前記第１の幅とは異なる第２の幅を有する、請求項１記載の方法。
- 前記ピラーおよび前記第1の充填材料上に第２のシード層を設ける工程と、
前記第２のシード層、前記ピラー、および前記第１の充填材料上に第２の犠牲層を設ける工程と、
前記第２の犠牲層に開口を形成する工程と、
前記第２の犠牲層の前記開口内にピラーを形成する工程と、
前記第２の犠牲層を除去する工程と、
前記第２のシード層および前記第1の充填材料上に第２の充填材料を設ける工程と、
をさらに備える請求項１記載の方法。 - 前記第１の充填材料は、硬化性または自硬性の材料を備える、請求項１記載の方法。
- 請求項１乃至１４のいずれか１項に記載する方法を用いて形成されるデバイスであって、
複数の配線ピラーと、
前記複数の配線ピラーを取り巻く前記第１の充填材料であって、前記複数の配線ピラーは前記第１の充填材料の第１の面から前記第１の充填材料の反対の面まで延びる、第１の充填材料と、
前記複数の配線ピラーのうちの少なくとも２つにそれぞれ接続される複数のトレースと、
前記複数のトレースのうちの少なくとも１つに結合される第１のチップと、
を備えるデバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/675,731 | 2007-02-16 | ||
| US11/675,731 US7670874B2 (en) | 2007-02-16 | 2007-02-16 | Plated pillar package formation |
| PCT/US2008/053994 WO2008101102A1 (en) | 2007-02-16 | 2008-02-14 | Plated pillar package formation |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010519410A JP2010519410A (ja) | 2010-06-03 |
| JP2010519410A5 JP2010519410A5 (ja) | 2010-10-28 |
| JP5204789B2 true JP5204789B2 (ja) | 2013-06-05 |
Family
ID=39363948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009549725A Expired - Fee Related JP5204789B2 (ja) | 2007-02-16 | 2008-02-14 | めっきピラーパッケージの形成 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7670874B2 (ja) |
| EP (1) | EP2118924A1 (ja) |
| JP (1) | JP5204789B2 (ja) |
| KR (2) | KR101225921B1 (ja) |
| CN (2) | CN103050437A (ja) |
| WO (1) | WO2008101102A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101023296B1 (ko) * | 2009-11-09 | 2011-03-18 | 삼성전기주식회사 | 포스트 범프 형성방법 |
| US8492171B2 (en) | 2011-07-21 | 2013-07-23 | International Business Machines Corporation | Techniques and structures for testing integrated circuits in flip-chip assemblies |
| US9087777B2 (en) * | 2013-03-14 | 2015-07-21 | United Test And Assembly Center Ltd. | Semiconductor packages and methods of packaging semiconductor devices |
| CN205016513U (zh) * | 2014-10-24 | 2016-02-03 | 胡迪群 | 具有封装胶体支撑的电路重新分布层结构 |
| WO2018125066A1 (en) * | 2016-12-28 | 2018-07-05 | Intel Corporation | Package substrate having copper alloy sputter seed layer and high density interconnects |
Family Cites Families (257)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3312878A (en) | 1965-06-01 | 1967-04-04 | Ibm | High speed packaging of miniaturized circuit modules |
| US3591839A (en) | 1969-08-27 | 1971-07-06 | Siliconix Inc | Micro-electronic circuit with novel hermetic sealing structure and method of manufacture |
| US3720309A (en) | 1971-12-07 | 1973-03-13 | Teledyne Inc | Method and apparatus for sorting semiconductor dice |
| US4200272A (en) | 1978-06-12 | 1980-04-29 | Bcira | Holder for irregularly shaped articles |
| NL8006194A (nl) | 1980-11-13 | 1982-06-01 | Philips Nv | Inrichting voor het gelijktijdig plaatsen van meerdere elektrische en/of elektronische onderdelen op een gedrukte bedradingspaneel. |
| US4893174A (en) | 1985-07-08 | 1990-01-09 | Hitachi, Ltd. | High density integration of semiconductor circuit |
| US4878611A (en) | 1986-05-30 | 1989-11-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate |
| JPH07112041B2 (ja) * | 1986-12-03 | 1995-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
| JPS63258060A (ja) | 1987-04-15 | 1988-10-25 | Nec Corp | 半導体記憶装置 |
| US5014111A (en) | 1987-12-08 | 1991-05-07 | Matsushita Electric Industrial Co., Ltd. | Electrical contact bump and a package provided with the same |
| US4873205A (en) | 1987-12-21 | 1989-10-10 | International Business Machines Corporation | Method for providing silicide bridge contact between silicon regions separated by a thin dielectric |
| US4915494A (en) | 1988-07-06 | 1990-04-10 | Harris Corporation | Carbon-carbon mirror for space applications |
| US5089880A (en) | 1989-06-07 | 1992-02-18 | Amdahl Corporation | Pressurized interconnection system for semiconductor chips |
| US5179043A (en) | 1989-07-14 | 1993-01-12 | The Texas A&M University System | Vapor deposited micro heat pipes |
| US5399898A (en) | 1992-07-17 | 1995-03-21 | Lsi Logic Corporation | Multi-chip semiconductor arrangements using flip chip dies |
| US4999077A (en) | 1989-08-31 | 1991-03-12 | Xerox Corporation | Method of fabricating full width scanning or imaging arrays from subunits |
| US5236854A (en) | 1989-12-11 | 1993-08-17 | Yukio Higaki | Compound semiconductor device and method for fabrication thereof |
| US5089055A (en) | 1989-12-12 | 1992-02-18 | Takashi Nakamura | Survivable solar power-generating systems for use with spacecraft |
| JPH0831617B2 (ja) | 1990-04-18 | 1996-03-27 | 三菱電機株式会社 | 太陽電池及びその製造方法 |
| JP2918307B2 (ja) | 1990-08-07 | 1999-07-12 | 沖電気工業株式会社 | 半導体記憶素子 |
| US5166097A (en) | 1990-11-26 | 1992-11-24 | The Boeing Company | Silicon wafers containing conductive feedthroughs |
| JPH0817880B2 (ja) | 1990-11-28 | 1996-02-28 | 帝人株式会社 | プレスクッション材 |
| KR940006696B1 (ko) | 1991-01-16 | 1994-07-25 | 금성일렉트론 주식회사 | 반도체 소자의 격리막 형성방법 |
| EP0516866A1 (en) | 1991-05-03 | 1992-12-09 | International Business Machines Corporation | Modular multilayer interwiring structure |
| US5308784A (en) | 1991-10-02 | 1994-05-03 | Samsung Electronics Co., Ltd. | Semiconductor device and method for making the same |
| US5427834A (en) | 1991-10-31 | 1995-06-27 | Idm Enterprises | Waterproof textile |
| US5234149A (en) | 1992-08-28 | 1993-08-10 | At&T Bell Laboratories | Debondable metallic bonding method |
| US5603847A (en) | 1993-04-07 | 1997-02-18 | Zycon Corporation | Annular circuit components coupled with printed circuit board through-hole |
| US5600103A (en) | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
| GB9400384D0 (en) | 1994-01-11 | 1994-03-09 | Inmos Ltd | Circuit connection in an electrical assembly |
| US5470787A (en) | 1994-05-02 | 1995-11-28 | Motorola, Inc. | Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same |
| JPH0837395A (ja) | 1994-07-21 | 1996-02-06 | Matsushita Electric Ind Co Ltd | 半導体チップ供給装置および供給方法 |
| US5523628A (en) | 1994-08-05 | 1996-06-04 | Hughes Aircraft Company | Apparatus and method for protecting metal bumped integrated circuit chips during processing and for providing mechanical support to interconnected chips |
| US6093615A (en) | 1994-08-15 | 2000-07-25 | Micron Technology, Inc. | Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug |
| US5587119A (en) | 1994-09-14 | 1996-12-24 | E-Systems, Inc. | Method for manufacturing a coaxial interconnect |
| DE4433845A1 (de) | 1994-09-22 | 1996-03-28 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung |
| JP2581017B2 (ja) * | 1994-09-30 | 1997-02-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5468655A (en) | 1994-10-31 | 1995-11-21 | Motorola, Inc. | Method for forming a temporary attachment between a semiconductor die and a substrate using a metal paste comprising spherical modules |
| US5598965A (en) | 1994-11-03 | 1997-02-04 | Scheu; William E. | Integrated circuit, electronic component chip removal and replacement system |
| DE19514545A1 (de) * | 1995-04-20 | 1996-10-24 | Daimler Benz Ag | Anordnung von mehreren mit elektronischen Bauelementen versehenen Mikrokühleinrichtungen |
| US5608264A (en) | 1995-06-05 | 1997-03-04 | Harris Corporation | Surface mountable integrated circuit with conductive vias |
| US5814889A (en) | 1995-06-05 | 1998-09-29 | Harris Corporation | Intergrated circuit with coaxial isolation and method |
| US5796591A (en) | 1995-06-07 | 1998-08-18 | International Business Machines Corporation | Direct chip attach circuit card |
| US5635014A (en) | 1995-06-19 | 1997-06-03 | Gr Systems | Press apparatus and methods for fusing overlapped thermoplastic sheet materials |
| US5874780A (en) * | 1995-07-27 | 1999-02-23 | Nec Corporation | Method of mounting a semiconductor device to a substrate and a mounted structure |
| US5872051A (en) | 1995-08-02 | 1999-02-16 | International Business Machines Corporation | Process for transferring material to semiconductor chip conductive pads using a transfer substrate |
| JP3498877B2 (ja) | 1995-12-05 | 2004-02-23 | 株式会社東芝 | 半導体製造装置および半導体装置の製造方法 |
| JP2739855B2 (ja) | 1995-12-14 | 1998-04-15 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5973396A (en) | 1996-02-16 | 1999-10-26 | Micron Technology, Inc. | Surface mount IC using silicon vias in an area array format or same size as die array |
| US6310484B1 (en) | 1996-04-01 | 2001-10-30 | Micron Technology, Inc. | Semiconductor test interconnect with variable flexure contacts |
| US5872338A (en) | 1996-04-10 | 1999-02-16 | Prolinx Labs Corporation | Multilayer board having insulating isolation rings |
| US5793116A (en) | 1996-05-29 | 1998-08-11 | Mcnc | Microelectronic packaging using arched solder columns |
| JP2790122B2 (ja) | 1996-05-31 | 1998-08-27 | 日本電気株式会社 | 積層回路基板 |
| JP3610999B2 (ja) | 1996-06-07 | 2005-01-19 | 松下電器産業株式会社 | 半導体素子の実装方法 |
| GB2316225A (en) | 1996-08-06 | 1998-02-18 | Northern Telecom Ltd | Semiconductor photodetector packaging |
| US5916453A (en) * | 1996-09-20 | 1999-06-29 | Fujitsu Limited | Methods of planarizing structures on wafers and substrates by polishing |
| US7052941B2 (en) | 2003-06-24 | 2006-05-30 | Sang-Yun Lee | Method for making a three-dimensional integrated circuit structure |
| JP2877108B2 (ja) | 1996-12-04 | 1999-03-31 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3065549B2 (ja) * | 1997-01-09 | 2000-07-17 | 富士通株式会社 | 半導体チップ部品の実装方法 |
| JP3176307B2 (ja) | 1997-03-03 | 2001-06-18 | 日本電気株式会社 | 集積回路装置の実装構造およびその製造方法 |
| US5846464A (en) | 1997-03-28 | 1998-12-08 | Mcdonnell Douglas Corporation | Method for forming composite parts using reconfigurable modular tooling |
| JP3234188B2 (ja) * | 1997-03-31 | 2001-12-04 | キヤノン株式会社 | 画像形成装置とその製造方法 |
| JP3920399B2 (ja) | 1997-04-25 | 2007-05-30 | 株式会社東芝 | マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置 |
| JPH10335383A (ja) | 1997-05-28 | 1998-12-18 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6335571B1 (en) | 1997-07-21 | 2002-01-01 | Miguel Albert Capote | Semiconductor flip-chip package and method for the fabrication thereof |
| JPH11166935A (ja) | 1997-09-25 | 1999-06-22 | Canon Inc | 光検出または照射用の光プローブと該プローブを備えた近視野光学顕微鏡、及該光プローブの製造方法とその製造に用いる基板 |
| US6326115B1 (en) | 1997-10-31 | 2001-12-04 | Sanyo Chemical Industries, Ltd. | Toner and toner binder |
| US6620731B1 (en) | 1997-12-18 | 2003-09-16 | Micron Technology, Inc. | Method for fabricating semiconductor components and interconnects with contacts on opposing sides |
| US6075710A (en) | 1998-02-11 | 2000-06-13 | Express Packaging Systems, Inc. | Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips |
| US6110760A (en) | 1998-02-12 | 2000-08-29 | Micron Technology, Inc. | Methods of forming electrically conductive interconnections and electrically interconnected substrates |
| JP3102405B2 (ja) | 1998-02-13 | 2000-10-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5962922A (en) | 1998-03-18 | 1999-10-05 | Wang; Bily | Cavity grid array integrated circuit package |
| US6222276B1 (en) | 1998-04-07 | 2001-04-24 | International Business Machines Corporation | Through-chip conductors for low inductance chip-to-chip integration and off-chip connections |
| EP0951068A1 (en) | 1998-04-17 | 1999-10-20 | Interuniversitair Micro-Elektronica Centrum Vzw | Method of fabrication of a microstructure having an inside cavity |
| SG75958A1 (en) | 1998-06-01 | 2000-10-24 | Hitachi Ulsi Sys Co Ltd | Semiconductor device and a method of producing semiconductor device |
| US6399426B1 (en) | 1998-07-21 | 2002-06-04 | Miguel Albert Capote | Semiconductor flip-chip package and method for the fabrication thereof |
| US7107666B2 (en) | 1998-07-23 | 2006-09-19 | Bh Electronics | Method of manufacturing an ultra-miniature magnetic device |
| US6118181A (en) | 1998-07-29 | 2000-09-12 | Agilent Technologies, Inc. | System and method for bonding wafers |
| US6316786B1 (en) | 1998-08-29 | 2001-11-13 | International Business Machines Corporation | Organic opto-electronic devices |
| US6380023B2 (en) | 1998-09-02 | 2002-04-30 | Micron Technology, Inc. | Methods of forming contacts, methods of contacting lines, methods of operating integrated circuitry, and integrated circuits |
| US6121576A (en) | 1998-09-02 | 2000-09-19 | Micron Technology, Inc. | Method and process of contact to a heat softened solder ball array |
| US6122187A (en) | 1998-11-23 | 2000-09-19 | Micron Technology, Inc. | Stacked integrated circuits |
| JP4590052B2 (ja) | 1998-12-04 | 2010-12-01 | キヤノン株式会社 | 太陽電池屋根の構造、太陽光発電装置及び建築物 |
| JP3847494B2 (ja) | 1998-12-14 | 2006-11-22 | シャープ株式会社 | 二次元画像検出器の製造方法 |
| JP2000223653A (ja) | 1999-02-02 | 2000-08-11 | Rohm Co Ltd | チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ |
| US6410415B1 (en) | 1999-03-23 | 2002-06-25 | Polymer Flip Chip Corporation | Flip chip mounting technique |
| US6207475B1 (en) | 1999-03-30 | 2001-03-27 | Industrial Technology Research Institute | Method for dispensing underfill and devices formed |
| AU4473400A (en) | 1999-04-20 | 2000-11-02 | Ian Coats Maccoll | Waterproof blanket with integrated storage bag |
| US6413822B2 (en) * | 1999-04-22 | 2002-07-02 | Advanced Analogic Technologies, Inc. | Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer |
| US6225206B1 (en) | 1999-05-10 | 2001-05-01 | International Business Machines Corporation | Flip chip C4 extension structure and process |
| JP2000349101A (ja) | 1999-06-07 | 2000-12-15 | Lintec Corp | 転写用テープおよびその使用方法 |
| JP3518434B2 (ja) * | 1999-08-11 | 2004-04-12 | 株式会社日立製作所 | マルチチップモジュールの冷却装置 |
| US6316737B1 (en) | 1999-09-09 | 2001-11-13 | Vlt Corporation | Making a connection between a component and a circuit board |
| US6135635A (en) | 1999-10-07 | 2000-10-24 | Miller; Jeffrey | Convertible bag and barrier device |
| JP2001129800A (ja) | 1999-11-04 | 2001-05-15 | Japan Science & Technology Corp | フィードスルー付き基板とその製造方法 |
| US6283693B1 (en) | 1999-11-12 | 2001-09-04 | General Semiconductor, Inc. | Method and apparatus for semiconductor chip handling |
| US6756594B2 (en) | 2000-01-28 | 2004-06-29 | California Institute Of Technology | Micromachined tuned-band hot bolometer emitter |
| JP3386029B2 (ja) | 2000-02-09 | 2003-03-10 | 日本電気株式会社 | フリップチップ型半導体装置及びその製造方法 |
| US6513236B2 (en) | 2000-02-18 | 2003-02-04 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing bump-component mounted body and device for manufacturing the same |
| JP3394947B2 (ja) | 2000-02-24 | 2003-04-07 | 日東電工株式会社 | 粘着テープおよび粘着テープ基材 |
| JP3979791B2 (ja) | 2000-03-08 | 2007-09-19 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| US6815252B2 (en) | 2000-03-10 | 2004-11-09 | Chippac, Inc. | Method of forming flip chip interconnection structure |
| US6446317B1 (en) | 2000-03-31 | 2002-09-10 | Intel Corporation | Hybrid capacitor and method of fabrication therefor |
| US6484776B1 (en) | 2000-04-07 | 2002-11-26 | Northrop Grumman Corporation | System for constructing a laminate |
| WO2001086716A1 (en) | 2000-05-12 | 2001-11-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same |
| JP2001338947A (ja) | 2000-05-26 | 2001-12-07 | Nec Corp | フリップチップ型半導体装置及びその製造方法 |
| KR100398716B1 (ko) | 2000-06-12 | 2003-09-19 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 모듈 및 반도체 장치를 접속한 회로 기판 |
| JP2002004077A (ja) * | 2000-06-20 | 2002-01-09 | Kyushu Hitachi Maxell Ltd | 電鋳製品およびその製造方法 |
| JP2002289768A (ja) | 2000-07-17 | 2002-10-04 | Rohm Co Ltd | 半導体装置およびその製法 |
| US6938783B2 (en) | 2000-07-26 | 2005-09-06 | Amerasia International Technology, Inc. | Carrier tape |
| TW525417B (en) | 2000-08-11 | 2003-03-21 | Ind Tech Res Inst | Composite through hole structure |
| US7271491B1 (en) | 2000-08-31 | 2007-09-18 | Micron Technology, Inc. | Carrier for wafer-scale package and wafer-scale package including the carrier |
| US6577013B1 (en) | 2000-09-05 | 2003-06-10 | Amkor Technology, Inc. | Chip size semiconductor packages with stacked dies |
| US6720245B2 (en) | 2000-09-07 | 2004-04-13 | Interuniversitair Microelektronica Centrum (Imec) | Method of fabrication and device for electromagnetic-shielding structures in a damascene-based interconnect scheme |
| US6627477B1 (en) | 2000-09-07 | 2003-09-30 | International Business Machines Corporation | Method of assembling a plurality of semiconductor devices having different thickness |
| US7262082B1 (en) | 2000-10-13 | 2007-08-28 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture |
| US6740576B1 (en) | 2000-10-13 | 2004-05-25 | Bridge Semiconductor Corporation | Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly |
| JP2002134545A (ja) | 2000-10-26 | 2002-05-10 | Oki Electric Ind Co Ltd | 半導体集積回路チップ及び基板、並びにその製造方法 |
| JP4608763B2 (ja) | 2000-11-09 | 2011-01-12 | 日本電気株式会社 | 半導体装置 |
| EP1217656A1 (en) | 2000-12-20 | 2002-06-26 | STMicroelectronics S.r.l. | Process for manufacturing components in a semiconductor material with reduction in the starting wafer thickness |
| US6557192B2 (en) | 2001-01-02 | 2003-05-06 | Patent Category Corp. | Sleeping bag with enhancements |
| US6277711B1 (en) | 2001-01-08 | 2001-08-21 | Jiahn-Chang Wu | Semiconductor matrix formation |
| US6512300B2 (en) | 2001-01-10 | 2003-01-28 | Raytheon Company | Water level interconnection |
| US6543674B2 (en) | 2001-02-06 | 2003-04-08 | Fujitsu Limited | Multilayer interconnection and method |
| US6429045B1 (en) | 2001-02-07 | 2002-08-06 | International Business Machines Corporation | Structure and process for multi-chip chip attach with reduced risk of electrostatic discharge damage |
| US7233028B2 (en) | 2001-02-23 | 2007-06-19 | Nitronex Corporation | Gallium nitride material devices and methods of forming the same |
| JP2002260753A (ja) * | 2001-03-05 | 2002-09-13 | Kyushu Hitachi Maxell Ltd | バンプ付きシートの製造方法 |
| US7242099B2 (en) | 2001-03-05 | 2007-07-10 | Megica Corporation | Chip package with multiple chips connected by bumps |
| JP4118029B2 (ja) | 2001-03-09 | 2008-07-16 | 富士通株式会社 | 半導体集積回路装置とその製造方法 |
| JP2002289900A (ja) | 2001-03-23 | 2002-10-04 | Canon Inc | 集光型太陽電池モジュール及び集光型太陽光発電システム |
| JP2002289770A (ja) | 2001-03-27 | 2002-10-04 | Nec Kansai Ltd | 半導体装置 |
| US6872635B2 (en) | 2001-04-11 | 2005-03-29 | Sony Corporation | Device transferring method, and device arraying method and image display unit fabricating method using the same |
| TW561805B (en) * | 2001-05-16 | 2003-11-11 | Unimicron Technology Corp | Fabrication method of micro-via |
| JP2002359386A (ja) | 2001-05-31 | 2002-12-13 | Canon Inc | 太陽電池ストリング、太陽電池アレイ及び太陽光発電システム |
| US6413851B1 (en) | 2001-06-12 | 2002-07-02 | Advanced Interconnect Technology, Ltd. | Method of fabrication of barrier cap for under bump metal |
| FR2826153B1 (fr) | 2001-06-14 | 2004-05-28 | A S K | Procede de connexion d'une puce a une antenne d'un dispositif d'identification par radio-frequence du type carte a puce sans contact |
| US6765287B1 (en) | 2001-07-27 | 2004-07-20 | Charles W. C. Lin | Three-dimensional stacked semiconductor package |
| US6451626B1 (en) | 2001-07-27 | 2002-09-17 | Charles W.C. Lin | Three-dimensional stacked semiconductor package |
| US7218349B2 (en) | 2001-08-09 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6635960B2 (en) | 2001-08-30 | 2003-10-21 | Micron Technology, Inc. | Angled edge connections for multichip structures |
| US6747347B2 (en) | 2001-08-30 | 2004-06-08 | Micron Technology, Inc. | Multi-chip electronic package and cooling system |
| US6686654B2 (en) | 2001-08-31 | 2004-02-03 | Micron Technology, Inc. | Multiple chip stack structure and cooling system |
| US6881609B2 (en) | 2001-09-07 | 2005-04-19 | Peter C. Salmon | Component connections using bumps and wells |
| WO2003025997A1 (en) | 2001-09-12 | 2003-03-27 | Nikkiso Co.,Ltd. | Circuit device mounitng method and press |
| DE20115945U1 (de) | 2001-09-27 | 2001-12-13 | Heimbach Gmbh Thomas Josef | Preßpolster |
| JP4917225B2 (ja) | 2001-09-28 | 2012-04-18 | ローム株式会社 | 半導体装置 |
| US6750516B2 (en) | 2001-10-18 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Systems and methods for electrically isolating portions of wafers |
| JP3976541B2 (ja) | 2001-10-23 | 2007-09-19 | 富士通株式会社 | 半導体チップの剥離方法及び装置 |
| US6717045B2 (en) | 2001-10-23 | 2004-04-06 | Leon L. C. Chen | Photovoltaic array module design for solar electric power generation systems |
| ITTO20011038A1 (it) | 2001-10-30 | 2003-04-30 | St Microelectronics Srl | Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el |
| US6768210B2 (en) | 2001-11-01 | 2004-07-27 | Texas Instruments Incorporated | Bumpless wafer scale device and board assembly |
| JP3495727B2 (ja) | 2001-11-07 | 2004-02-09 | 新光電気工業株式会社 | 半導体パッケージおよびその製造方法 |
| JP3875077B2 (ja) * | 2001-11-16 | 2007-01-31 | 富士通株式会社 | 電子デバイス及びデバイス接続方法 |
| US6617507B2 (en) | 2001-11-16 | 2003-09-09 | First Solar, Llc | Photovoltaic array |
| US6599778B2 (en) | 2001-12-19 | 2003-07-29 | International Business Machines Corporation | Chip and wafer integration process using vertical connections |
| US6674647B2 (en) | 2002-01-07 | 2004-01-06 | International Business Machines Corporation | Low or no-force bump flattening structure and method |
| US6590278B1 (en) | 2002-01-08 | 2003-07-08 | International Business Machines Corporation | Electronic package |
| KR100415282B1 (ko) | 2002-02-06 | 2004-01-16 | 삼성전자주식회사 | 반도체 소자용 듀얼 다이 접착 장치 |
| US6635970B2 (en) | 2002-02-06 | 2003-10-21 | International Business Machines Corporation | Power distribution design method for stacked flip-chip packages |
| US6606251B1 (en) | 2002-02-07 | 2003-08-12 | Cooligy Inc. | Power conditioning module |
| US6889427B2 (en) | 2002-02-15 | 2005-05-10 | Freescale Semiconductor, Inc. | Process for disengaging semiconductor die from an adhesive film |
| US6770822B2 (en) | 2002-02-22 | 2004-08-03 | Bridgewave Communications, Inc. | High frequency device packages and methods |
| US7098072B2 (en) | 2002-03-01 | 2006-08-29 | Agng, Llc | Fluxless assembly of chip size semiconductor packages |
| US6660548B2 (en) | 2002-03-27 | 2003-12-09 | Intel Corporation | Packaging of multiple active optical devices |
| KR100446316B1 (ko) | 2002-03-30 | 2004-09-01 | 주식회사 하이닉스반도체 | 반도체장치의 콘택플러그 형성 방법 |
| EP2560199B1 (en) | 2002-04-05 | 2016-08-03 | STMicroelectronics S.r.l. | Process for manufacturing a through insulated interconnection in a body of semiconductor material |
| US7135777B2 (en) | 2002-05-03 | 2006-11-14 | Georgia Tech Research Corporation | Devices having compliant wafer-level input/output interconnections and packages using pillars and methods of fabrication thereof |
| US6939789B2 (en) | 2002-05-13 | 2005-09-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of wafer level chip scale packaging |
| US6930032B2 (en) | 2002-05-14 | 2005-08-16 | Freescale Semiconductor, Inc. | Under bump metallurgy structural design for high reliability bumped packages |
| US6689949B2 (en) | 2002-05-17 | 2004-02-10 | United Innovations, Inc. | Concentrating photovoltaic cavity converters for extreme solar-to-electric conversion efficiencies |
| KR100449948B1 (ko) | 2002-05-18 | 2004-09-30 | 주식회사 하이닉스반도체 | 콘택저항을 감소시킨 콘택플러그 형성방법 |
| EP1369929B1 (en) | 2002-05-27 | 2016-08-03 | STMicroelectronics Srl | A process for manufacturing encapsulated optical sensors, and an encapsulated optical sensor manufactured using this process |
| US6704953B2 (en) | 2002-06-05 | 2004-03-16 | Zelma Lee Fishman | Combination sleeping bag and mat for infants and children |
| SG111069A1 (en) | 2002-06-18 | 2005-05-30 | Micron Technology Inc | Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods |
| US6596640B1 (en) | 2002-06-21 | 2003-07-22 | Intel Corporation | Method of forming a raised contact for a substrate |
| JP3679786B2 (ja) | 2002-06-25 | 2005-08-03 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US6919642B2 (en) | 2002-07-05 | 2005-07-19 | Industrial Technology Research Institute | Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed |
| US7023347B2 (en) | 2002-08-02 | 2006-04-04 | Symbol Technologies, Inc. | Method and system for forming a die frame and for transferring dies therewith |
| US6818818B2 (en) | 2002-08-13 | 2004-11-16 | Esmond T. Goei | Concentrating solar energy receiver |
| JP2004080221A (ja) | 2002-08-13 | 2004-03-11 | Fujitsu Media Device Kk | 弾性波デバイス及びその製造方法 |
| US6903442B2 (en) * | 2002-08-29 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having backside pin contacts |
| US6986377B2 (en) | 2002-09-30 | 2006-01-17 | Illinois Tool Works Inc. | Method and apparatus for guiding and sealing split-flange zipper tape to bag making film |
| SG111972A1 (en) | 2002-10-17 | 2005-06-29 | Agency Science Tech & Res | Wafer-level package for micro-electro-mechanical systems |
| US6929974B2 (en) | 2002-10-18 | 2005-08-16 | Motorola, Inc. | Feedthrough design and method for a hermetically sealed microdevice |
| JP3908146B2 (ja) * | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 半導体装置及び積層型半導体装置 |
| GB0227009D0 (en) | 2002-11-19 | 2002-12-24 | Worlds Apart Ltd | Convertible blanket |
| JP4342174B2 (ja) | 2002-12-27 | 2009-10-14 | 新光電気工業株式会社 | 電子デバイス及びその製造方法 |
| JP3818651B2 (ja) | 2002-12-30 | 2006-09-06 | デジコ総合管理株式会社 | 太陽光発電システム |
| US7015590B2 (en) | 2003-01-10 | 2006-03-21 | Samsung Electronics Co., Ltd. | Reinforced solder bump structure and method for forming a reinforced solder bump |
| JP4082242B2 (ja) | 2003-03-06 | 2008-04-30 | ソニー株式会社 | 素子転写方法 |
| JP4139713B2 (ja) | 2003-03-12 | 2008-08-27 | シャープ株式会社 | 補強板貼り付け装置および貼り付け方法 |
| SE526366C3 (sv) | 2003-03-21 | 2005-10-26 | Silex Microsystems Ab | Elektriska anslutningar i substrat |
| US7013509B2 (en) | 2003-03-28 | 2006-03-21 | Hickman Robert J | Easy on/easy off pillow and blanket cover |
| US6841883B1 (en) | 2003-03-31 | 2005-01-11 | Micron Technology, Inc. | Multi-dice chip scale semiconductor components and wafer level methods of fabrication |
| ITTO20030269A1 (it) | 2003-04-08 | 2004-10-09 | St Microelectronics Srl | Procedimento per la fabbricazione di un dispositivo |
| JP4419049B2 (ja) | 2003-04-21 | 2010-02-24 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
| JP4104490B2 (ja) | 2003-05-21 | 2008-06-18 | オリンパス株式会社 | 半導体装置の製造方法 |
| TWI229930B (en) | 2003-06-09 | 2005-03-21 | Advanced Semiconductor Eng | Chip structure |
| US20050048766A1 (en) | 2003-08-31 | 2005-03-03 | Wen-Chieh Wu | Method for fabricating a conductive plug in integrated circuit |
| US20050046034A1 (en) | 2003-09-03 | 2005-03-03 | Micron Technology, Inc. | Apparatus and method for high density multi-chip structures |
| US6897125B2 (en) | 2003-09-17 | 2005-05-24 | Intel Corporation | Methods of forming backside connections on a wafer stack |
| TWI251313B (en) | 2003-09-26 | 2006-03-11 | Seiko Epson Corp | Intermediate chip module, semiconductor device, circuit board, and electronic device |
| US20050104027A1 (en) | 2003-10-17 | 2005-05-19 | Lazarev Pavel I. | Three-dimensional integrated circuit with integrated heat sinks |
| KR101237172B1 (ko) | 2003-11-10 | 2013-02-25 | 스태츠 칩팩, 엘티디. | 범프-온-리드 플립 칩 인터커넥션 |
| US6861336B1 (en) * | 2003-11-30 | 2005-03-01 | Union Semiconductor Technology Corporation | Die thinning methods |
| US7276787B2 (en) | 2003-12-05 | 2007-10-02 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
| US7230318B2 (en) | 2003-12-24 | 2007-06-12 | Agency For Science, Technology And Research | RF and MMIC stackable micro-modules |
| US6992824B1 (en) | 2003-12-27 | 2006-01-31 | Motamedi Manouchehr E | Efficient wave propagation for terahertz imaging and sensing |
| KR100538158B1 (ko) | 2004-01-09 | 2005-12-22 | 삼성전자주식회사 | 웨이퍼 레벨 적층 칩 접착 방법 |
| TWI254995B (en) * | 2004-01-30 | 2006-05-11 | Phoenix Prec Technology Corp | Presolder structure formed on semiconductor package substrate and method for fabricating the same |
| JP4204989B2 (ja) | 2004-01-30 | 2009-01-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| FR2867308B1 (fr) | 2004-03-02 | 2006-05-19 | Atmel Grenoble Sa | Circuit integre avec diode de lecture de tres petites dimensions |
| JP4074862B2 (ja) | 2004-03-24 | 2008-04-16 | ローム株式会社 | 半導体装置の製造方法、半導体装置、および半導体チップ |
| JP3875240B2 (ja) | 2004-03-31 | 2007-01-31 | 株式会社東芝 | 電子部品の製造方法 |
| US7144759B1 (en) | 2004-04-02 | 2006-12-05 | Celerity Research Pte. Ltd. | Technology partitioning for advanced flip-chip packaging |
| US20050245059A1 (en) * | 2004-04-30 | 2005-11-03 | Yuan Yuan | Method for making an interconnect pad |
| TWI230989B (en) | 2004-05-05 | 2005-04-11 | Megic Corp | Chip bonding method |
| JP4119866B2 (ja) | 2004-05-12 | 2008-07-16 | 富士通株式会社 | 半導体装置 |
| JP4441328B2 (ja) | 2004-05-25 | 2010-03-31 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| JP4955935B2 (ja) | 2004-05-25 | 2012-06-20 | キヤノン株式会社 | 貫通孔形成方法および半導体装置の製造方法 |
| US20050262634A1 (en) | 2004-05-28 | 2005-12-01 | Gottlieb Patricia R | Combination convertible blanket and pillow |
| JP2006019455A (ja) | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| KR20070058445A (ko) | 2004-07-02 | 2007-06-08 | 스트라스바흐, 인코포레이티드 | 웨이퍼 처리 방법 및 시스템 |
| US7109068B2 (en) * | 2004-08-31 | 2006-09-19 | Micron Technology, Inc. | Through-substrate interconnect fabrication methods |
| US7129567B2 (en) | 2004-08-31 | 2006-10-31 | Micron Technology, Inc. | Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements |
| US7157310B2 (en) | 2004-09-01 | 2007-01-02 | Micron Technology, Inc. | Methods for packaging microfeature devices and microfeature devices formed by such methods |
| US7326629B2 (en) | 2004-09-10 | 2008-02-05 | Agency For Science, Technology And Research | Method of stacking thin substrates by transfer bonding |
| JP4966487B2 (ja) | 2004-09-29 | 2012-07-04 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| JP4813035B2 (ja) * | 2004-10-01 | 2011-11-09 | 新光電気工業株式会社 | 貫通電極付基板の製造方法 |
| US9466595B2 (en) | 2004-10-04 | 2016-10-11 | Intel Corporation | Fabrication of stacked die and structures formed thereby |
| US20060070704A1 (en) | 2004-10-06 | 2006-04-06 | Tropicana Products, Inc. | Vaccum support and transfer of flexible material |
| JP2006135277A (ja) * | 2004-10-06 | 2006-05-25 | North:Kk | 配線基板と、その製造方法 |
| KR100498708B1 (ko) | 2004-11-08 | 2005-07-01 | 옵토팩 주식회사 | 반도체 소자용 전자패키지 및 그 패키징 방법 |
| US20060125084A1 (en) | 2004-12-15 | 2006-06-15 | Fazzio Ronald S | Integration of micro-electro mechanical systems and active circuitry |
| US7396732B2 (en) | 2004-12-17 | 2008-07-08 | Interuniversitair Microelektronica Centrum Vzw (Imec) | Formation of deep trench airgaps and related applications |
| US7264984B2 (en) * | 2004-12-21 | 2007-09-04 | Touchdown Technologies, Inc. | Process for forming MEMS |
| US7390735B2 (en) | 2005-01-07 | 2008-06-24 | Teledyne Licensing, Llc | High temperature, stable SiC device interconnects and packages having low thermal resistance |
| JP4057017B2 (ja) | 2005-01-31 | 2008-03-05 | 富士通株式会社 | 電子装置及びその製造方法 |
| US7442570B2 (en) | 2005-03-18 | 2008-10-28 | Invensence Inc. | Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom |
| US7371676B2 (en) | 2005-04-08 | 2008-05-13 | Micron Technology, Inc. | Method for fabricating semiconductor components with through wire interconnects |
| US20060252262A1 (en) | 2005-05-03 | 2006-11-09 | Rockwell Scientific Licensing, Llc | Semiconductor structures having via structures between planar frontside and backside surfaces and methods of fabricating the same |
| TW200644165A (en) | 2005-05-04 | 2006-12-16 | Icemos Technology Corp | Silicon wafer having through-wafer vias |
| US7303976B2 (en) | 2005-05-10 | 2007-12-04 | Hewlett-Packard Development Company, L.P. | Wafer bonding method |
| US7170183B1 (en) | 2005-05-13 | 2007-01-30 | Amkor Technology, Inc. | Wafer level stacked package |
| US20060264029A1 (en) | 2005-05-23 | 2006-11-23 | Intel Corporation | Low inductance via structures |
| EP1732116B1 (en) | 2005-06-08 | 2017-02-01 | Imec | Methods for bonding and micro-electronic devices produced according to such methods |
| US7534722B2 (en) | 2005-06-14 | 2009-05-19 | John Trezza | Back-to-front via process |
| US7687400B2 (en) | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
| US7946331B2 (en) * | 2005-06-14 | 2011-05-24 | Cufer Asset Ltd. L.L.C. | Pin-type chip tooling |
| US7838997B2 (en) | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
| US7767493B2 (en) | 2005-06-14 | 2010-08-03 | John Trezza | Post & penetration interconnection |
| US20060281303A1 (en) | 2005-06-14 | 2006-12-14 | John Trezza | Tack & fuse chip bonding |
| US7488680B2 (en) | 2005-08-30 | 2009-02-10 | International Business Machines Corporation | Conductive through via process for electronic device carriers |
| US7528494B2 (en) | 2005-11-03 | 2009-05-05 | International Business Machines Corporation | Accessible chip stack and process of manufacturing thereof |
| US20080017407A1 (en) * | 2006-07-24 | 2008-01-24 | Ibiden Co., Ltd. | Interposer and electronic device using the same |
| US7982307B2 (en) | 2006-11-22 | 2011-07-19 | Agere Systems Inc. | Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate |
| US20080284037A1 (en) | 2007-05-15 | 2008-11-20 | Andry Paul S | Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers |
-
2007
- 2007-02-16 US US11/675,731 patent/US7670874B2/en not_active Expired - Fee Related
-
2008
- 2008-02-14 JP JP2009549725A patent/JP5204789B2/ja not_active Expired - Fee Related
- 2008-02-14 CN CN2012105183353A patent/CN103050437A/zh active Pending
- 2008-02-14 KR KR1020127003235A patent/KR101225921B1/ko not_active IP Right Cessation
- 2008-02-14 EP EP08729889A patent/EP2118924A1/en not_active Withdrawn
- 2008-02-14 CN CN200880005012A patent/CN101715606A/zh active Pending
- 2008-02-14 KR KR1020097018959A patent/KR20090119901A/ko active Search and Examination
- 2008-02-14 WO PCT/US2008/053994 patent/WO2008101102A1/en active Application Filing
-
2009
- 2009-03-16 US US12/404,872 patent/US20090174079A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN101715606A (zh) | 2010-05-26 |
| CN103050437A (zh) | 2013-04-17 |
| KR101225921B1 (ko) | 2013-01-25 |
| US7670874B2 (en) | 2010-03-02 |
| US20090174079A1 (en) | 2009-07-09 |
| KR20120045008A (ko) | 2012-05-08 |
| WO2008101102A1 (en) | 2008-08-21 |
| US20080197508A1 (en) | 2008-08-21 |
| JP2010519410A (ja) | 2010-06-03 |
| EP2118924A1 (en) | 2009-11-18 |
| KR20090119901A (ko) | 2009-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10957671B2 (en) | Method for fabricating a semiconductor and semiconductor package | |
| JP5619276B2 (ja) | 誘電体塊上に端子を有するマイクロ電子パッケージ | |
| CN104851842B (zh) | 包括嵌入式表面安装器件的半导体器件及其形成方法 | |
| JP4274290B2 (ja) | 両面電極構造の半導体装置の製造方法 | |
| JP6436396B2 (ja) | 半導体パッケージング用の多層基板および多層基板を製造する方法 | |
| TWI715567B (zh) | 晶片封裝 | |
| TWI390684B (zh) | 半導體封裝及其製造方法 | |
| TWI647790B (zh) | 以聚合物部件爲主的互連體 | |
| JP2007059557A (ja) | 半導体パッケージ及びその製造方法 | |
| TW201041103A (en) | Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package | |
| JP2014042014A (ja) | 側壁導体を有する積層マイクロ電子パッケージおよびその製造方法 | |
| JP5204789B2 (ja) | めっきピラーパッケージの形成 | |
| US9576882B2 (en) | Through polymer via (TPV) and method to manufacture such a via | |
| US20130130439A1 (en) | Formed metallic heat sink substrate, circuit system, and fabrication methods | |
| JP6985477B1 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR101678969B1 (ko) | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 | |
| JP2009267224A (ja) | 積層型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100407 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |