JP2002289770A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002289770A JP2002289770A JP2001089614A JP2001089614A JP2002289770A JP 2002289770 A JP2002289770 A JP 2002289770A JP 2001089614 A JP2001089614 A JP 2001089614A JP 2001089614 A JP2001089614 A JP 2001089614A JP 2002289770 A JP2002289770 A JP 2002289770A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor
- flat
- semiconductor device
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 134
- 239000008188 pellet Substances 0.000 claims abstract description 68
- 239000004020 conductor Substances 0.000 claims abstract description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 22
- 239000010931 gold Substances 0.000 claims description 16
- 229910052737 gold Inorganic materials 0.000 claims description 16
- 238000007747 plating Methods 0.000 claims description 13
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 239000007772 electrode material Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 25
- 239000000463 material Substances 0.000 abstract description 3
- 235000019589 hardness Nutrition 0.000 description 23
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000003825 pressing Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 多数の電極を有する一対の半導体ペレットを
互いに対向させて電極同士を接続した半導体装置は電極
が小径化すると、電極を接続する際に半導体基板を損傷
することがあった。 【解決手段】 端面が平坦な電極１４を有する第１の半
導体ペレット１３と突起電極１７を有する第２の半導体
ペレット１５とを対向させて重合させ各電極１４、１７
間を電気的に接続した半導体装置において、上記突起電
極１７は平坦電極１４に比して硬度の高い導電材料から
なり、突起電極１７の平坦電極１４と当接する部分が平
坦電極１４より径小に設定され、突起電極１７先端部が
圧縮されて平坦電極１４に圧入されたことを特徴とす
る。
互いに対向させて電極同士を接続した半導体装置は電極
が小径化すると、電極を接続する際に半導体基板を損傷
することがあった。 【解決手段】 端面が平坦な電極１４を有する第１の半
導体ペレット１３と突起電極１７を有する第２の半導体
ペレット１５とを対向させて重合させ各電極１４、１７
間を電気的に接続した半導体装置において、上記突起電
極１７は平坦電極１４に比して硬度の高い導電材料から
なり、突起電極１７の平坦電極１４と当接する部分が平
坦電極１４より径小に設定され、突起電極１７先端部が
圧縮されて平坦電極１４に圧入されたことを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は第１の半導体ペレッ
ト上に第２の半導体ペレットを重ねて互いに電気的に接
続した構造の半導体装置に関する。
ト上に第２の半導体ペレットを重ねて互いに電気的に接
続した構造の半導体装置に関する。
【０００２】
【従来の技術】携帯電話などの小型で軽量の可搬型電子
回路装置に用いられる電子部品は電子部品本体を縮小し
たり外径寸法は同じでも集積度を高めることにより実質
的に小型、軽量化に寄与している。また内部に機能が異
なる集積回路を形成した複数の半導体ペレット、例えば
ＣＰＵやメモリなどの半導体ペレットを一体化すること
により高集積化し、小型、薄型で高機能な半導体装置を
実現している。
回路装置に用いられる電子部品は電子部品本体を縮小し
たり外径寸法は同じでも集積度を高めることにより実質
的に小型、軽量化に寄与している。また内部に機能が異
なる集積回路を形成した複数の半導体ペレット、例えば
ＣＰＵやメモリなどの半導体ペレットを一体化すること
により高集積化し、小型、薄型で高機能な半導体装置を
実現している。
【０００３】このような半導体装置の一例を図５から説
明する。図において、１は第１の半導体ペレットで、内
部に半導体素子（図示せず）が形成された第１の半導体
基板２の一つの面に平坦な電極３を多数形成している。
この半導体ペレット１の電極３形成面の周縁部または他
の面には外部接続用の電極が形成されているが図示省略
している。４は第２の半導体ペレットで、第１の半導体
基板２より小径の第２の半導体基板５の一つの面の前記
平坦電極３と対向する位置に突起電極６を形成してい
る。上記第１，第２の半導体基板２、５は各電極形成面
を対向させ、各電極３、６を重合させて、電極重合面を
加熱、加圧することにより電気的に接続し半導体装置７
を構成している。
明する。図において、１は第１の半導体ペレットで、内
部に半導体素子（図示せず）が形成された第１の半導体
基板２の一つの面に平坦な電極３を多数形成している。
この半導体ペレット１の電極３形成面の周縁部または他
の面には外部接続用の電極が形成されているが図示省略
している。４は第２の半導体ペレットで、第１の半導体
基板２より小径の第２の半導体基板５の一つの面の前記
平坦電極３と対向する位置に突起電極６を形成してい
る。上記第１，第２の半導体基板２、５は各電極形成面
を対向させ、各電極３、６を重合させて、電極重合面を
加熱、加圧することにより電気的に接続し半導体装置７
を構成している。
【０００４】この半導体装置７の製造方法を以下に説明
する。先ず、図６に示す第１の半導体ペレット１を用意
する。この半導体ペレット１は半導体基板２の一方の面
が絶縁膜８によって覆われ、この絶縁膜８の要部の窓明
け部に、内部回路と電気的に接続されたアルミニウム層
３ａが形成され、このアルミニウム層３ａ上はバリアメ
タルとしてのチタン層３ｂによって被覆され、さらにそ
の表面は外部接続を容易にする金層３ｃで覆われた構造
の平坦電極３が形成されている。この平坦電極３は半導
体ペレット１の主面上に環状に多数形成されている。ま
た図７に示す第２の半導体ペレット４を用意する。この
半導体ペレット４は第１の半導体基板２と同様に一方の
主面が要部を窓明けした絶縁膜９で覆われ、この窓明け
部にアルミニウム層６ａが形成されている。このアルミ
ニウム層６ａ上には、図示例では金ワイヤの先端を溶融
させて形成した金ボールをキャピラリの下端で圧潰しこ
の圧潰部近傍で金ワイヤを引き切ることにより半導体基
板５側の基部と径小の先端部の径が異なる異径電極６ｂ
による突起電極６を形成している。次に図６に示す半導
体ペレット１を図８に示すように加熱されたステージ１
０上に位置決めし、平坦電極３を所定温度、例えば２０
０℃〜３００℃に加熱する。そして図９に示すように加
熱ステージ１０上で位置決めされた半導体ペレット１上
に吸着コレット１１によって保持された第２の半導体ペ
レット４を配置し、降下させ、各電極３、６を重合させ
る。この吸着コレット１１は加熱手段（図示せず）が付
設され、突起電極６を所定温度、例えば２００℃〜３０
０℃に加熱している。
する。先ず、図６に示す第１の半導体ペレット１を用意
する。この半導体ペレット１は半導体基板２の一方の面
が絶縁膜８によって覆われ、この絶縁膜８の要部の窓明
け部に、内部回路と電気的に接続されたアルミニウム層
３ａが形成され、このアルミニウム層３ａ上はバリアメ
タルとしてのチタン層３ｂによって被覆され、さらにそ
の表面は外部接続を容易にする金層３ｃで覆われた構造
の平坦電極３が形成されている。この平坦電極３は半導
体ペレット１の主面上に環状に多数形成されている。ま
た図７に示す第２の半導体ペレット４を用意する。この
半導体ペレット４は第１の半導体基板２と同様に一方の
主面が要部を窓明けした絶縁膜９で覆われ、この窓明け
部にアルミニウム層６ａが形成されている。このアルミ
ニウム層６ａ上には、図示例では金ワイヤの先端を溶融
させて形成した金ボールをキャピラリの下端で圧潰しこ
の圧潰部近傍で金ワイヤを引き切ることにより半導体基
板５側の基部と径小の先端部の径が異なる異径電極６ｂ
による突起電極６を形成している。次に図６に示す半導
体ペレット１を図８に示すように加熱されたステージ１
０上に位置決めし、平坦電極３を所定温度、例えば２０
０℃〜３００℃に加熱する。そして図９に示すように加
熱ステージ１０上で位置決めされた半導体ペレット１上
に吸着コレット１１によって保持された第２の半導体ペ
レット４を配置し、降下させ、各電極３、６を重合させ
る。この吸着コレット１１は加熱手段（図示せず）が付
設され、突起電極６を所定温度、例えば２００℃〜３０
０℃に加熱している。
【０００５】吸着コレット１１は図外のペレット供給部
で上下動して半導体ペレットを吸着し、水平動する中間
位置で突起電極６の位置が画像認識され、位置決めされ
た平坦電極３との位置ずれが補正されて第１の半導体ペ
レット１上に降下する。また吸着コレット１１は予め設
定された荷重で加圧状態を一定に維持する。このように
して第１、第２の半導体ペレット１、４の位置決めが完
了すると吸着コレット１１を降下させて、第１,第２の
電極３、６を当接させ、さらに吸着コレット１１を降下
させることにより電極３、６を圧接させる。 このとき
突起電極６の径小部は回転放物体状であるため微小面積
の先端部に荷重が集中し、径小部は圧潰され軸方向に圧
縮され先端部が平坦電極６に圧入されるとともに周面が
膨出し、加熱状態で加圧される各電極３、６は当接面で
相互拡散し電気的な接続が行なわれ図５に示す半導体装
置７が得られる。この後、吸着コレット１１の吸着と加
熱を停止して上昇させ、加熱ステージ１０上から第１,
第２の半導体ペレット１、４を一体化させた半導体装置
７を取出す。この半導体装置７は図示省略するが必要に
応じて半導体ペレット１、４間が樹脂封止され、ペレッ
ト対向面に形成された配線層（図示せず）を外気から保
護する。この半導体装置７の平面視外径寸法は径大の半
導体ペレット１の外径寸法で決定され、厚みは電極３、
６を含む２つの半導体ペレット１、４の厚みで決定され
るため小型、薄形化が可能である。
で上下動して半導体ペレットを吸着し、水平動する中間
位置で突起電極６の位置が画像認識され、位置決めされ
た平坦電極３との位置ずれが補正されて第１の半導体ペ
レット１上に降下する。また吸着コレット１１は予め設
定された荷重で加圧状態を一定に維持する。このように
して第１、第２の半導体ペレット１、４の位置決めが完
了すると吸着コレット１１を降下させて、第１,第２の
電極３、６を当接させ、さらに吸着コレット１１を降下
させることにより電極３、６を圧接させる。 このとき
突起電極６の径小部は回転放物体状であるため微小面積
の先端部に荷重が集中し、径小部は圧潰され軸方向に圧
縮され先端部が平坦電極６に圧入されるとともに周面が
膨出し、加熱状態で加圧される各電極３、６は当接面で
相互拡散し電気的な接続が行なわれ図５に示す半導体装
置７が得られる。この後、吸着コレット１１の吸着と加
熱を停止して上昇させ、加熱ステージ１０上から第１,
第２の半導体ペレット１、４を一体化させた半導体装置
７を取出す。この半導体装置７は図示省略するが必要に
応じて半導体ペレット１、４間が樹脂封止され、ペレッ
ト対向面に形成された配線層（図示せず）を外気から保
護する。この半導体装置７の平面視外径寸法は径大の半
導体ペレット１の外径寸法で決定され、厚みは電極３、
６を含む２つの半導体ペレット１、４の厚みで決定され
るため小型、薄形化が可能である。
【０００６】この半導体装置７は特開平５−１３６６３
号公報（先行技術１）、特開平１１−１３５５３７号公
報（先行技術２）などに開示されたように単独で印刷配
線基板に表面実装されたり、特開平１１−１６３２５６
号公報（先行技術３）、特開２０００−２３２２００号
公報（先行技術４）に開示されているように、半導体装
置７をリードフレームにマウントして半導体ペレット１
周縁部に形成した外部接続用の電極とリードとを電気的
に接続し半導体ペレット１、４を含むリードフレーム上
の主要部分を樹脂にて外装被覆し、さらにリードフレー
ムの外装樹脂から露呈した不要部分を切断除去すること
により個々に分離して樹脂モールド型電子部品として製
造される。図示例では第１の半導体ペレット１上に一つ
の第２の半導体ペレット４をマウントした半導体装置に
ついて説明したが径大の半導体ペレット上に径小の半導
体ペレットを複数マウントすることもできる。
号公報（先行技術１）、特開平１１−１３５５３７号公
報（先行技術２）などに開示されたように単独で印刷配
線基板に表面実装されたり、特開平１１−１６３２５６
号公報（先行技術３）、特開２０００−２３２２００号
公報（先行技術４）に開示されているように、半導体装
置７をリードフレームにマウントして半導体ペレット１
周縁部に形成した外部接続用の電極とリードとを電気的
に接続し半導体ペレット１、４を含むリードフレーム上
の主要部分を樹脂にて外装被覆し、さらにリードフレー
ムの外装樹脂から露呈した不要部分を切断除去すること
により個々に分離して樹脂モールド型電子部品として製
造される。図示例では第１の半導体ペレット１上に一つ
の第２の半導体ペレット４をマウントした半導体装置に
ついて説明したが径大の半導体ペレット上に径小の半導
体ペレットを複数マウントすることもできる。
【０００７】ところで、図５半導体装置７の電極３、６
は一般的に図６〜図９にて説明した熱圧着法の他に吸着
コレット１１に超音波を付与するこによって超音波接合
する方法あるいは超音波−熱圧着法により電気的に接続
される。いずれの方法でも電極３、６間にかける荷重に
よって接合性は変化し、荷重が過小であると接合性が劣
ることは明かであるが、逆に過大であっても半導体基板
２、５を損傷し信頼性を低下させる。そのため第１の半
導体ペレット１を固定し第２の半導体ペレット４の一側
壁から加圧して電極３、６が剥離する直前の加圧力（シ
ェア強度）の関係を、電極３、６間にかける荷重をパラ
メータとして調べ、電極と半導体基板との間の電気的接
続を損なうことなくシェア強度が十分確保出来るように
一電極当たりの荷重を設定している。
は一般的に図６〜図９にて説明した熱圧着法の他に吸着
コレット１１に超音波を付与するこによって超音波接合
する方法あるいは超音波−熱圧着法により電気的に接続
される。いずれの方法でも電極３、６間にかける荷重に
よって接合性は変化し、荷重が過小であると接合性が劣
ることは明かであるが、逆に過大であっても半導体基板
２、５を損傷し信頼性を低下させる。そのため第１の半
導体ペレット１を固定し第２の半導体ペレット４の一側
壁から加圧して電極３、６が剥離する直前の加圧力（シ
ェア強度）の関係を、電極３、６間にかける荷重をパラ
メータとして調べ、電極と半導体基板との間の電気的接
続を損なうことなくシェア強度が十分確保出来るように
一電極当たりの荷重を設定している。
【０００８】
【発明が解決しようとする課題】ところで各半導体ペレ
ット１、４の内部で発生した熱は外面に伝達され外方に
放熱されるが、熱伝導性が良好な電極３、６を通して熱
的に接続された各ペレット１、４の対向部は温度上昇が
著しく、停止時と動作時の熱膨張差も著しいため電極接
続部には大きなストレスが繰返しかかる。一方、平坦電
極３や突起電極６は高さのばらつきがあり、特に溶融ボ
ールから形成した突起電極６の高さのばらつきは一般的
にメッキにより形成される平坦電極３の高さのばらつき
に比して大きい。
ット１、４の内部で発生した熱は外面に伝達され外方に
放熱されるが、熱伝導性が良好な電極３、６を通して熱
的に接続された各ペレット１、４の対向部は温度上昇が
著しく、停止時と動作時の熱膨張差も著しいため電極接
続部には大きなストレスが繰返しかかる。一方、平坦電
極３や突起電極６は高さのばらつきがあり、特に溶融ボ
ールから形成した突起電極６の高さのばらつきは一般的
にメッキにより形成される平坦電極３の高さのばらつき
に比して大きい。
【０００９】このように電極６の高さがばらつくと先に
当接した突起電極６は平坦電極３と衝合し押し潰されて
突起電極周面が膨出し半導体ペレット１、４の対向面の
近接を可能とし、後から接近する突起電極６が平坦電極
に接続可能としているが、先に平坦電極に当接した突起
電極の数が多い場合に、半導体ペレットを加圧する荷重
が予め設定した荷重に達するとそれ以上には荷重が増加
せず加圧力が一定に保たれるため、後から接触する突起
電極と平坦電極との間で電気的接続が出来たとしても接
続強度が不充分となる。このようにして接続強度が不充
分な電極接続部に繰返し大きなストレスがかかると電極
接続部で剥離を生じ電気的接続が不安定になり振動や衝
撃により半導体装置がノイズを発生したり誤動作すると
いう問題があった。
当接した突起電極６は平坦電極３と衝合し押し潰されて
突起電極周面が膨出し半導体ペレット１、４の対向面の
近接を可能とし、後から接近する突起電極６が平坦電極
に接続可能としているが、先に平坦電極に当接した突起
電極の数が多い場合に、半導体ペレットを加圧する荷重
が予め設定した荷重に達するとそれ以上には荷重が増加
せず加圧力が一定に保たれるため、後から接触する突起
電極と平坦電極との間で電気的接続が出来たとしても接
続強度が不充分となる。このようにして接続強度が不充
分な電極接続部に繰返し大きなストレスがかかると電極
接続部で剥離を生じ電気的接続が不安定になり振動や衝
撃により半導体装置がノイズを発生したり誤動作すると
いう問題があった。
【００１０】また電極の接続構造についてＴＡＢ式半導
体装置に関するものであるが特開昭６２−１５６８２７
号公報（先行技術５）には半導体ペレットとリードにそ
れぞれ異なる硬度のバンプ（突起電極）を形成し硬いバ
ンプを軟らかいバンプに埋め込むようにした半導体装置
が開示されている。
体装置に関するものであるが特開昭６２−１５６８２７
号公報（先行技術５）には半導体ペレットとリードにそ
れぞれ異なる硬度のバンプ（突起電極）を形成し硬いバ
ンプを軟らかいバンプに埋め込むようにした半導体装置
が開示されている。
【００１１】このリードはバンプ同士を接続した後、半
導体ペレットの電極に追随して変位可能であるため熱膨
張率の差に基づくストレスは無視し得る。これに対し
て、半導体ペレット同士を接続したものでは半導体ペレ
ット間に熱がこもり温度上昇が著しく、各電極は半導体
ペレット上に固定され変位できないため、先行技術５に
開示された技術を直ちに図５半導体装置に適用すること
はできなかった。
導体ペレットの電極に追随して変位可能であるため熱膨
張率の差に基づくストレスは無視し得る。これに対し
て、半導体ペレット同士を接続したものでは半導体ペレ
ット間に熱がこもり温度上昇が著しく、各電極は半導体
ペレット上に固定され変位できないため、先行技術５に
開示された技術を直ちに図５半導体装置に適用すること
はできなかった。
【００１２】また特開平２−５５４０号公報（先行技術
６）には軟質のバンプ電極にこれより小径の硬質バンプ
電極を食い込ませた電気的接続構造が開示されている
が、硬質バンプ電極が食い込んだ軟質バンプ電極はその
径が硬質バンプ電極の直径分だけ増大し、隣接する電極
との間の間隔が縮小し短絡や耐電圧低下の問題を生じる
ため、電極数が多く、電極の径や電極の配列間隔が微小
である半導体装置には直ちに適用できなかった。
６）には軟質のバンプ電極にこれより小径の硬質バンプ
電極を食い込ませた電気的接続構造が開示されている
が、硬質バンプ電極が食い込んだ軟質バンプ電極はその
径が硬質バンプ電極の直径分だけ増大し、隣接する電極
との間の間隔が縮小し短絡や耐電圧低下の問題を生じる
ため、電極数が多く、電極の径や電極の配列間隔が微小
である半導体装置には直ちに適用できなかった。
【００１３】
【課題を解決するための手段】本発明は上記課題の解決
を目的として提案されたもので、端面が平坦な電極を有
する第１の半導体ペレットと突起電極を有する第２の半
導体ペレットとを対向させて重合させた各電極間を電気
的に接続した半導体装置において、上記突起電極は平坦
電極に比して硬度の高い導電材料からなり、突起電極の
平坦電極と当接する部分が平坦電極より径小に設定さ
れ、突起電極先端部が圧縮されて平坦電極に圧入された
ことを特徴とする半導体装置を提供する。
を目的として提案されたもので、端面が平坦な電極を有
する第１の半導体ペレットと突起電極を有する第２の半
導体ペレットとを対向させて重合させた各電極間を電気
的に接続した半導体装置において、上記突起電極は平坦
電極に比して硬度の高い導電材料からなり、突起電極の
平坦電極と当接する部分が平坦電極より径小に設定さ
れ、突起電極先端部が圧縮されて平坦電極に圧入された
ことを特徴とする半導体装置を提供する。
【００１４】
【発明の実施の形態】本発明による半導体装置は、突起
電極と平坦電極とを有する半導体ペレットを各電極を重
合させて電気的に接続したもので、突起電極の硬度を平
坦電極の硬度より高く設定しかつ突起電極の先端を平坦
電極より径小に設定することにより、突起電極の先端部
を平坦電極に挿入し易くしかつ平坦電極下面の半導体基
板を損傷せず電気的接続し得るようにした半導体装置に
関するものであるが、平坦電極をアニールすることにり
相対的に突起電極の硬度を高めることができる。また突
起電極はワイヤの先端に形成したボールを圧潰すること
により形成することができる。さらには第１，第２の半
導体ペレットに金または金を主成分とする合金によって
電極を形成することが出来、この電極をメッキにより形
成することができる。この場合、平坦電極と突起電極と
を異なるメッキ条件とアニール条件で形成することによ
り各電極の硬度を異ならせることができる。
電極と平坦電極とを有する半導体ペレットを各電極を重
合させて電気的に接続したもので、突起電極の硬度を平
坦電極の硬度より高く設定しかつ突起電極の先端を平坦
電極より径小に設定することにより、突起電極の先端部
を平坦電極に挿入し易くしかつ平坦電極下面の半導体基
板を損傷せず電気的接続し得るようにした半導体装置に
関するものであるが、平坦電極をアニールすることにり
相対的に突起電極の硬度を高めることができる。また突
起電極はワイヤの先端に形成したボールを圧潰すること
により形成することができる。さらには第１，第２の半
導体ペレットに金または金を主成分とする合金によって
電極を形成することが出来、この電極をメッキにより形
成することができる。この場合、平坦電極と突起電極と
を異なるメッキ条件とアニール条件で形成することによ
り各電極の硬度を異ならせることができる。
【００１５】
【実施例】以下に本発明の実施例を図１から説明する。
図において１２は第１の半導体ペレットで、半導体基板
１３の一方の面に多数の平坦電極１４を形成している。
１５は第２の半導体ペレットで、図示例では半導体基板
１６の一主面に金ワイヤの先端に形成した金ボールを圧
潰し金ワイヤをボール近傍で切断することにより形成し
た突起電極１７を有する。この第１,第２の半導体ペレ
ット１２、１５を対向させて各電極１４、１７を重合さ
せ、重合部を加圧して電気的に接続した点では図５半導
体装置と同様であるが、本発明による半導体装置は平坦
電極１４の硬度に比して突起電極１７の硬度を高く設定
し、突起電極１７先端部の径を平坦電極１４の径より径
小とし、この突起電極１７の先端部を圧縮させて平坦電
極１４に圧入させた点で図５半導体装置とは異なる。
硬質の突起電極１７の先端部は平坦電極１４に挿入させ
た状態で圧縮と膨出により重合界面を相互拡散させて電
気的に接続されている。
図において１２は第１の半導体ペレットで、半導体基板
１３の一方の面に多数の平坦電極１４を形成している。
１５は第２の半導体ペレットで、図示例では半導体基板
１６の一主面に金ワイヤの先端に形成した金ボールを圧
潰し金ワイヤをボール近傍で切断することにより形成し
た突起電極１７を有する。この第１,第２の半導体ペレ
ット１２、１５を対向させて各電極１４、１７を重合さ
せ、重合部を加圧して電気的に接続した点では図５半導
体装置と同様であるが、本発明による半導体装置は平坦
電極１４の硬度に比して突起電極１７の硬度を高く設定
し、突起電極１７先端部の径を平坦電極１４の径より径
小とし、この突起電極１７の先端部を圧縮させて平坦電
極１４に圧入させた点で図５半導体装置とは異なる。
硬質の突起電極１７の先端部は平坦電極１４に挿入させ
た状態で圧縮と膨出により重合界面を相互拡散させて電
気的に接続されている。
【００１６】このように突起電極１７の先端部を平坦電
極１４に挿入させるには、平坦電極１４と突起電極１７
の硬度（ビッカース硬度）の差を少なくとも２０Ｈｖと
することが望ましく、平坦電極１４の硬度を４０〜６０
Ｈｖとしたとき、突起電極１７の硬度は６０〜９０Ｈｖ
に設定される。このように硬質の突起電極１７を平坦電
極１４に挿入すると、突起電極１７の先端部と対向する
部分は軟質の平坦電極１４を介して半導体基板１３を加
圧するが、突起電極１７の先端の周縁部にかかる圧力は
放射方向に分散される。
極１４に挿入させるには、平坦電極１４と突起電極１７
の硬度（ビッカース硬度）の差を少なくとも２０Ｈｖと
することが望ましく、平坦電極１４の硬度を４０〜６０
Ｈｖとしたとき、突起電極１７の硬度は６０〜９０Ｈｖ
に設定される。このように硬質の突起電極１７を平坦電
極１４に挿入すると、突起電極１７の先端部と対向する
部分は軟質の平坦電極１４を介して半導体基板１３を加
圧するが、突起電極１７の先端の周縁部にかかる圧力は
放射方向に分散される。
【００１７】一方、突起電極１７によって半導体基板１
３にかかる圧力は平坦電極１４の厚みを突起電極１７の
圧入深さ以上に設定することにより緩和され、アルミニ
ウム層下面の半導体基板１３素地の破壊が防止され電極
の損傷を防止できる。
３にかかる圧力は平坦電極１４の厚みを突起電極１７の
圧入深さ以上に設定することにより緩和され、アルミニ
ウム層下面の半導体基板１３素地の破壊が防止され電極
の損傷を防止できる。
【００１８】この突起電極１７の圧入深さは電極１４、
１７の寸法、形状、硬度と突起電極１７の加圧力により
決定される。一辺長さが１００μｍ、厚みが２０μｍ、
硬度が４０Ｈｖの金または金合金からなる平坦電極１４
を形成した半導体ペレット１２に対して、直径２５μｍ
の金ワイヤの先端に形成した溶融金ボールを半導体基板
１６に圧着しこの金ボール近傍で金ワイヤを切断するこ
とにより、基部径が７０〜８０μｍ、基部高さが２０〜
２５μｍ、小径部の径が２５μｍ、小径部高さが５０〜
５５μｍ、硬度が９０Ｈｖに設定された異径突起電極１
７を有する半導体ペレット１５を対向させ、一電極当た
り約０．１〜０．５９Ｎ（１０〜６０ｇｆ）の荷重を加
えると小径部は高さが約３０μｍに圧縮され、直径が約
３０μｍに膨出して、小径部先端は平坦電極１４の上面
から５〜７μｍ押し込まれる。この状態で圧縮され膨出
した突起電極１７の先端部と半導体基板１３との間に１
３μｍ以上の間隔が保たれ、突起電極１７の先端部は圧
縮されて円弧状となるため、軸方向にかかる加圧力は突
起電極１７の先端部で放射方向に方向が変えられ半導体
基板１６上の広い領域に分散されるため半導体基板１３
の損傷が防止される。
１７の寸法、形状、硬度と突起電極１７の加圧力により
決定される。一辺長さが１００μｍ、厚みが２０μｍ、
硬度が４０Ｈｖの金または金合金からなる平坦電極１４
を形成した半導体ペレット１２に対して、直径２５μｍ
の金ワイヤの先端に形成した溶融金ボールを半導体基板
１６に圧着しこの金ボール近傍で金ワイヤを切断するこ
とにより、基部径が７０〜８０μｍ、基部高さが２０〜
２５μｍ、小径部の径が２５μｍ、小径部高さが５０〜
５５μｍ、硬度が９０Ｈｖに設定された異径突起電極１
７を有する半導体ペレット１５を対向させ、一電極当た
り約０．１〜０．５９Ｎ（１０〜６０ｇｆ）の荷重を加
えると小径部は高さが約３０μｍに圧縮され、直径が約
３０μｍに膨出して、小径部先端は平坦電極１４の上面
から５〜７μｍ押し込まれる。この状態で圧縮され膨出
した突起電極１７の先端部と半導体基板１３との間に１
３μｍ以上の間隔が保たれ、突起電極１７の先端部は圧
縮されて円弧状となるため、軸方向にかかる加圧力は突
起電極１７の先端部で放射方向に方向が変えられ半導体
基板１６上の広い領域に分散されるため半導体基板１３
の損傷が防止される。
【００１９】一方、突起電極１７は高さがばらつくと図
２に示すように突起電極１７の先端が平坦電極１４に近
接し接触するタイミングが異なる。先行して平坦電極１
４に当接した突起電極１７はその先端に圧力が集中し平
坦電極１４に挿入される。この段階では突起電極１７の
先端は大きく潰されず、半導体ペレット１５の降下にし
たがって圧縮しつつ膨出して平坦電極１４に挿入され
る。そして図３に示すように後続の低い突起電極１７の
先端が平坦電極１４に近接しその先端が平坦電極１４に
当接しさらに平坦電極１４に押し込まれる。このように
して全ての突起電極１７が軸方向に圧縮され周面が膨出
して平坦電極１４に挿入され、半導体ペレット１５を加
圧する荷重が所定の荷重に到達するとその状態を所定時
間保持する。電極１４、１７が加熱された状態で相互に
摩擦することにより相互拡散が進行し電気的に接続され
る。
２に示すように突起電極１７の先端が平坦電極１４に近
接し接触するタイミングが異なる。先行して平坦電極１
４に当接した突起電極１７はその先端に圧力が集中し平
坦電極１４に挿入される。この段階では突起電極１７の
先端は大きく潰されず、半導体ペレット１５の降下にし
たがって圧縮しつつ膨出して平坦電極１４に挿入され
る。そして図３に示すように後続の低い突起電極１７の
先端が平坦電極１４に近接しその先端が平坦電極１４に
当接しさらに平坦電極１４に押し込まれる。このように
して全ての突起電極１７が軸方向に圧縮され周面が膨出
して平坦電極１４に挿入され、半導体ペレット１５を加
圧する荷重が所定の荷重に到達するとその状態を所定時
間保持する。電極１４、１７が加熱された状態で相互に
摩擦することにより相互拡散が進行し電気的に接続され
る。
【００２０】上記寸法、形状の電極を３１２個形成した
半導体ペレットについて一電極当たりの荷重を約０．１
〜０．５９Ｎ変化させたときの一ペレット当たりのシェ
ア強度を図４に示す。図においてＡはステージ温度を２
００℃、吸着コレットの温度を２００℃に設定したとき
の特性曲線、Ｂはステージ温度を３００℃、吸着コレッ
トの温度を２００℃に設定したときの特性曲線を示す。
これによれば、突起電極１７側の温度を３００℃に設定
した特性曲線Ａが優れていることが明らかで、温度を１
００℃高めることにより荷重を約０．１５Ｎ（１５ｇ
ｆ）低減することができ、半導体基板の損傷も軽減出来
る。
半導体ペレットについて一電極当たりの荷重を約０．１
〜０．５９Ｎ変化させたときの一ペレット当たりのシェ
ア強度を図４に示す。図においてＡはステージ温度を２
００℃、吸着コレットの温度を２００℃に設定したとき
の特性曲線、Ｂはステージ温度を３００℃、吸着コレッ
トの温度を２００℃に設定したときの特性曲線を示す。
これによれば、突起電極１７側の温度を３００℃に設定
した特性曲線Ａが優れていることが明らかで、温度を１
００℃高めることにより荷重を約０．１５Ｎ（１５ｇ
ｆ）低減することができ、半導体基板の損傷も軽減出来
る。
【００２１】以上のように本発明によれば、突起電極の
先端を平坦電極の径より小径に設定し、平坦電極と突起
電極の硬度を適正に設定することにより突起電極１７の
高さに若干のばらつきがあっても半導体基板を損傷する
ことなく突起電極と平坦電極とを確実に接続することが
でき、電極数が多く個々の電極が小径の半導体ペレット
にも本発明を適用することが出来、高実装密度の半導体
装置を実現することが出来る。
先端を平坦電極の径より小径に設定し、平坦電極と突起
電極の硬度を適正に設定することにより突起電極１７の
高さに若干のばらつきがあっても半導体基板を損傷する
ことなく突起電極と平坦電極とを確実に接続することが
でき、電極数が多く個々の電極が小径の半導体ペレット
にも本発明を適用することが出来、高実装密度の半導体
装置を実現することが出来る。
【００２２】尚,上記実施例では突起電極と平坦電極と
をともに同じ導電材料、金で構成したが、突起電極と平
坦電極とを硬度が異なる材料で構成することが出来、導
電性が良好な金や銅、銀を用いることができる。また突
起電極は平坦電極と同様にメッキにより形成することが
できる。例えば、半導体基板（半導体ウエハ）に突起電
極の高さとほぼ同じ厚みのレジスト膜を形成し、このレ
ジスト膜をエッチングして平坦電極より小径の開口部を
形成し、この開口部内にメッキにより電極材料を積層し
た後レジスト膜を除去することにより形成することがで
きる。また突起電極が挿入される平坦電極は軟らかい金
または金を主成分とする合金が望ましく、この金または
その合金の硬度に対して突起電極の硬度を設定すれば良
い。さらには平坦電極と突起電極とを同一材料で構成す
る場合に、平坦電極をアニールすることにより突起電極
の硬度より軟化させることができ、またメッキにより形
成する場合には、メッキ液の温度、電流密度などのメッ
キ条件によって結晶粒径、結晶形態を異ならせて硬度を
異ならせることができる。金の場合、電流密度が標準値
ではめメッキ温度にかかわりなく球状結晶となり硬度を
４０〜６０Ｈｖに、電流密度が標準値より大きくメッキ
液温度が６０℃程度の高い領域では多角状結晶で、硬度
は６０〜８０Ｈｖに、電流密度が標準値より大きくメッ
キ液温度が４５℃程度の低い領域で針状結晶となり硬度
は１００Ｈｖ以上になることが知られており、これを利
用して電極の硬度を設定することができる。
をともに同じ導電材料、金で構成したが、突起電極と平
坦電極とを硬度が異なる材料で構成することが出来、導
電性が良好な金や銅、銀を用いることができる。また突
起電極は平坦電極と同様にメッキにより形成することが
できる。例えば、半導体基板（半導体ウエハ）に突起電
極の高さとほぼ同じ厚みのレジスト膜を形成し、このレ
ジスト膜をエッチングして平坦電極より小径の開口部を
形成し、この開口部内にメッキにより電極材料を積層し
た後レジスト膜を除去することにより形成することがで
きる。また突起電極が挿入される平坦電極は軟らかい金
または金を主成分とする合金が望ましく、この金または
その合金の硬度に対して突起電極の硬度を設定すれば良
い。さらには平坦電極と突起電極とを同一材料で構成す
る場合に、平坦電極をアニールすることにより突起電極
の硬度より軟化させることができ、またメッキにより形
成する場合には、メッキ液の温度、電流密度などのメッ
キ条件によって結晶粒径、結晶形態を異ならせて硬度を
異ならせることができる。金の場合、電流密度が標準値
ではめメッキ温度にかかわりなく球状結晶となり硬度を
４０〜６０Ｈｖに、電流密度が標準値より大きくメッキ
液温度が６０℃程度の高い領域では多角状結晶で、硬度
は６０〜８０Ｈｖに、電流密度が標準値より大きくメッ
キ液温度が４５℃程度の低い領域で針状結晶となり硬度
は１００Ｈｖ以上になることが知られており、これを利
用して電極の硬度を設定することができる。
【００２３】
【発明の効果】以上のように本発明によれば、電極数が
多く個々の電極が小径の半導体ペレットでも半導体基板
を損傷することなく信頼性の高い高実装密度の半導体装
置を実現することが出来る。
多く個々の電極が小径の半導体ペレットでも半導体基板
を損傷することなく信頼性の高い高実装密度の半導体装
置を実現することが出来る。
【図１】 本発明の実施例を示す半導体装置の側断面図
【図２】 突起電極と平坦電極とが接続される状態を示
す要部拡大側断面図
す要部拡大側断面図
【図３】 突起電極と平坦電極とが接続される状態を示
す要部拡大側断面図
す要部拡大側断面図
【図４】 本発明による半導体装置の電極間の接続強度
を示す特性図
を示す特性図
【図５】 半導体ペレットを積層した構造の半導体装置
を示す側断面図
を示す側断面図
【図６】 図５に示す半導体装置に用いられる半導体ペ
レットの平坦電極を示す側断面図
レットの平坦電極を示す側断面図
【図７】 図５に示す半導体装置に用いられる半導体ペ
レットの突起電極を示す側断面図
レットの突起電極を示す側断面図
【図８】 図５に示す半導体装置の製造方法を示す側断
面図
面図
【図９】 図５に示す半導体装置の製造方法を示す側断
面図
面図
１２ 半導体ペレット １３ 半導体基板 １４ 平坦電極 １５ 半導体ペレット １６ 半導体基板 １７ 突起電極
Claims (6)
- 【請求項１】端面が平坦な電極を有する第１の半導体ペ
レットと突起電極を有する第２の半導体ペレットとを対
向させて重合させた各電極間を電気的に接続した半導体
装置において、 上記突起電極は平坦電極に比して硬度の高い導電材料か
らなり、突起電極の平坦電極と当接する部分が平坦電極
より径小に設定され、突起電極先端部が圧縮されて平坦
電極に圧入されたことを特徴とする半導体装置。 - 【請求項２】平坦電極の硬度がアニールにより設定され
たことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】突起電極がワイヤの先端に形成したボール
を圧潰して形成されたことを特徴とする請求項１に記載
の半導体装置。 - 【請求項４】第１，第２の半導体ペレットの電極材料が
金または金を主成分とする合金であることを特徴とする
請求項１に記載の半導体装置。 - 【請求項５】第１，第２の半導体ペレットの電極がメッ
キにより形成されたことを特徴とする請求項４に記載の
半導体装置。 - 【請求項６】平坦電極と突起電極とが異なるメッキ条件
で形成され各電極の硬度が設定されたことを特徴とする
請求項５に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001089614A JP2002289770A (ja) | 2001-03-27 | 2001-03-27 | 半導体装置 |
| TW091105839A TW546812B (en) | 2001-03-27 | 2002-03-25 | Semiconductor device having flat electrodes of a first semiconductor pellet and protruded electrodes of a second semiconductor pellet directly contacted with the flat electrodes |
| KR10-2002-0016480A KR100462563B1 (ko) | 2001-03-27 | 2002-03-26 | 제1반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로 접촉된 제2반도체 펠릿의 돌출전극을 구비한 반도체장치 |
| US10/106,491 US6617688B2 (en) | 2001-03-27 | 2002-03-27 | Semiconductor device and flat electrodes |
| CNB021081239A CN1236491C (zh) | 2001-03-27 | 2002-03-27 | 具有扁平电极和与其直接接触的突起电极的半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001089614A JP2002289770A (ja) | 2001-03-27 | 2001-03-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002289770A true JP2002289770A (ja) | 2002-10-04 |
Family
ID=18944523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001089614A Pending JP2002289770A (ja) | 2001-03-27 | 2001-03-27 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6617688B2 (ja) |
| JP (1) | JP2002289770A (ja) |
| KR (1) | KR100462563B1 (ja) |
| CN (1) | CN1236491C (ja) |
| TW (1) | TW546812B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US8846445B2 (en) | 2005-06-14 | 2014-09-30 | Cufer Asset Ltd. L.L.C. | Inverse chip connector |
| JP2022551676A (ja) * | 2019-08-16 | 2022-12-13 | 京東方科技集團股▲ふん▼有限公司 | 表示バックプレーン及びその製造方法、表示装置 |
| US11929358B2 (en) | 2019-05-31 | 2024-03-12 | Boe Technology Group Co., Ltd. | Display backplate and method for manufacturing same, display panel and method for manufacturing same, and display device |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3787295B2 (ja) * | 2001-10-23 | 2006-06-21 | ローム株式会社 | 半導体装置 |
| JP4146826B2 (ja) * | 2004-09-14 | 2008-09-10 | カシオマイクロニクス株式会社 | 配線基板及び半導体装置 |
| RU2450397C2 (ru) * | 2004-12-16 | 2012-05-10 | Фектроникс Аг | Лазерная система |
| US7560813B2 (en) | 2005-06-14 | 2009-07-14 | John Trezza | Chip-based thermo-stack |
| US7786592B2 (en) | 2005-06-14 | 2010-08-31 | John Trezza | Chip capacitive coupling |
| US7851348B2 (en) | 2005-06-14 | 2010-12-14 | Abhay Misra | Routingless chip architecture |
| US7838997B2 (en) | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
| US7687400B2 (en) | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
| US7215032B2 (en) | 2005-06-14 | 2007-05-08 | Cubic Wafer, Inc. | Triaxial through-chip connection |
| US7781886B2 (en) | 2005-06-14 | 2010-08-24 | John Trezza | Electronic chip contact structure |
| US20070045812A1 (en) * | 2005-08-31 | 2007-03-01 | Micron Technology, Inc. | Microfeature assemblies including interconnect structures and methods for forming such interconnect structures |
| US7687397B2 (en) | 2006-06-06 | 2010-03-30 | John Trezza | Front-end processed wafer having through-chip connections |
| US7670874B2 (en) | 2007-02-16 | 2010-03-02 | John Trezza | Plated pillar package formation |
| TW200924087A (en) * | 2007-11-19 | 2009-06-01 | Advanced Semiconductor Eng | Chip structure, substrate structure, chip package structure and process thereof |
| US8119926B2 (en) * | 2009-04-01 | 2012-02-21 | Advanced Interconnections Corp. | Terminal assembly with regions of differing solderability |
| US8969734B2 (en) | 2009-04-01 | 2015-03-03 | Advanced Interconnections Corp. | Terminal assembly with regions of differing solderability |
| US9646923B2 (en) | 2012-04-17 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices |
| CN117542818B (zh) * | 2024-01-10 | 2024-04-05 | 深圳市联合蓝海应用材料科技股份有限公司 | 一种金银合金凸块及其制备方法和应用 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS629642A (ja) * | 1985-07-05 | 1987-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS62156827A (ja) | 1985-12-28 | 1987-07-11 | Toshiba Corp | 半導体装置 |
| JPH07112041B2 (ja) * | 1986-12-03 | 1995-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2555875B2 (ja) | 1988-06-24 | 1996-11-20 | 日本電気株式会社 | バンプ電極結合の形成方法 |
| JPH0513663A (ja) | 1991-07-09 | 1993-01-22 | Fujitsu Ltd | 半導体装置と半導体チツプの実装方法 |
| EP0821407A3 (en) * | 1996-02-23 | 1998-03-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices having protruding contacts and method for making the same |
| JP3371240B2 (ja) | 1997-12-02 | 2003-01-27 | ローム株式会社 | 樹脂パッケージ型半導体装置 |
| JPH11135537A (ja) | 1997-10-29 | 1999-05-21 | Rohm Co Ltd | 半導体チップの実装構造および半導体装置 |
| JP3418134B2 (ja) | 1999-02-12 | 2003-06-16 | ローム株式会社 | チップ・オン・チップ構造の半導体装置 |
-
2001
- 2001-03-27 JP JP2001089614A patent/JP2002289770A/ja active Pending
-
2002
- 2002-03-25 TW TW091105839A patent/TW546812B/zh not_active IP Right Cessation
- 2002-03-26 KR KR10-2002-0016480A patent/KR100462563B1/ko not_active IP Right Cessation
- 2002-03-27 CN CNB021081239A patent/CN1236491C/zh not_active Expired - Fee Related
- 2002-03-27 US US10/106,491 patent/US6617688B2/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US8846445B2 (en) | 2005-06-14 | 2014-09-30 | Cufer Asset Ltd. L.L.C. | Inverse chip connector |
| US9147635B2 (en) | 2005-06-14 | 2015-09-29 | Cufer Asset Ltd. L.L.C. | Contact-based encapsulation |
| US9324629B2 (en) | 2005-06-14 | 2016-04-26 | Cufer Asset Ltd. L.L.C. | Tooling for coupling multiple electronic chips |
| US9754907B2 (en) | 2005-06-14 | 2017-09-05 | Cufer Asset Ltd. L.L.C. | Tooling for coupling multiple electronic chips |
| US10340239B2 (en) | 2005-06-14 | 2019-07-02 | Cufer Asset Ltd. L.L.C | Tooling for coupling multiple electronic chips |
| US11929358B2 (en) | 2019-05-31 | 2024-03-12 | Boe Technology Group Co., Ltd. | Display backplate and method for manufacturing same, display panel and method for manufacturing same, and display device |
| JP2022551676A (ja) * | 2019-08-16 | 2022-12-13 | 京東方科技集團股▲ふん▼有限公司 | 表示バックプレーン及びその製造方法、表示装置 |
| JP7464540B2 (ja) | 2019-08-16 | 2024-04-09 | 京東方科技集團股▲ふん▼有限公司 | 表示バックプレーン及びその製造方法、表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6617688B2 (en) | 2003-09-09 |
| CN1236491C (zh) | 2006-01-11 |
| TW546812B (en) | 2003-08-11 |
| KR100462563B1 (ko) | 2004-12-17 |
| US20020140066A1 (en) | 2002-10-03 |
| CN1378284A (zh) | 2002-11-06 |
| KR20020076181A (ko) | 2002-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002289770A (ja) | 半導体装置 | |
| US6461890B1 (en) | Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same | |
| JPH10233413A (ja) | 半導体装置およびその製造方法並びに配線基板 | |
| JP2001313314A (ja) | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 | |
| JP2003243436A (ja) | バンプの形成方法、バンプ付き半導体素子及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH10294423A (ja) | 半導体装置 | |
| KR100376336B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP2001015541A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008135719A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
| JP2000286299A (ja) | 半導体装置の接続方法 | |
| JP3252745B2 (ja) | 半導体装置およびその製造方法 | |
| US8012869B2 (en) | Bonded structure and bonding method | |
| JP3575384B2 (ja) | 半導体装置の製造方法 | |
| JP3981817B2 (ja) | 半導体装置の製造方法 | |
| JP2002368159A (ja) | 半導体装置およびその製造方法 | |
| JP2003059971A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| JPH10189657A (ja) | 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造 | |
| JP3494357B2 (ja) | 半導体装置 | |
| JP2001257229A (ja) | バンプを有する電子部品及びその実装方法 | |
| JP2699855B2 (ja) | 半導体装置のボンディング方法 | |
| JP2000252323A (ja) | 半導体装置及びその製造方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP5195715B2 (ja) | 半導体装置の部品実装方法、及び半導体装置の実装部品 | |
| JP3496762B2 (ja) | 電子部品およびその製造方法 | |
| JP2000235990A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050118 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060516 |