JPH0513663A - 半導体装置と半導体チツプの実装方法 - Google Patents
半導体装置と半導体チツプの実装方法Info
- Publication number
- JPH0513663A JPH0513663A JP3167853A JP16785391A JPH0513663A JP H0513663 A JPH0513663 A JP H0513663A JP 3167853 A JP3167853 A JP 3167853A JP 16785391 A JP16785391 A JP 16785391A JP H0513663 A JPH0513663 A JP H0513663A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- semiconductor
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
Abstract
(57)【要約】
【目的】 第1の半導体チップ上に第2の半導体チップ
を搭載してなるチップオンチップ方式の半導体装置に関
し、第2の半導体チップを更に高集積度化できる半導体
装置と半導体チップの実装方法の提供を目的とする。 【構成】 基板1に搭載された第1の半導体チップ2と
第1の半導体チップに搭載された第2の半導体チップ3
を有し、基板上の導体11と第1の半導体チップの電極21
がワイヤーボンディング方式によって接続され、第2の
半導体チップが第1の半導体チップにフェイスダウン方
式によって接続される半導体装置において、基板1上の
導体11または第1の半導体チップ2の電極21と第2の半
導体チップ3の背面電極33がワイヤーボンディング方式
で接続されるように構成する。
を搭載してなるチップオンチップ方式の半導体装置に関
し、第2の半導体チップを更に高集積度化できる半導体
装置と半導体チップの実装方法の提供を目的とする。 【構成】 基板1に搭載された第1の半導体チップ2と
第1の半導体チップに搭載された第2の半導体チップ3
を有し、基板上の導体11と第1の半導体チップの電極21
がワイヤーボンディング方式によって接続され、第2の
半導体チップが第1の半導体チップにフェイスダウン方
式によって接続される半導体装置において、基板1上の
導体11または第1の半導体チップ2の電極21と第2の半
導体チップ3の背面電極33がワイヤーボンディング方式
で接続されるように構成する。
Description
【0001】
【産業上の利用分野】本発明は第1の半導体チップ上に
第2の半導体チップを搭載してなるチップオンチップ方
式の半導体装置に係り、特に第2の半導体チップの高集
積度化を可能にする半導体装置と半導体チップの実装方
法に関する。
第2の半導体チップを搭載してなるチップオンチップ方
式の半導体装置に係り、特に第2の半導体チップの高集
積度化を可能にする半導体装置と半導体チップの実装方
法に関する。
【0002】半導体集積回路の高集積度化に伴って特性
の異なる2種類の半導体チップを極めて小さい空間に実
装する手段として、第1の半導体チップの上に第2の半
導体チップを搭載するチップオンチップ方式の半導体装
置が実用化されている。
の異なる2種類の半導体チップを極めて小さい空間に実
装する手段として、第1の半導体チップの上に第2の半
導体チップを搭載するチップオンチップ方式の半導体装
置が実用化されている。
【0003】しかし第2の半導体チップには空間的な制
約があり従来の実装方法ではこれ以上高集積度化するこ
とが困難である。そこで第2の半導体チップを更に高集
積度化するための実装方法の改善が要望されている。
約があり従来の実装方法ではこれ以上高集積度化するこ
とが困難である。そこで第2の半導体チップを更に高集
積度化するための実装方法の改善が要望されている。
【0004】
【従来の技術】図3は従来のチップオンチップ方式の半
導体装置を示す断面図である。図において従来のチップ
オンチップ方式の半導体装置は基板1に第1の半導体チ
ップ2がダイボンディングされ、基板1上の導体11と第
1の半導体チップ2の電極21がワイヤーボンディングさ
れたワイヤー41によって接続されている。
導体装置を示す断面図である。図において従来のチップ
オンチップ方式の半導体装置は基板1に第1の半導体チ
ップ2がダイボンディングされ、基板1上の導体11と第
1の半導体チップ2の電極21がワイヤーボンディングさ
れたワイヤー41によって接続されている。
【0005】また第1の半導体チップ2と第2の半導体
チップ3には対向する位置にそれぞれ電極22、32が形成
されており、第2の半導体チップ3は電極形成面が向き
合うフェイスダウン方式によって第1の半導体チップ2
に接続されている。
チップ3には対向する位置にそれぞれ電極22、32が形成
されており、第2の半導体チップ3は電極形成面が向き
合うフェイスダウン方式によって第1の半導体チップ2
に接続されている。
【0006】半導体装置の動作を安定化させるには半導
体チップ背面の電位を常に一定にしておかなければなら
ない。第1の半導体チップのように基板に直接ダイボン
ディングされている場合は通常背面が接地され電位が一
定に保たれる。
体チップ背面の電位を常に一定にしておかなければなら
ない。第1の半導体チップのように基板に直接ダイボン
ディングされている場合は通常背面が接地され電位が一
定に保たれる。
【0007】しかしフェイスダウン方式によって接続さ
れる第2の半導体チップは背面が第1の半導体チップか
ら浮いており、かかる場合は通常第2の半導体チップに
背面接地用電極31を設け第1の半導体チップを介して接
地している。
れる第2の半導体チップは背面が第1の半導体チップか
ら浮いており、かかる場合は通常第2の半導体チップに
背面接地用電極31を設け第1の半導体チップを介して接
地している。
【0008】
【発明が解決しようとする課題】チップオンチップ方式
の半導体装置では第1の半導体チップに搭載される第2
の半導体チップに空間的な制約があり、例えば第1の半
導体チップと向き合う電極形成面に形成可能な電極の数
は空間的な制約によって限定される。
の半導体装置では第1の半導体チップに搭載される第2
の半導体チップに空間的な制約があり、例えば第1の半
導体チップと向き合う電極形成面に形成可能な電極の数
は空間的な制約によって限定される。
【0009】かかる第2の半導体チップにおいて更に高
集積度化しようとすると電極数の増加を図らなければな
らない。しかるに従来の半導体装置ではその電極の一部
が背面接地用として使用されるため高集積度化が抑制さ
れるという問題があった。
集積度化しようとすると電極数の増加を図らなければな
らない。しかるに従来の半導体装置ではその電極の一部
が背面接地用として使用されるため高集積度化が抑制さ
れるという問題があった。
【0010】本発明の目的は第2の半導体チップを更に
高集積度化できる半導体装置と半導体チップの実装方法
を提供することにある。
高集積度化できる半導体装置と半導体チップの実装方法
を提供することにある。
【0011】
【課題を解決するための手段】図1は本発明になるチッ
プオンチップ方式の半導体装置を示す断面図である。な
お全図を通し同じ対象物は同一記号で表している。
プオンチップ方式の半導体装置を示す断面図である。な
お全図を通し同じ対象物は同一記号で表している。
【0012】上記課題は基板1に搭載された第1の半導
体チップ2と第1の半導体チップ2に搭載された第2の
半導体チップ3を有し、基板1上の導体11と第1の半導
体チップ2の電極21がワイヤーボンディング方式によっ
て接続され、第2の半導体チップ3が第1の半導体チッ
プ2にフェイスダウン方式によって接続されてなる半導
体装置であって、基板1上の導体11と第2の半導体チッ
プ3の背面電極33がワイヤー42で接続されてなる本発明
の半導体装置によって達成される。
体チップ2と第1の半導体チップ2に搭載された第2の
半導体チップ3を有し、基板1上の導体11と第1の半導
体チップ2の電極21がワイヤーボンディング方式によっ
て接続され、第2の半導体チップ3が第1の半導体チッ
プ2にフェイスダウン方式によって接続されてなる半導
体装置であって、基板1上の導体11と第2の半導体チッ
プ3の背面電極33がワイヤー42で接続されてなる本発明
の半導体装置によって達成される。
【0013】
【作用】図1において基板上の導体と第2の半導体チッ
プの背面電極をワイヤーで接続することによって、従来
背面接地用として使用されていた電極が不要になりその
電極を利用して第2の半導体チップを更に高集積度化す
ることができる。即ち、第2の半導体チップを更に高集
積度化できる半導体装置と半導体チップの実装方法を実
現することができる。
プの背面電極をワイヤーで接続することによって、従来
背面接地用として使用されていた電極が不要になりその
電極を利用して第2の半導体チップを更に高集積度化す
ることができる。即ち、第2の半導体チップを更に高集
積度化できる半導体装置と半導体チップの実装方法を実
現することができる。
【0014】
【実施例】以下添付図により本発明の実施例について説
明する。なお図2は本発明になる半導体装置の他の実施
例を示す断面図である。
明する。なお図2は本発明になる半導体装置の他の実施
例を示す断面図である。
【0015】図1において本発明になる半導体装置の一
実施例は基板1に第1の半導体チップ2がダイボンディ
ングされ、基板1上の導体11と第1の半導体チップ2の
電極21がワイヤーボンディングされたワイヤー41によっ
て接続されている。
実施例は基板1に第1の半導体チップ2がダイボンディ
ングされ、基板1上の導体11と第1の半導体チップ2の
電極21がワイヤーボンディングされたワイヤー41によっ
て接続されている。
【0016】第1の半導体チップ2と第2の半導体チッ
プ3には対向する位置にそれぞれ電極22、32が形成され
ており、第2の半導体チップ3は電極形成面が向き合う
フェイスダウン方式によって第1の半導体チップ2に接
続されている。
プ3には対向する位置にそれぞれ電極22、32が形成され
ており、第2の半導体チップ3は電極形成面が向き合う
フェイスダウン方式によって第1の半導体チップ2に接
続されている。
【0017】第2の半導体チップ3の背面には1μm 程
度にAlを蒸着することによって背面電極33が形成されて
おり、基板1上の導体11と第2の半導体チップ3の背面
電極33はワイヤーボンディングされたワイヤー42によっ
て接続されている。
度にAlを蒸着することによって背面電極33が形成されて
おり、基板1上の導体11と第2の半導体チップ3の背面
電極33はワイヤーボンディングされたワイヤー42によっ
て接続されている。
【0018】また図2において本発明になる半導体装置
の他の実施例は基板1に第1の半導体チップ2がダイボ
ンディングされ、基板1上の導体11と第1の半導体チッ
プ2の電極21がワイヤーボンディングされたワイヤー41
によって接続されている。
の他の実施例は基板1に第1の半導体チップ2がダイボ
ンディングされ、基板1上の導体11と第1の半導体チッ
プ2の電極21がワイヤーボンディングされたワイヤー41
によって接続されている。
【0019】第1の半導体チップ2と第2の半導体チッ
プ3には対向する位置にそれぞれ電極22、32が形成され
ており、第2の半導体チップ3は電極形成面が向き合う
フェイスダウン方式によって第1の半導体チップ2に接
続されている。
プ3には対向する位置にそれぞれ電極22、32が形成され
ており、第2の半導体チップ3は電極形成面が向き合う
フェイスダウン方式によって第1の半導体チップ2に接
続されている。
【0020】第2の半導体チップ3の背面には1μm 程
度にAlを蒸着することによって背面電極33が形成されて
おり、導体11に接続された第1の半導体チップ2の電極
21と第2の半導体チップ3の背面電極33はワイヤー42に
よって接続されている。
度にAlを蒸着することによって背面電極33が形成されて
おり、導体11に接続された第1の半導体チップ2の電極
21と第2の半導体チップ3の背面電極33はワイヤー42に
よって接続されている。
【0021】このように基板に搭載された第1の半導体
チップと第1の半導体チップに搭載された第2の半導体
チップを有し、基板上の導体と第1の半導体チップの電
極がワイヤーボンディング方式によって接続され、第2
の半導体チップが第1の半導体チップにフェイスダウン
方式によって接続される半導体装置の製造において、基
板上の導体または第1の半導体チップの電極と第2の半
導体チップの背面電極が、ワイヤーボンディング方式に
よって接続される本発明の半導体装置および半導体チッ
プの実装方法は、従来背面接地用として使用されていた
電極が不要になりその電極を利用して第2の半導体チッ
プを更に高集積度化することができる。即ち、第2の半
導体チップを更に高集積度化できる半導体装置と半導体
チップの実装方法を実現することができる。
チップと第1の半導体チップに搭載された第2の半導体
チップを有し、基板上の導体と第1の半導体チップの電
極がワイヤーボンディング方式によって接続され、第2
の半導体チップが第1の半導体チップにフェイスダウン
方式によって接続される半導体装置の製造において、基
板上の導体または第1の半導体チップの電極と第2の半
導体チップの背面電極が、ワイヤーボンディング方式に
よって接続される本発明の半導体装置および半導体チッ
プの実装方法は、従来背面接地用として使用されていた
電極が不要になりその電極を利用して第2の半導体チッ
プを更に高集積度化することができる。即ち、第2の半
導体チップを更に高集積度化できる半導体装置と半導体
チップの実装方法を実現することができる。
【0022】
【発明の効果】上述の如く本発明によれば第2の半導体
チップを更に高集積度化できる半導体装置と半導体チッ
プの実装方法を提供することができる。
チップを更に高集積度化できる半導体装置と半導体チッ
プの実装方法を提供することができる。
【図1】 本発明になるチップオンチップ方式の半導体
装置を示す断面図である。
装置を示す断面図である。
【図2】 本発明になる半導体装置の他の実施例を示す
断面図である。
断面図である。
【図3】 従来のチップオンチップ方式の半導体装置を
示す断面図である。
示す断面図である。
1 基板 2、3 半導体チップ
11 導体 21、22、32 電極
33 背面電極 41、42 ワイヤー
Claims (3)
- 【請求項1】 基板(1) に搭載された第1の半導体チッ
プ(2) と第1の半導体チップ(2) に搭載された第2の半
導体チップ(3) を有し、 該基板(1) 上の導体(11)と第1の半導体チップ(2) の電
極(21)がワイヤーボンディング方式によって接続され、 第2の半導体チップ(3) が第1の半導体チップ(2) にフ
ェイスダウン方式によって接続されてなる半導体装置で
あって、 該基板(1) 上の導体(11)と第2の半導体チップ(3) の背
面電極(33)がワイヤー(42)で接続されてなることを特徴
とする半導体装置。 - 【請求項2】 基板(1) に搭載された第1の半導体チッ
プ(2) と第1の半導体チップ(2) に搭載された第2の半
導体チップ(3) を有し、 該基板(1) 上の導体(11)と第1の半導体チップ(2) の電
極(21)がワイヤーボンディング方式によって接続され、 第2の半導体チップ(3) が第1の半導体チップ(2) にフ
ェイスダウン方式によって接続されてなる半導体装置で
あって、 ワイヤーボンディング方式によって該基板(1) 上の導体
(11)に接続された第1の半導体チップ(2) の電極(21)
と、第2の半導体チップ(3) の背面電極(33)がワイヤー
(43)で接続されてなることを特徴とする半導体装置。 - 【請求項3】 基板(1) に搭載された第1の半導体チッ
プ(2) と第1の半導体チップ(2) に搭載された第2の半
導体チップ(3) を有し、 基板(1) 上の導体(11)と第1の半導体チップ(2) の電極
(21)がワイヤーボンディング方式によって接続され、 第2の半導体チップ(3) が第1の半導体チップ(2) にフ
ェイスダウン方式によって接続される半導体装置の製造
において、 該基板(1) 上の導体(11)または第1の半導体チップ(2)
の電極(21)と第2の半導体チップ(3) の背面電極(33)
が、ワイヤーボンディング方式によって接続されること
を特徴とする半導体チップの実装方法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3167853A JPH0513663A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置と半導体チツプの実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3167853A JPH0513663A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置と半導体チツプの実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0513663A true JPH0513663A (ja) | 1993-01-22 |
Family
ID=15857306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3167853A Pending JPH0513663A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置と半導体チツプの実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0513663A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5614766A (en) * | 1991-09-30 | 1997-03-25 | Rohm Co., Ltd. | Semiconductor device with stacked alternate-facing chips |
US6014586A (en) * | 1995-11-20 | 2000-01-11 | Pacesetter, Inc. | Vertically integrated semiconductor package for an implantable medical device |
KR20010064907A (ko) * | 1999-12-20 | 2001-07-11 | 마이클 디. 오브라이언 | 와이어본딩 방법 및 이를 이용한 반도체패키지 |
US6337579B1 (en) * | 1999-03-05 | 2002-01-08 | Rohm Co., Ltd. | Multichip semiconductor device |
JP2002134685A (ja) * | 2000-10-26 | 2002-05-10 | Rohm Co Ltd | 集積回路装置 |
US6563206B2 (en) * | 2001-01-15 | 2003-05-13 | Sony Corporation | Semiconductor device and semiconductor device structure |
US6576499B2 (en) | 1999-12-10 | 2003-06-10 | Nec Corporation | Electronic device assembly and a method of connecting electronic devices constituting the same |
KR100390466B1 (ko) * | 1999-12-30 | 2003-07-04 | 앰코 테크놀로지 코리아 주식회사 | 멀티칩 모듈 반도체패키지 |
US6617688B2 (en) | 2001-03-27 | 2003-09-09 | Nec Electronics Corporation | Semiconductor device and flat electrodes |
KR100426608B1 (ko) * | 2001-11-20 | 2004-04-08 | 삼성전자주식회사 | 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지 |
KR100480515B1 (ko) * | 2001-05-25 | 2005-04-06 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
DE19720300B4 (de) * | 1996-06-03 | 2006-05-04 | CiS Institut für Mikrosensorik gGmbH | Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung |
US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
US7211884B1 (en) | 2002-01-28 | 2007-05-01 | Pacesetter, Inc. | Implantable medical device construction using a flexible substrate |
US7595222B2 (en) | 2001-07-04 | 2009-09-29 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
-
1991
- 1991-07-09 JP JP3167853A patent/JPH0513663A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5614766A (en) * | 1991-09-30 | 1997-03-25 | Rohm Co., Ltd. | Semiconductor device with stacked alternate-facing chips |
US6014586A (en) * | 1995-11-20 | 2000-01-11 | Pacesetter, Inc. | Vertically integrated semiconductor package for an implantable medical device |
DE19720300B4 (de) * | 1996-06-03 | 2006-05-04 | CiS Institut für Mikrosensorik gGmbH | Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung |
US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
US6337579B1 (en) * | 1999-03-05 | 2002-01-08 | Rohm Co., Ltd. | Multichip semiconductor device |
US6798070B2 (en) | 1999-12-10 | 2004-09-28 | Nec Corporation | Electronic device assembly and a method of connecting electronic devices constituting the same |
US6576499B2 (en) | 1999-12-10 | 2003-06-10 | Nec Corporation | Electronic device assembly and a method of connecting electronic devices constituting the same |
KR20010064907A (ko) * | 1999-12-20 | 2001-07-11 | 마이클 디. 오브라이언 | 와이어본딩 방법 및 이를 이용한 반도체패키지 |
KR100390466B1 (ko) * | 1999-12-30 | 2003-07-04 | 앰코 테크놀로지 코리아 주식회사 | 멀티칩 모듈 반도체패키지 |
JP2002134685A (ja) * | 2000-10-26 | 2002-05-10 | Rohm Co Ltd | 集積回路装置 |
US6563206B2 (en) * | 2001-01-15 | 2003-05-13 | Sony Corporation | Semiconductor device and semiconductor device structure |
US6617688B2 (en) | 2001-03-27 | 2003-09-09 | Nec Electronics Corporation | Semiconductor device and flat electrodes |
KR100480515B1 (ko) * | 2001-05-25 | 2005-04-06 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
US7595222B2 (en) | 2001-07-04 | 2009-09-29 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
KR100426608B1 (ko) * | 2001-11-20 | 2004-04-08 | 삼성전자주식회사 | 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지 |
US7211884B1 (en) | 2002-01-28 | 2007-05-01 | Pacesetter, Inc. | Implantable medical device construction using a flexible substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5027188A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
US5220199A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
JPH0513663A (ja) | 半導体装置と半導体チツプの実装方法 | |
JPS60161641A (ja) | 回路パツケージとその製造方法 | |
JP2002134685A (ja) | 集積回路装置 | |
US4646126A (en) | Semiconductor device | |
US5276352A (en) | Resin sealed semiconductor device having power source by-pass connecting line | |
US20020003309A1 (en) | Semiconductor chip having pads with plural different junction type | |
JPH09120974A (ja) | 半導体装置 | |
KR20050046968A (ko) | 중앙부 패드와 재 배선된 패드에서 와이어 본딩된집적회로 칩패키지 | |
US7566589B2 (en) | Apparatus and method for signal bus line layout in semiconductor device | |
JPS62291129A (ja) | 半導体装置 | |
US7245027B2 (en) | Apparatus and method for signal bus line layout in semiconductor device | |
JP2697547B2 (ja) | 半導体集積回路装置 | |
JP3308047B2 (ja) | 半導体装置 | |
JP2001035993A (ja) | マルチチップモジュールおよびその製造方法 | |
JPH05343606A (ja) | マルチチップモジュール | |
EP0486027B1 (en) | Resin sealed semiconductor device | |
KR0142975B1 (ko) | 중간 도전성 베이스를 이용한 멀티칩 반도체 패키지 및 그 제조방법 | |
KR200148753Y1 (ko) | 반도체 패키지 | |
KR100230750B1 (ko) | 반도체 패키지 | |
JP3214614B2 (ja) | 電源ノイズ低減パッケージ | |
JPH04124844A (ja) | 半導体装置のボンディングパッド電極の構造 | |
JPS6245159A (ja) | 半導体装置 | |
JPH03230558A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990831 |