JPS62291129A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62291129A JPS62291129A JP61136698A JP13669886A JPS62291129A JP S62291129 A JPS62291129 A JP S62291129A JP 61136698 A JP61136698 A JP 61136698A JP 13669886 A JP13669886 A JP 13669886A JP S62291129 A JPS62291129 A JP S62291129A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- electrode
- semiconductor chip
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 239000004020 conductor Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 abstract description 22
- 239000000853 adhesive Substances 0.000 abstract description 6
- 230000001070 adhesive effect Effects 0.000 abstract description 6
- 229910001111 Fine metal Inorganic materials 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の詳細な説明
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体チップの表面電
極と裏面電極とが側壁導体層によって接続された半導体
装置に関する。
極と裏面電極とが側壁導体層によって接続された半導体
装置に関する。
従来、半導体装置の外部回路とパッケージの端子との接
続のための電極は、一般に内部回路を搭載した半導体基
板」二に形成されている。このような、従来の半導体装
置を、例えばチップキャリヤに実装し、外部回路と接続
しようとする場合には、一般に、次のような構成になっ
ていた。
続のための電極は、一般に内部回路を搭載した半導体基
板」二に形成されている。このような、従来の半導体装
置を、例えばチップキャリヤに実装し、外部回路と接続
しようとする場合には、一般に、次のような構成になっ
ていた。
第３図は従来の半導体装置の一例の断面図である。
従来例は、第３図に示すように、半導体チップ３０の裏
面電極３７を、例えば金・スズの合金等の半田層３６に
よって、チップキャリア内の誘電体基板３２上の表面導
体層３８に接続・固着し、半導体チップ３０の表面に設
けられた表面電極３３と誘電体基板３２の表面に設けら
れた表面導体層３４とを金属細線３５により接続した構
造となっている。
面電極３７を、例えば金・スズの合金等の半田層３６に
よって、チップキャリア内の誘電体基板３２上の表面導
体層３８に接続・固着し、半導体チップ３０の表面に設
けられた表面電極３３と誘電体基板３２の表面に設けら
れた表面導体層３４とを金属細線３５により接続した構
造となっている。
しかし、現在、例えば砒化ガリウム（ＧａＡｓ）等の化
合物半導体を用いてＧビット／Ｓオーダ以１−で動作す
る超高速の半導体装置が開発されているが、上記の従来
の構成により半導体チップを実装しようとすると、金属
細線３５のインダクタンスが大き過ぎる。
合物半導体を用いてＧビット／Ｓオーダ以１−で動作す
る超高速の半導体装置が開発されているが、上記の従来
の構成により半導体チップを実装しようとすると、金属
細線３５のインダクタンスが大き過ぎる。
上述した従来の半導体装置は、金属細線のインダクタン
スが大きいので高速性能を低下させてしまうという欠点
がある。
スが大きいので高速性能を低下させてしまうという欠点
がある。
本発明の目的は、金属細線によるインダクタンスを低減
すると共に実装方法が簡単な高信頼度・低コス）へで超
高速の半導体装置を提供することにある。
すると共に実装方法が簡単な高信頼度・低コス）へで超
高速の半導体装置を提供することにある。
本発明の半導体装置は、半導体チップの表面の所定の位
置に設けられた表面電極と、前記半導体チップの前記表
面電極に対応する裏面に設けられた裏面電極と、前記半
導体チップの側面に設けられかつ前記表面電極と前記裏
面電極とを接続する側壁導体層とを有して成る。
置に設けられた表面電極と、前記半導体チップの前記表
面電極に対応する裏面に設けられた裏面電極と、前記半
導体チップの側面に設けられかつ前記表面電極と前記裏
面電極とを接続する側壁導体層とを有して成る。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（Ｃ）は本発明の一実施例の上面図、底
面図及びＡ−Ａ線断面図である。
面図及びＡ−Ａ線断面図である。
この実施例は、第１図（ａ）に示ずように、半導体チッ
プ１０表面の周辺に設けられた表面電極１１が表面の中
央部に形成されている内部回路と電気的に接続されてお
り、しかも表面電極１】は、更に、第１図（ｂ）及び（
Ｃ）に示すように、半導体チップ１０の側面に形成され
た、例えば金めつき等の側壁導体１２により半導体チッ
プの裏面の裏面電極１３に接続された構造をしている。
プ１０表面の周辺に設けられた表面電極１１が表面の中
央部に形成されている内部回路と電気的に接続されてお
り、しかも表面電極１】は、更に、第１図（ｂ）及び（
Ｃ）に示すように、半導体チップ１０の側面に形成され
た、例えば金めつき等の側壁導体１２により半導体チッ
プの裏面の裏面電極１３に接続された構造をしている。
ここで、側壁導体層１２の形成には、半導体チップを形
成するための半導体基板に例えばレーザもしくは写真食
刻法により表面と裏面とを貫通ずる穴をあけ、次に、ス
パッタ及びめっき法等を用いて金属の導体層を被着する
という方法を用いる。特に、化合物半導体を半導体基板
として用いる場合には、半絶縁性基板を使用することが
できるため電極間の電気的分離は容易に実現される。
成するための半導体基板に例えばレーザもしくは写真食
刻法により表面と裏面とを貫通ずる穴をあけ、次に、ス
パッタ及びめっき法等を用いて金属の導体層を被着する
という方法を用いる。特に、化合物半導体を半導体基板
として用いる場合には、半絶縁性基板を使用することが
できるため電極間の電気的分離は容易に実現される。
更に、又、この実施例では、例えば半田等の金属融合性
の接着剤を、半導体装置の実装に用いることができるよ
うに、裏面に裏面導体層１４を設けている。
の接着剤を、半導体装置の実装に用いることができるよ
うに、裏面に裏面導体層１４を設けている。
第２図は本発明による半導体チップの使用例の断面図で
ある。
ある。
この使用例は、裏面に裏面導体層２５を設けた誘電体基
板２１上の表面導体層２２及び２３にそれぞれ半導体デ
ツプ１０の裏面導体層１４及び裏面電極１３を、接着剤
２４により、半導体チップ１０を誘電体基板２１に固着
すると共に半導体チップ上の表面電極１１を、側壁導体
層１２、裏面電極１３及び接着剤２４を通じて、誘電体
基板２１の表面導体層２３に接続している。従って、従
来例のような金属細線を使わずに、半導体チップの表面
電極と誘電体基板の導体層との接続を可能にしている。
板２１上の表面導体層２２及び２３にそれぞれ半導体デ
ツプ１０の裏面導体層１４及び裏面電極１３を、接着剤
２４により、半導体チップ１０を誘電体基板２１に固着
すると共に半導体チップ上の表面電極１１を、側壁導体
層１２、裏面電極１３及び接着剤２４を通じて、誘電体
基板２１の表面導体層２３に接続している。従って、従
来例のような金属細線を使わずに、半導体チップの表面
電極と誘電体基板の導体層との接続を可能にしている。
以」二説明したように本発明は、チップキャリヤを構成
する誘電体基板上の導体層と半導体チップの表面電極と
を側壁導体層を介して接続することによって、金属細線
によるインダクタンス増大に伴う超高速性能の低下を防
止し、かつ半導体チッブの誘電体基板への固着と半導体
チップの表面電極と誘電体基板上の表面導体層との接続
とを一時にできるので、作業工程及び時間の短縮によっ
て製造コストが低減できるという効果がある。
する誘電体基板上の導体層と半導体チップの表面電極と
を側壁導体層を介して接続することによって、金属細線
によるインダクタンス増大に伴う超高速性能の低下を防
止し、かつ半導体チッブの誘電体基板への固着と半導体
チップの表面電極と誘電体基板上の表面導体層との接続
とを一時にできるので、作業工程及び時間の短縮によっ
て製造コストが低減できるという効果がある。
又、半導体チップの裏面の導体層を誘電体基板の表面半
導体層に接着すれば熱抵抗が下がるので、信頼性がより
向上するという効果もある。
導体層に接着すれば熱抵抗が下がるので、信頼性がより
向上するという効果もある。
更に、半導体チップ表面が上になるように実装すれば、
実装後でもその表面を観察しうるため、衛星通信等の高
信頼度を保証せねばならない分野にも適用することが可
能である。
実装後でもその表面を観察しうるため、衛星通信等の高
信頼度を保証せねばならない分野にも適用することが可
能である。
第１図（ａ）〜（ｃ）は本発明の一実施例の上面図、底
面図及びＡ−Ａ線断面図、第２図は本発明による半導体
チップの使用例の断面図、第３図は従来の半導体装置の
一例の断面図である。 １０・・・半導体チップ、１１・・・表面電極、１２・
・・側壁導体層、１３・・・裏面電極、１４・・・裏面
導体層、２１・・・誘電体基板、２２．２３・・・表面
導体層、２４・・・接着剤、２５・・・裏面導体層、３
０・・・半導体チップ、３２・・・誘電体基板、３３・
・・表面電極、３４・・・表面導体層、３５・・・金属
細線、３６・・・半田層、３７・・・裏面電極、３８・
・・表面導体層。
面図及びＡ−Ａ線断面図、第２図は本発明による半導体
チップの使用例の断面図、第３図は従来の半導体装置の
一例の断面図である。 １０・・・半導体チップ、１１・・・表面電極、１２・
・・側壁導体層、１３・・・裏面電極、１４・・・裏面
導体層、２１・・・誘電体基板、２２．２３・・・表面
導体層、２４・・・接着剤、２５・・・裏面導体層、３
０・・・半導体チップ、３２・・・誘電体基板、３３・
・・表面電極、３４・・・表面導体層、３５・・・金属
細線、３６・・・半田層、３７・・・裏面電極、３８・
・・表面導体層。
Claims (1)
- 半導体チップの表面の所定の位置に設けられた表面電極
と、前記半導体チップの前記表面電極に対応する裏面に
設けられた裏面電極と、前記半導体チップの側面に設け
られかつ前記表面電極と前記裏面電極とを接続する側壁
導体層とを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136698A JPS62291129A (ja) | 1986-06-11 | 1986-06-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136698A JPS62291129A (ja) | 1986-06-11 | 1986-06-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62291129A true JPS62291129A (ja) | 1987-12-17 |
Family
ID=15181383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61136698A Pending JPS62291129A (ja) | 1986-06-11 | 1986-06-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62291129A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02178939A (ja) * | 1988-12-29 | 1990-07-11 | Sharp Corp | 半導体装置及びその製造方法 |
| JPH02265244A (ja) * | 1989-04-06 | 1990-10-30 | Nippon Precision Circuits Kk | 半導体装置 |
| JPH0321859U (ja) * | 1989-07-12 | 1991-03-05 | ||
| JPH03181191A (ja) * | 1989-12-11 | 1991-08-07 | Sanken Electric Co Ltd | 配線基板 |
| WO2003050850A2 (de) * | 2001-12-12 | 2003-06-19 | Infineon Technologies Ag | Kontaktierung eines halbleiterchips auf einem substrat in flip-chip-ähnlicher technologie |
| JPWO2015049852A1 (ja) * | 2013-10-01 | 2017-03-09 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5623768A (en) * | 1979-08-03 | 1981-03-06 | Nec Corp | Semiconductor device |
| JPS62202532A (ja) * | 1986-03-03 | 1987-09-07 | Agency Of Ind Science & Technol | 半導体装置 |
-
1986
- 1986-06-11 JP JP61136698A patent/JPS62291129A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5623768A (en) * | 1979-08-03 | 1981-03-06 | Nec Corp | Semiconductor device |
| JPS62202532A (ja) * | 1986-03-03 | 1987-09-07 | Agency Of Ind Science & Technol | 半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02178939A (ja) * | 1988-12-29 | 1990-07-11 | Sharp Corp | 半導体装置及びその製造方法 |
| JPH02265244A (ja) * | 1989-04-06 | 1990-10-30 | Nippon Precision Circuits Kk | 半導体装置 |
| JPH0321859U (ja) * | 1989-07-12 | 1991-03-05 | ||
| JPH03181191A (ja) * | 1989-12-11 | 1991-08-07 | Sanken Electric Co Ltd | 配線基板 |
| WO2003050850A2 (de) * | 2001-12-12 | 2003-06-19 | Infineon Technologies Ag | Kontaktierung eines halbleiterchips auf einem substrat in flip-chip-ähnlicher technologie |
| WO2003050850A3 (de) * | 2001-12-12 | 2004-03-11 | Infineon Technologies Ag | Kontaktierung eines halbleiterchips auf einem substrat in flip-chip-ähnlicher technologie |
| DE10161043B4 (de) * | 2001-12-12 | 2005-12-15 | Infineon Technologies Ag | Chipanordnung |
| JPWO2015049852A1 (ja) * | 2013-10-01 | 2017-03-09 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| US9966322B2 (en) | 2013-10-01 | 2018-05-08 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0208494B1 (en) | Method of fabricating a semiconductor apparatus comprising two semiconductor devices | |
| US6022758A (en) | Process for manufacturing solder leads on a semiconductor device package | |
| JP3014029B2 (ja) | 半導体素子の実装方法 | |
| US3996603A (en) | RF power semiconductor package and method of manufacture | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| JPS60161641A (ja) | 回路パツケージとその製造方法 | |
| JPH0513663A (ja) | 半導体装置と半導体チツプの実装方法 | |
| JPS62291129A (ja) | 半導体装置 | |
| KR100248035B1 (ko) | 반도체 패키지 | |
| JP2728322B2 (ja) | 半導体装置 | |
| JPS61287254A (ja) | 半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JPH06120296A (ja) | 半導体集積回路装置 | |
| JPH11265964A (ja) | 半導体装置とその製造方法 | |
| JPS6079763A (ja) | 半導体装置 | |
| JP3831173B2 (ja) | 半導体モジュール | |
| US6473310B1 (en) | Insulated power multichip package | |
| JPH0451056B2 (ja) | ||
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| KR200148753Y1 (ko) | 반도체 패키지 | |
| JPS61148826A (ja) | 半導体装置 | |
| JPS6245159A (ja) | 半導体装置 | |
| KR100253379B1 (ko) | 쉘케이스 반도체 패키지 및 그 제조방법 | |
| JPS6286847A (ja) | チツプキヤリア | |
| JPS60262434A (ja) | 半導体装置 |