DE10161043B4 - Chipanordnung - Google Patents

Chipanordnung Download PDF

Info

Publication number
DE10161043B4
DE10161043B4 DE10161043A DE10161043A DE10161043B4 DE 10161043 B4 DE10161043 B4 DE 10161043B4 DE 10161043 A DE10161043 A DE 10161043A DE 10161043 A DE10161043 A DE 10161043A DE 10161043 B4 DE10161043 B4 DE 10161043B4
Authority
DE
Germany
Prior art keywords
chip
contact
substrate
contact points
points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10161043A
Other languages
English (en)
Other versions
DE10161043A1 (de
Inventor
Jochen Dr. Müller
Boris Mayerhofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10161043A priority Critical patent/DE10161043B4/de
Priority to PCT/DE2002/004398 priority patent/WO2003050850A2/de
Priority to TW091135828A priority patent/TW594957B/zh
Publication of DE10161043A1 publication Critical patent/DE10161043A1/de
Application granted granted Critical
Publication of DE10161043B4 publication Critical patent/DE10161043B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]

Abstract

Chipanordnung mit
– einem Chip (20), in dessen Vorderseite (21) mindestens ein integriertes Bauelement ausgebildet ist, das elektrisch mit zumindest einem Kontaktpunkt (26) auf einer Rückseite (22) des Chips verbunden ist, die auf Bruchfestigkeit bearbeitet ist, und
– einem Substrat (10) mit einer Kontaktseite (11), auf der Kontaktflächen (12) zur Definition eines Kontaktflächenlayouts ausgebildet sind,
wobei der Chip (20) durch Ätzen nach dem Vereinzeln eine gegenüber der Vorderseite bruchstabilere Rückseite aufweist, und mit seiner, gegenüber der Vorderseite (21) bruchstabileren, Rückseite (22) auf dem Substrat (10) angeordnet ist, so daß zwischen den Kontaktpunkten (26) auf der Rückseite des Chips (20) und den Kontaktflächen (12) eine elektrische Verbindung hergestellt ist.

Description

  • Die Erfindung betrifft die Anordnung bzw. Kontaktierung eines Chips auf einem Substrat in Flip-Chip-ähnlicher Technologie. Anordnungen der beschriebenen Art weisen auf dem Substrat auf einer Kontaktseite eine Mehrzahl an Kontaktflächen zur Definition eines Kontaktflächenlayouts auf, mit denen der Chip elektrisch verbunden ist. Häufig werden die Chipanordnungen dann in Trägerkörper, beispielsweise in Chipkarten eingebaut.
  • Aus dem Stand der Technik ist es seit langem bekannt, einen Chip in Flip-Chip-Technologie mit dem Substrat zu verbinden. Ein derartiges Ausführungsbeispiel ist in der 2 dargestellt. Auf einer Kontaktseite 11 eines Substrats 10 sind beispielhaft zwei Kontaktflächen 12 vorgesehen. Die Kontaktflächen 12 könnten dabei auch bündig mit der Fläche der Kontaktseite 11 abschließen. Ein Chip 20, der auf seiner Vorderseite 21 mit Kontaktstellen 23 versehen ist, die zur Kontaktierung eines in der Vorderseite integrierten Bauelementes dienen, ist jeweils über eine Kontaktmetallisierung 25 mit den Kontaktflächen 12 auf dem Substrat 10 verbunden. Auf der Vorderseite 21 des Chips 20 ist üblicherweise eine (in der Figur nicht dargestellte) Passivierungsschicht zum Schutz der integrierten Bauelemente vorgesehen. Die Kontaktstellen 23 sind in der Passivierungsschicht gelegen oder reichen durch diese hindurch, um die in der Vorderseite des Chips ausgebildete integrierten Bauelemente zu kontaktieren. Zwischen der Vorderseite 21 und der Kontaktseite 11 des Substrates ist weiterhin eine Vergußmasse 31, die beispielsweise ein Kleber sein kann, vorgesehen. Dieser dient dazu, die Vorderseite des Chips sowie die elektrischen Verbindungen vor Feuchte zu schützen und die mechanische Halterung des Chip auf dem Substrat zu verbessern. Die Vergußmasse 31 könnte – auch wenn dies in 2 nicht dargestellt ist – den Chip 20 vollständig umgeben.
  • Werden die beschriebenen Chipanordnungen in Chipkarten eingebaut, so besteht bei der Nutzung der Chipkarten die Gefahr, daß die Chips oder die elektrischen Verbindungen auf Grund auf die Chipkarte bzw. die Chipanordnung einwirkender Biegebelastungen beschädigt werden. Zur Vermeidung derartiger Beschädigungen ist es bekannt, in dem Substrat Soll-Biegestellen, z. B. durch gezielte Schwächung des Substrates, vorzusehen, um die mechanischen Belastungen von dem Chip fernzuhalten. Die Gefahr, daß der Chip bzw. die in ihm ausgebildeten Bauelemente bei einer Biegebelastung beschädigt wird, ist in Chipanordnungen, die in Flip-Chip-Technologie aufgebaut sind, größer als bei konventionellen Chipanordnungen, die zur Herstellung eines elektrischen Kontaktes zwischen den Kontaktstellen des Chips und den Kontaktflächen des Substrates Bonddrähte verwenden.
  • In dem Dokument DE 198 40 248 A1 ist ein Chip mit einer Vorderseite und einer Rückseite beschrieben, der Anschlüsse zur Signaleinkoppelung sowohl auf der Vorder- als auch auf der Rückseite aufweist.
  • Das Dokument US 5,463,246 beschreibt einen Chip mit auf einer Oberseite des Chips angeordneten Bauelementen. Zur Kontaktierung des Chips dienende Kontaktierungselemente sind von einer Rückseite des Chips her zugänglich und durch Ausnehmungen im Chip mit den auf der Oberseite angeordneten Bauelementen verbunden. Die Rückseite des Chips ist gedünnt. Ein Chip mit einem in eine Ausnehmung eingebrachtes Kontaktierungselement und gedünnter Rückseite ist ebenfalls aus dem Dokument DE 197 46 642 C2 bekannt.
  • Aus dem Dokument DE 195 05 906 A1 ist bekannt, daß das Dünnen von Waferscheiben vor dem Zersägen derselben in einzelne Chips Beschädigungen während des Dünnungsvorganges vermindert.
    •
  • Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, eine Chipanordnung anzugeben, bei der der Chip auf ein Substrat aufgebracht ist und welche eine hohe Belastbarkeit im Falle einer auf die Chipanordnung einwirkenden Biegekraft aufweist.
  • Diese Aufgabe wird mit den Merkmalen des Anspruches 1 gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Der Erfindung liegt die Erkenntnis zu Grunde, daß der Bruch eines Chips in einer Chipanordnung hauptsächlich von der Seite ausgeht, die mit dem Substrat verbunden ist. Bei Chipanordnungen, die in Flip-Chip-Technologie auf das Substrat aufgebracht sind, bedeutet dies, das die Vorderseite, in der die integrierten Bauelemente ausgebildet sind, mit der Kontaktseite des Substrates verbunden ist. Dies hat zur Folge, daß von der Vorderseite die höchste Bruchgefahr ausgeht und somit eine Beschädigung der in der Vorderseite ausgebildeten integrierten Bauelemente wahrscheinlich ist.
  • Die Erfindung sieht deshalb eine Chipanordnung mit einem eine Vorderseite und eine Rückseite aufweisenden Chip vor, in dessen Vorderseite mindestens ein integriertes Bauelement ausgebildet ist, wobei der Chip auf oder in seiner Vorderseite zur Kontaktierung des integrierten Bauelementes mit Kontaktstellen versehen ist. Weiterhin weist der Chip erfindungsgemäß Kontaktmaterialelemente aus einem Kontaktmaterial auf, die sich in Materialaufnahmen zwischen den Kontaktstellen und Kontaktpunkten auf der Rückseite des Chips erstrecken. Die Chipanordnung umfaßt weiterhin ein Substrat mit einer Kontaktseite, auf der Kontaktflächen zur Definition eines Kontaktflächenlayouts ausgebildet sind. Der Chip ist derart auf dem Substrat angeordnet, daß die Rückseite des Chips auf der Kontaktseite des Substrats angeordnet ist und die Kontaktflächen unter Herstellung einer elektrischen Verbindung gegenüberliegend den Kontaktpunkten zum Liegen kommen.
  • Dies bedeutet, daß die Flip-Chip-ähnliche Kontaktierung des Chips mit dem Substrat über dessen Rückseite erfolgt. Da sich die integrierten Bauelemente nunmehr auf der der Kontaktseite des Substrats abgewandten Seite des Chips befinden, muß die elektrische Verbindung beispielsweise mittels einer Durchkontaktierung oder mittels entlang der Oberfläche des Chips verlaufender Leiterzüge erfolgen, so daß auch auf der Rückseite des Chips entsprechende Kontaktpunkte zur weiteren Kontaktierung zur Verfügung stehen.
  • Dies hat zur Folge, daß die Kontaktstellen auf der Vorderseite des Chips nicht notwendigerweise auf der Vorderseite ausgebildet sein müssen. Vielmehr können die Kontaktstellen, die zur Kontaktierung des integrierten Bauelementes dienen, auch in der Vorderseite, also nicht von außen her zugänglich, angeordnet sein. Beispielsweise könnten die Kontaktstellen unter der eingangs genannten Passivierungsschicht liegen. In beiden Fällen sind die Kontaktstellen als Metallisierungen, sogenannte Kontaktpads, ausgebildet. Jedoch ist nicht mal dies notwendig, wenn die Kontaktstellen ein dotiertes Gebiet, das in der Vorderseite des Chips vergraben ist, darstellen.
  • In einer bevorzugten Ausgestaltung ist vorgesehen, daß der Chip auf seiner Rückseite gedünnt ist. Das Dünnen der Rückseite kann mittels unterschiedlicher Methoden, z. B. Ätzen oder Polieren erfolgen. Durch die Wahl geeigneter Bearbeitungsmethoden ist es möglich, die Bruchfestigkeit der Rückseite zu erhöhen. Sofern die Kontaktstellen auf der Vorderseite des Chips ausgebildet sind, sind die Möglichkeiten die Vorderseite in Ihrer Bruchfestigkeit zu erhöhen jedoch beschränkt. Das Rückseitendünnen des Chips dient somit zur mechanischen Stabilisierung und zur Erhöhung der Bruchfestigkeit des Chips.
  • In einer weiteren vorteilhaften Ausgestaltung ist vorgesehen, daß die Materialaufnahmen durch den Chip hindurch verlaufen. Die in den Materialaufnahmen befindlichen Kontaktmaterialelemente stellen somit Durchkontaktierungen bzw. Rückseitenkontakte dar. Insbesondere im Zusammenhang mit der Rückseitendünnung stellt die Herstellung von Durchkontaktierungen bzw. Rückseitenkontakten ein erprobtes und zuverlässiges Herstellungsverfahren dar.
  • Alternativ oder zusätzlich kann vorgesehen sein, die Materialaufnahmen entlang der Vorderseite, der Rückseite und zumindest einer die Vorder- und Rückseite verbindenden Seitenkante des Chips verlaufen zu lassen. Die Herstellung eines elektrischen Kontaktes zwischen den auf der Vorderseite befindlichen Kontaktstellen und den auf der Rückseite befindlichen Kontaktpunkten erfolgt somit über auf der Oberfläche des Chips verlaufende Leiterstrukturen. In dieser Variante kann gegebenenfalls auf das Vorsehen von Durchkontaktierungen verzichtet werden.
    •
  • Die Erfindung wird an Hand der Zeichnungen nachfolgend näher erläutert. Es zeigen:
  • 1 ein Ausführungsbeispiel der erfindungsgemäßen Chipanordnung, und
  • 2 eine aus dem Stand der Technik und einleitend beschriebene Chipanordnung.
  • 1 zeigt ein Ausführungsbeispiel der erfindungsgemäßen Chipanordnung. Auf der Kontaktseite 11 eines Substrates 10 sind beispielhaft zwei Kontaktflächen 12 angeordnet. Die Kontaktflächen 12 könnten auch in der Kontaktseite 11 eingelassen sein, so daß sie bündig mit dessen Oberfläche abschließen.
  • Ein Chip 20 weist eine Vorderseite 21 und eine Rückseite 22 auf. In der Vorderseite 21 ist zumindest ein integriertes Bauelement ausgebildet. Die Vorderseite 21 wird deshalb auch als "aktive Seite" des Chips bezeichnet. Auf der Vorderseite 21 sind beispielhaft zwei Kontaktstellen 23 vorgesehen, die in konventioneller Weise ausgebildet sind. Dies bedeutet auf der Vorderseite 21 ist eine Passivierungsschicht aufgebracht, auf welcher die Kontaktstellen 23 ausgebildet sind. Die Kontaktstellen 23 reichen dann durch die Passivierungsschicht hindurch und kontaktieren jeweils wenigstens ein integriertes Bauelement.
  • Erfindungsgemäß ist die Rückseite 22 des Chips 20 der Kontaktseite 11 des Substrates 10 zugewandt und mit dieser mechanisch fest verbunden. Die mechanische Verbindung kann beispielsweise über einen Kleber 31 realisiert sein. Zur Herstellung eines elektrischen Kontaktes zwischen den Kontaktstellen 23 und den Kontaktflächen 12 des Substrates 10 sind in dem Chip Materialaufnahmen 29 ausgebildet, die von der Rückseite 22 bis zu der von der Vorderseite 21 abgewandten Seite der Kontaktstellen 23 reichen. Die Seitenwände 27 einer jeden Materialaufnahme 29 sind mit einem isolierenden Material 28 ausgekleidet. Der übrige Bereich ist mit einem Kontaktmaterialelement 24 aus einem elektrisch leitenden Kontaktmaterial ausgefüllt. An der Rückseite 22 bilden die Kontaktmaterialelemente Kontaktstellen 26, die ihrerseits über Kontaktmetallisierungen 25 mit den Kontaktflächen 12 des Substrats verbunden sind. Die Kontaktmetallisierungen 25 können beispielsweise Lotbumps oder Bumps aus leitfähigem Kleber sein. Nachdem die elektrische Verbindung zwischen den Kontaktstellen 23 des Chips 20 und den Kontaktflächen 12 über die Kontaktmaterialelemente und die Kontaktmetallisierungen 25 hergestellt ist, wird die Vergußmasse oder der Kleber 31 aufgebracht, so daß ein luftdichter Abschluß der elektrischen Kontakte sichergestellt ist. Darüber hinaus übernimmt die Vergußmasse oder der Kleber 31, wie oben bereits dargestellt, auch eine mechanische Halterung des Chips auf dem Substrat 10.
  • Die Materialaufnahmen 29 mit dem darin befindlichen Kontaktmaterialelement 24 sind auch als Durchkontaktierung oder Rückseitenkontakte bekannt. Die Herstellung derartiger Durchkontakte ist aus dem Stand der Technik seit langem bekannt und soll deshalb an dieser Stelle nur kurz dargestellt werden. Das Ausbilden der Materialaufnahme 29 kann dabei auf verschiedene Arten erfolgen:
    • a) Durch einen entsprechenden Ätzprozeß an einer geeigneten Stelle in der Prozeßführung vor dem Dünnen des Chips. Dabei wird ein Graben ("Trench") von der Vorderseite 21 an die entsprechende Stellen der Durchkontaktierung geätzt, der geringfügig tiefer ist als die spätere Bauteildicke.
  • Der Graben wird mit dem vorgesehenen elektrisch leitfähigen Kontaktmaterial aufgefüllt und mit den entsprechenden Kontaktstellen 23 der Bauelemente auf dem Chip 20 kontaktiert. Durch den später folgenden Dünnungsprozeß wird die Unterseite des gefüllten Trenches freigelegt und bildet die gewünschte Kontaktstelle auf der Rückseite.
    • b) Nach der Prozessierung des Chips 20, d. h. nach dem Ausbilden sämtlicher integrierter Bauelemente in der Vorderseite 21, dem Aufbringen der Passivierungsschicht und dem Ausbilden der Kontaktstellen 23 erfolgt eine Dünnung des Chips 20 von dessen Rückseite 22 her. Nach dem Dünnen der Rückseite 22 wird an den Stellen, an denen die Kontaktstellen 23 auf der Vorderseite gelegen sind, eine Materialaufnahme 29 von der Rückseite her in den Chip 20 ausgebildet. Das Ausbilden der Materialaufnahme kann z. B. durch einen Ätzprozeß erfolgen. Sobald die Rückseiten der Kontaktstellen 23 erreicht sind, kann ein elektrischer Kontakt zu diesen hergestellt werden. Zu diesem Zweck werden zunächst die Seitenwände 27 der Materialaufnahmen 29 mit einem isolierendem Material ausgekleidet. Anschließend wird der verbleibende Freiraum mit einem elektrisch leitfähigem Kontaktmaterial aufgefüllt. Da das Auffüllen mit dem Kontaktmaterial von der Rückseite 22 des Chips 20 her erfolgt, kann das Kontaktmaterialelement 24 an der an der Rückseite gebildeten Kontaktstelle nunmehr elektrisch kontaktiert werden. Insbesondere ist es hier auch möglich, auf die Rückseite 22 des Chips 20 zunächst eine Umverdrahtungsebene aufzubringen, um beispielsweise ein anderes, an das Kontaktflächenlayout angepasstes Layout der Kontaktstellen zu erzielen.
  • Die Kontaktierung kann mit allen aus dem Bereich der Flip-Chip-Technologie bekannten Verbindungstechnologien erfolgen.
  • Das Dünnen des Chips kann durch Ätzen, Polieren, Schleifen oder andere Material abtragende Verfahren vorgenommen werden. Abhängig von der Bearbeitungsmethode wird dabei die Bruchfestigkeit der Rückseite erhöht. Die durch den Dünnungsprozeß (Schleifen) verursachten Materialbeschädigungen werden auch durch Ätzen oder Polieren entfernt; die dadurch erzeugte Si-Oberfläche weist hohe Bruchspannungen auf. Die maximale Bruchspannung der Vorderseite ist durch die Erzeugung der Bauelemente vorgegeben und in der Regel niedriger.
  • Auch wenn dies in der 1 nicht explizit dargestellt ist, erfordert es die vorliegende Verbindungstechnologie zwischen Chip und Substrat natürlich nicht, daß die Kontaktstellen 23 auf der Vorderseite des Chips zugänglich sind. Die Kontaktstellen 23 könnten beispielsweise unterhalb einer weiteren Isolationsschicht gelegen sein.
  • Gleichfalls ist es denkbar, den elektrischen Kontakt zwischen den Kontaktstellen 23 und den Kontaktpunkten 26 auf der Rückseite des Chips über entlang der Oberfläche des Chips verlaufender Leiterstrukturen herzustellen. Denkbar ist diese Variante vor allem dann, wenn gegebenenfalls manche der Kontaktstellen nicht über eine durch den Chip hindurchgehende Durchkontaktierungen kontaktiert werden können.
  • Die Erfindung schafft somit eine Chipanordnung, die eine gegenüber dem Stand der Technik höhere Bruchfestigkeit aufweist, da die Verbindung des Chips über die auf maximale Bruchfestigkeit bearbeitete Rückseite erfolgt.
    • 10
    Substrat
    11
    Kontaktseite
    12
    Kontaktfläche
    20
    Chip
    21
    Vorderseite
    22
    Rückseite
    23
    Kontaktstelle
    24
    Kontaktmaterialelement
    25
    Kontaktmetallisierung
    26
    Kontaktpunkt
    27
    Seitenwand (der Materialaufnahme)
    28
    Isolierung
    29
    Materialaufnahme
    30
    Seitenkante
    31
    Kleber

Claims (5)

  1. Chipanordnung mit – einem Chip (20), in dessen Vorderseite (21) mindestens ein integriertes Bauelement ausgebildet ist, das elektrisch mit zumindest einem Kontaktpunkt (26) auf einer Rückseite (22) des Chips verbunden ist, die auf Bruchfestigkeit bearbeitet ist, und – einem Substrat (10) mit einer Kontaktseite (11), auf der Kontaktflächen (12) zur Definition eines Kontaktflächenlayouts ausgebildet sind, wobei der Chip (20) durch Ätzen nach dem Vereinzeln eine gegenüber der Vorderseite bruchstabilere Rückseite aufweist, und mit seiner, gegenüber der Vorderseite (21) bruchstabileren, Rückseite (22) auf dem Substrat (10) angeordnet ist, so daß zwischen den Kontaktpunkten (26) auf der Rückseite des Chips (20) und den Kontaktflächen (12) eine elektrische Verbindung hergestellt ist.
  2. Chipanordnung nach Anspruch 1, bei der die elektrische Verbindung des zumindest einen integrierten Bauelements und des zumindest einen Kontaktpunktes (26) über auf oder in der Vorderseite (21) angeordnete Kontaktstellen (23) erfolgt.
  3. Chipanordnung nach Anspruch 1 oder 2, bei der der Chip (20) Kontaktmaterialelemente (24) aus einem Kontaktmaterial aufweist, die sich in Materialaufnahmen (29) zwischen den Kontaktstellen (23) und Kontaktpunkten (26) auf der Rückseite (22) des Chips (20) erstrecken.
  4. Chipanordnung nach einem der vorhergehenden Ansprüche, bei der die Materialaufnahmen (29) durch den Chip (20) hindurch verlaufen.
  5. Chipanordnung nach einem der vorhergehenden Ansprüche, bei der die Materialaufnahmen (29) entlang der Vorderseite (21), der Rückseite (22) und zumindest einer die Vorder- und Rückseite verbindende Seitenkante (30) des Chips (20) verlaufen.
DE10161043A 2001-12-12 2001-12-12 Chipanordnung Expired - Fee Related DE10161043B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10161043A DE10161043B4 (de) 2001-12-12 2001-12-12 Chipanordnung
PCT/DE2002/004398 WO2003050850A2 (de) 2001-12-12 2002-11-29 Kontaktierung eines halbleiterchips auf einem substrat in flip-chip-ähnlicher technologie
TW091135828A TW594957B (en) 2001-12-12 2002-12-11 Chip arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10161043A DE10161043B4 (de) 2001-12-12 2001-12-12 Chipanordnung

Publications (2)

Publication Number Publication Date
DE10161043A1 DE10161043A1 (de) 2003-07-03
DE10161043B4 true DE10161043B4 (de) 2005-12-15

Family

ID=7708942

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10161043A Expired - Fee Related DE10161043B4 (de) 2001-12-12 2001-12-12 Chipanordnung

Country Status (3)

Country Link
DE (1) DE10161043B4 (de)
TW (1) TW594957B (de)
WO (1) WO2003050850A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247517B2 (en) * 2003-09-30 2007-07-24 Intel Corporation Method and apparatus for a dual substrate package
FR2874127B1 (fr) * 2004-08-03 2006-12-08 United Monolithic Semiconduct Boitier miniature hyperfrequence pour montage en surface et procede de fabrication du boitier

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291129A (ja) * 1986-06-11 1987-12-17 Nec Corp 半導体装置
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5463246A (en) * 1988-12-29 1995-10-31 Sharp Kabushiki Kaisha Large scale high density semiconductor apparatus
DE19505906A1 (de) * 1995-02-21 1996-08-22 Siemens Ag Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite
EP0907206A1 (de) * 1997-10-01 1999-04-07 Matsushita Electronics Corporation Substratdurchkontakt und Herstellungsverfahren dafür
DE19840248A1 (de) * 1998-09-03 2000-03-16 Fraunhofer Ges Forschung Schaltungschip mit spezifischer Anschlußflächenanordnung
DE19746642C2 (de) * 1997-10-22 2002-07-18 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiterbauelements sowie dessen Verwendung in einer Chipkarte

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5973396A (en) * 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291129A (ja) * 1986-06-11 1987-12-17 Nec Corp 半導体装置
US5463246A (en) * 1988-12-29 1995-10-31 Sharp Kabushiki Kaisha Large scale high density semiconductor apparatus
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
DE19505906A1 (de) * 1995-02-21 1996-08-22 Siemens Ag Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite
EP0907206A1 (de) * 1997-10-01 1999-04-07 Matsushita Electronics Corporation Substratdurchkontakt und Herstellungsverfahren dafür
DE19746642C2 (de) * 1997-10-22 2002-07-18 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiterbauelements sowie dessen Verwendung in einer Chipkarte
DE19840248A1 (de) * 1998-09-03 2000-03-16 Fraunhofer Ges Forschung Schaltungschip mit spezifischer Anschlußflächenanordnung

Also Published As

Publication number Publication date
WO2003050850A3 (de) 2004-03-11
DE10161043A1 (de) 2003-07-03
TW200302560A (en) 2003-08-01
WO2003050850A2 (de) 2003-06-19
TW594957B (en) 2004-06-21

Similar Documents

Publication Publication Date Title
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE10205026C1 (de) Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
DE102006033319B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
DE102008033395B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102005035393B4 (de) Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement
DE102011053161B4 (de) Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
EP0860876A2 (de) Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
DE102004012595A1 (de) Interposer, Interposer-Package und diese verwendende Vorrichtung
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE102005004160A1 (de) Halbleiterbaustein und Verfahren zum Herstellen desselben
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
WO2010081603A1 (de) Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
EP1198002B1 (de) Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben
DE10161043B4 (de) Chipanordnung
EP2191502B1 (de) Elektronisches system und verfahren zur herstellung eines dreidimensionalen elektronischen systems
EP1247250B1 (de) Chipkartenanordnung
DE10147375B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10323394B4 (de) Verfahren zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken und Verfahren zum Herstellen einer Anordnung von Halbleiterstücken
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE102018108611B4 (de) Gehäuse für elektrische Vorrichtung und Verfahren zum Herstellen des Gehäuses
DE10361696B4 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
DE102004041888B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee