DE102004041888B4 - Herstellungsverfahren für eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen - Google Patents

Herstellungsverfahren für eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen Download PDF

Info

Publication number
DE102004041888B4
DE102004041888B4 DE102004041888A DE102004041888A DE102004041888B4 DE 102004041888 B4 DE102004041888 B4 DE 102004041888B4 DE 102004041888 A DE102004041888 A DE 102004041888A DE 102004041888 A DE102004041888 A DE 102004041888A DE 102004041888 B4 DE102004041888 B4 DE 102004041888B4
Authority
DE
Germany
Prior art keywords
semiconductor device
rewiring
contact
potting compound
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004041888A
Other languages
English (en)
Other versions
DE102004041888A1 (de
Inventor
Harry Hedler
Thorsten Meyer
Roland Irsigler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004041888A priority Critical patent/DE102004041888B4/de
Priority to US11/210,723 priority patent/US8598716B2/en
Priority to CNB2005100959832A priority patent/CN100470791C/zh
Publication of DE102004041888A1 publication Critical patent/DE102004041888A1/de
Application granted granted Critical
Publication of DE102004041888B4 publication Critical patent/DE102004041888B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

Herstellungsverfahrung für eine Halbleitervorrichtung, mit den Schritten:
a) Bereitstellen eines ersten Halbleiterbauelements (21);
b) Einbetten des ersten Halbleiterbauelements (21) in eine erste Vergussmasse (20), wobei erste Kontaktbereiche (22) des ersten Halbleiterbauelements nicht bedeckt werden;
c) Aufbringen einer Kontaktverbindungseinrichtung (29) auf den ersten Kontaktbereich (22);
d) Ausbilden einer ersten Umverdrahtung (23, 44) zur Kontaktierung der Kontaktverbindungseinrichtung (29), wobei die erste Umverdrahtung (23, 44) sich bis auf die erste Vergussmasse (20) erstreckt;
e) Anordnen eines zweiten Halbleiterbauelements (26) mit einem zweiten Kontaktbereich (28) derart, dass der zweite Kontaktbereich (28) dem ersten Kontaktbereich (22) zugewandt ist und die Kontaktverbindungseinrichtung (29) den zweiten Kontaktbereich (28) mit dem ersten Kontaktbereich (22) leitend verbindet;
f) Einbetten des zweiten Halbleiterbauelements in einer zweiten Vergussmasse (34);
g) Aufbringen von externen Kontakten (36) auf die zweite Vergussmasse (34) und Abscheiden einer zweiten Umverdrahtung (37, 48, 49) mittels eines Dünn schichtverfahrens zum Verbinden...

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen.
  • Die DE 40 41 224 A1 beschreibt ein Chip-Modul aus wenigstens zwei Halbleiterchips, die mit ihren aktiven Flächen einander gegenüberliegend in sandwichartiger Bauform zusammengefügt sind. Eine zweilagige flexible Leiterplatte ist zwischen den Chips als Verschaltungsmöglichkeit angeordnet.
  • Die US 2003/0178716 A1 betrifft eine gestapelte Halbleitervorrichtung mit zwei Halbleiterchips, die mittels eines Interposes miteinander verbunden sind. Mit einem Drahtbonding erfolgt eine Verbindung zu einem Substrat.
  • Die US 6,310,392 B1 betrifft gestapelte Microballgehäuse mit Masseleitungen, die parallel zu Signalleitungen verlaufen, um die Impedanz einzustellen.
  • Obwohl die vorliegende Erfindung in Bezug auf Speicherbauelemente beschrieben wird, ist die Erfindung darauf nicht beschränkt.
  • Speicherbauelemente werden untereinander z.B. über ein Bussystem miteinander verbunden. Die vorgesehenen Verdrahtungswege insbesondere der Signalleitungen sollten möglichst kurz sein. Eine Technik sieht vor Speicherbauelemente zu stapeln. Die Länge der Verdrahtungen zwischen übereinanderliegenden Kontakten wird auf diese Weise gering gehalten. In 11 ist eine bekannte Anordnung von gehäusten Halbleiterbauelementen 5 dargestellt. Zwei gehäuste Halbleiterbauelemente werden aufeinander platziert und die externe Verdrahtung 3 miteinander elektrisch verbunden. Eine weitere Anordnung zur Stapelung ist in 12 dargestellt. Hierbei sind zwei ungehäuste Halbleiterbauelemente 2 innerhalb eines Gehäuses aufeinander platziert und werden durch eine interne Verdrahtung 1 jeweils mit der externen Verdrahtung 3 des Gehäuses elektrisch verbunden. Eine weitere Variante ist in 13 dargestellt. Hierbei sind in der Vorrichtung 8 zwei Halbleiterbauelemente 2 um eine Zwischenschicht 6 gruppiert und abermals sind die einzelnen Halbleiterbauelemente über eine interne Verdrahtung 1 mit der externen Verdrahtung 3 des Gehäuses verbunden. Eine vierte Variante ist in 14 dargestellt, welche sich von der vorhergehenden Anordnung dadurch unterscheidet, dass zwei Halbleiterbauelemente 12 innerhalb eines Gehäuses gestapelt sind, wobei eine interne Drahtverbindung 1 und ein Interposer-Substrat die Verbindung zu den externen Zuleitungen, hier in Form von Lotbällchen 16, bilden.
  • Nachteiligerweise sind in allen vier vorgestellten bekannten Halbleitervorrichtungen die Verdrahtungen zwischen den Kontaktbereichen 10 der untereinander verbundenen einzelnen Halbleiterbauelemente nicht impedanz-angepasst. Insbesondere ist keine Impedanzanpassung für die Bondingdrähte mit einer typische Länge in der Größenordnung von 1 mm vorgesehen. Kommende Speichergenerationen mit Signalanteilen im Frequenzbereich von >1 GHz sind über diese Bondingdrähte nicht übertragbar.
  • Eine weitere Problematik ergibt sich für Bussysteme, welche Verzweigungen der Signalleitungen aufweisen. Hierbei ist ein einfache Impedanzanpassung ohne zusätzliche Kapazitäten und Induktivitäten aller Verdrahtungsabschnitte nicht möglich. Deshalb weisen Bussysteme immer Abschnitte mit einer schlechten Impedanz-Anpassung auf.
  • Hieraus ergibt sich die Problematik, dass die Performance zukünftiger Speicherbauelemente mit durch Signalreflektionen und Interferenzeffekte bedingt durch die Verdrahtung beschränkt wird.
    •
  • Aufgabe der vorliegenden Erfindung ist es, ein Herstellungsverfahren für eine Halbleitervorrichtung zur Verfügung zu stellen, welche es ermöglicht, Halbleiterbauelemente zu stapeln und zugleich eine verbesserte Verdrahtung bereitzustellen.
  • Die vorstehende Aufgabe wird durch das in Anspruch 1 genannte Verfahren gelöst.
  • Der Kern der Erfindung besteht darin, dass zwei Halbleiterbauelemente mit ihren aktiven Flächen einander zugewandt angeordnet sind. Dabei ergibt sich, dass die Kontaktbereiche der jeweiligen Halbleiterbauelemente sehr nahe aneinander platzierbar sind. Damit befindet sich die Aufspaltung der elektrischen Leitungen zu den Halbleiterkontakten in unmittelbarer Nähe der Halbleiterkontakte. Die Länge der nicht angepassten Verdrahtungsstücke nach der Aufspaltung ist dementsprechend vernachlässigbar kurz.
  • Das erfindungsgemäße Herstellungsverfahren der Halbleitervorrichtung löst die Aufgabe dadurch, dass ein Halbleiterbauelement in eine Vergussmasse eingebettet und eine Umverdrahtung aufgebracht wird und in einem nachfolgenden Schritt ein zweites Halbleiterbauelement dem ersten Halbleiterbauelement gegenüberliegend derart angeordnet wird, dass sich deren Kontaktbereiche einander gegenüberstehen und die zuvor aufgebrachte Umverdrahtung zwischen den beiden Halbleiterbauelementen befindet. Die beiden Kontaktbereiche werden über eine Kontaktverbindungs-Einrichtung miteinander verbunden.
  • Gemäß einer bevorzugten Ausführungsform werden die Signalführenden Verdrahtungen beabstandet zu einer Massenfläche geführt, von welcher sie durch eine dielektrische Schicht getrennt sind. Der Querschnitt der Signalverdrahtung, der Abstand der Signalverdrahtungen zu den Masseflächen sowie das Dielektrikum sind derart gewählt, dass eine optimale Impedanzanpassung für die typischen Frequenzen der Halbleitervorrichtung vorhanden sind.
  • Die Halbleiterbauelemente sind in einer Vergussmasse oder einem Rahmen eingebettet. Die Vergussmasse kann polymerhaltig sein.
  • Die Kontaktverbindungseinrichtung können Lotdepots und/oder einen, leitfähigen Kleber aufweisen.
    •
  • Im Folgenden werden Ausführungsbeispiele in Verbindung mit den Figuren im Detail erläutert.
  • Es zeigen:
  • 1-6 schematische Darstellungen einer Ausführungsform des Herstellungsverfahrens;
  • 7 und 8 schematische Darstellungen einer zweiten Ausführungsform des Herstellungsverfahrens und einer Impedanz-angepassten Halbleitervorrichtung;
  • 9 und 10 eine schematische Darstellung einer dritten Ausführungsform des Herstellungsverfahrens und einer Impedanz angepassten Halbleitervorrichtung; und
  • 11-14 schematische Darstellungen gestapelter Halbleiterbauelementvorrichtungen nach dem Stand der Technik.
  • In den 1-6 wird eine Ausführungsform eines Herstellungsverfahrens der vorliegenden Erfindung im Detail erläutert. Auf detaillierte Beschreibungen von Maskierungs- und Ätztechniken wird verzichtet, da davon ausgegangen wird, dass diese Techniken hinreichend bekannt sind.
  • In einem ersten Schritt, in 1 dargestellt, wird ein erstes Halbleiterbauelement 21 in eine Vergussmasse oder Rahmen 20 eingebettet. Diese Vergussmasse besteht typischerweise aus einem Polymer. Das erste Halbleiterbauelement 21 weist einen Kontaktbereich 22 auf. Dieser Kontaktbereich befindet sich entlang einer Mittellinie auf einer aktiven Seite 25 des Halbleiterbauelements. Diese aktive Seite 25 wird nicht durch die Vergussmasse 20 bedeckt. Vorteilhafterweise bildet die aktive Fläche 25 mit einer oberen Fläche 24 der Vergussmasse 20 eine Ebene. In einem weiteren Schritt, in 2 darge stellt, wird eine Umverdrahtung 23 auf das erste Halbleiterbauelement und der Vergussmasse aufgebracht. Diese Umverdrahtung 23 ist in Kontakt mit dem Kontaktierungsbereich 22 des ersten Halbleiterbauelements 21. Die Umverdrahtung 23 wird bei einreihiger Kontaktanordnung typischerweise entlang des Kontaktbereiches abwechselnd auf die linke und rechte Seite vorgenommen. In einem nachfolgenden Schritt, in 3 dargestellt, werden adhäsive Erhebung 27 in einem Teilbereich des ersten Halbleiterbauelements, sowie eine Kontaktverbindungseinrichtung 29 auf die einzelnen Kontakte in dem Kontaktbereich 22 aufgebracht. Die Kontaktverbindungseinrichtung 29 kann Lotdepots und/oder Leitkleber aufweisen.
  • Nachfolgend wird ein zweites Halbleiterbauelement 26 mit seiner aktiven Oberfläche 30 und dem darin befindlichen Kontaktierungsbereich 28 auf den klebenden Erhebungen 27 befestigt. Dabei ist das zweite Halbleiterbauelement derart orientiert, dass dessen Kontaktierungsbereich 28 dem Kontaktierungsbereich 22 des ersten Halbleiterbauelements gegenübersteht. Eine leitfähige Verbindung zwischen den Kontaktierungsbereichen 22 des ersten und den Kontaktierungsbereichen 28 des zweiten Halbleiterbauelements wird dadurch erreicht, dass der Kontaktierungsbereich 28 mit der Kontaktverbindungseinrichtung 29 in Kontakt gebracht wird und durch Aushärten bzw. Umschmelzen der Kontaktverbindungseinrichtung 29 eine dauerhafte Verbindung hergestellt wird. Gegebenenfalls wird dabei ein Wärmeschritt ausgeführt, um z.B. das Lot zu verflüssigen. Auf diese Weise wird erreicht, dass die Umverdrahtung 23 mit beiden Halbleiterbauelemente 21, 26 eine Verbindung aufweist. Die Verzweigung der Umverdrahtung für die beiden Halbleiterbauelemente 21, 26 befindet sich somit unmittelbar zwischen den beiden Kontaktierungsbereichen 22 und 28. Mit einer einfachen Abschätzung, dass eine nicht angepasste Signalübertragungsstrecke kürzer als ein Zehntel der Wellenlänge des Signals in dem Medium sein muss, ergibt sich für einen Abstand der Kontaktbereiche von 100 μm zueinander eine Grenzfrequenz von 200 GHz für diese Ausführungsform. Auf diese Weise lässt sich eine sehr schnelle Kommunikation zwischen den beiden über die Kontaktverbindungseinrichtung verbundenen Halbleiterbauelemente realisieren. Des Weiteren ist gewährleistet, dass die Signalübertragungsstrecken von externen Kontakten der Vorrichtung zu den einzelnen Halbleiterbauelementen nahezu gleich lang sind, womit Signallaufsunterschiede minimiert werden.
  • In einem nachfolgenden Schritt, in 4 dargestellt, kann das Trägersubstrat des zweiten Halbleiterbauelements abgeschliffen werden. Hierbei sind Dicken von 50 μm erreichbar. Dies ist vorteilhaft, um eine geringe Bauhöhe der Halbleitervorrichtung zu erreichen.
  • Um eine mechanische Stabilität der Halbleitervorrichtung zu erreichen, wird das zweite Halbleiterbauelement in ein Substrat 34 eingebettet. Dieses Substrat kann der Vergussmasse 20 entsprechen. Durch die Einbettung können auch die Hohlräume 33 zwischen den beiden Halbleiterbauelementen gefüllt werden. Ein Bereich 35 am Rande der Umverdrahtungen wird nicht durch das Substrat 34 bedeckt. Dies kann durch nachträgliches Entfernen des Substrats bzw. durch vorheriges Aufbringen einer Maske und abschließendes Entfernen dieser Maske nach dem Aufbringen des Substrats 34 erreicht werden. Der Bereich 35, welcher nicht durch das Substrat 34 bedeckt wird, befindet sich vorteilhafter Weise in der Nähe des Randes des Substrats 20. Somit weisen die externe Kontaktierungsbereiche 36 einen Abstand zueinander auf, welcher eine einfache Montage auf einer Leiterplatte ermöglicht. In 6 ist gezeigt, dass auf den Bereich der unbedeckten Umverdrahtung 23 eine kurze Umverdrahtung 37 abgeschieden wird, welche die Kontaktierungsbereiche 36, welche sich auf einer Oberfläche des Substrats 34 befinden, kontaktiert. Hierzu wird die Umverdrahtung 37 strukturiert.
  • Die Abscheidung der Umverdrahtung 37 erfolgt mittels Dünnschicht technologie wie z.B. Abscheiden in einer Plasmareaktionskammer.
  • In 7 ist eine schematische Darstellung einer zweiten Ausführungsform der vorliegenden Erfindung beschrieben. Nachdem ein erstes Halbleiterbauelement 21 in die Vergussmasse 20 eingebettet und eine Umverdrahtung 23 ausgebildet wurde, wird eine dielektrische Schicht 40 abgeschieden. Die dielektrische Schicht 40 ist derart gestaltet, dass sie einen äußeren Bereich der Umverdrahtung 23 im Bereich des der Vergussmasse 20 nicht bedeckt. Auf die dielektrische Schicht wird eine leitfähige Schicht 41 abgeschieden. Diese leitfähige Schicht 41 bildet nachfolgend eine Äquipotential- oder eine Massefläche. Nach bekannten Techniken bzw. Kenntnissen der Elektrodynamik wird bei einer gegebenen elektrischen Konstante des Dielektrikums 40 und den typischen Frequenzen des Halbleiterbauelements die Stärke der dielektrischen Schicht 40 sowie die Breite der Verdrahtung 23 derart gewählt, dass eine optimale Impedanzanpassung möglich ist.
  • In nachfolgenden Schritten wird, wie bei dem ersten Ausführungsbeispiel beschrieben, ein zweites Halbleiterbauelement mit Hilfe von klebenden Erhebungen auf dem zweiten Halbleiterbauelement bzw. auf der dielektrischen Schicht befestigt. Eine elektrische Verbindung wird wiederum durch eine Kontaktverbindungseinrichtung 29 zwischen den beiden Kontaktierungsbereichen 22 und 28 erreicht. Nachfolgend wird ein Substrat 34 aufgebracht, um das zweite Halbleiterbauelement einzugießen. Auf das Substrat 34 wird eine leitfähige Schicht 42, typischerweise aus einem Metall, abgeschieden, welche eine Äquipotential- oder Massefläche darstellt. Auf die leitfähige Massefläche 42 wird ein Dielektrikum 43 abgeschieden. In den abschließenden Schritten erfolgt eine Umverdrahtung 48, welche die Umverdrahtung 23 mit den externen Kontaktierungsbereichen verbindet, welche sich auf einer obersten Oberfläche der dielektrischen Schicht 43 befinden. Eine Impedanzanpassung der zweiten Umverdrahtung 48 wird durch die zweite Mas sefläche 42 und die dazwischen liegende dielektrische Schicht 43 erreicht. Der Vorteil dieser Ausführungsform liegt darin, dass im Wesentlichen eine Impedanzanpassung von der externen Kontaktierung 36 bis hin zu der Verzweigung der Umverdrahtung 23 in unmittelbarer Nähe der Kontaktierungsbereiche 22 und 28 gewährleistet ist.
  • In den 9 und 10 ist eine dritte Ausführungsform der vorliegenden Erfindung dargestellt. Diese unterscheidet sich von der zweiten Ausführungsform dadurch, dass in einem ersten Schritt auf das erste eingebettete Halbleiterbauelement 21 eine Äquipotential- oder Massefläche 45 aufgebracht wird. Diese Massefläche 45 berührt nicht den Kontaktierungsbereich 22. Auf die Massefläche 45 wird eine dielektrische Schicht 40 abgeschieden. Danach wird eine Umverdrahtung 44 gebildet. Diese Umverdrahtung kontaktiert den Kontaktierungsbereich 22. Eine Impedanzanpassung dieser Umverdrahtung wird durch die Massefläche 45 und die dielektrische Schicht 40 erreicht. Die nachfolgenden Schritte zur Herstellung der dritten Ausführungsform der vorliegenden Erfindung entsprechen denen der zweiten Ausführungsform.
  • Obwohl die vorliegende Erfindung an Hand von bevorzugten Ausführungsbeispielen beschrieben wurde, ist sie darauf nicht beschränkt. Insbesondere sind vielfältige Techniken bekannt, um das zweite Halbleiterbauelement auf dem ersten Halbleiterbauelement zu befestigen. Weiterhin sind die Materialien für die Umverdrahtung nicht auf Metalle beschränkt sondern können ebenso aus dotierten Halbleitermaterialien bestehen.
    • 1
    interne Verdrahtung
    2
    ungehäustes Halbleiterbauelement
    3
    externer Kontaktierungsbereich
    4
    Gehäuse
    5
    Halbleiterbauelement
    6
    Trägersubstrat
    7, 8
    Halbleitervorrichtung mit gestapelten Halbleiterbauelementen
    10
    Kontaktbereich von 2
    11
    Deckschicht
    12
    Halbleiterbauelement
    13
    Interposer mit interner Verdrahtung
    14
    Beabstandung
    15
    Isolierung
    16
    externer Kontakt
    17
    Kontaktierungsbereich
    20
    erstes Substrat oder Vergussmasse
    21
    erstes Halbleiterbauelement
    22
    erster Kontaktbereich von 21
    23, 44
    erste Umverdrahtung
    24
    Oberfläche von 20
    25
    erste aktive Seite von 21
    26
    zweites Halbleiterbauelement
    27
    klebende Erhebung
    28
    zweiter Kontaktbereich von 26
    29
    Kontaktverbindungseinrichtung
    30
    zweite aktive Seite von 26
    31
    zweite inaktive Seite von 26
    33
    Hohlräume
    34
    zweites Substrat
    35
    Kontaktierungsöffnung
    36
    externer Kontakt
    37, 48, 49
    zweite Umverdrahtung
    40, 43
    dielektrische Schicht
    41, 42, 45, 50
    Massefläche

Claims (3)

  1. Herstellungsverfahrung für eine Halbleitervorrichtung, mit den Schritten: a) Bereitstellen eines ersten Halbleiterbauelements (21); b) Einbetten des ersten Halbleiterbauelements (21) in eine erste Vergussmasse (20), wobei erste Kontaktbereiche (22) des ersten Halbleiterbauelements nicht bedeckt werden; c) Aufbringen einer Kontaktverbindungseinrichtung (29) auf den ersten Kontaktbereich (22); d) Ausbilden einer ersten Umverdrahtung (23, 44) zur Kontaktierung der Kontaktverbindungseinrichtung (29), wobei die erste Umverdrahtung (23, 44) sich bis auf die erste Vergussmasse (20) erstreckt; e) Anordnen eines zweiten Halbleiterbauelements (26) mit einem zweiten Kontaktbereich (28) derart, dass der zweite Kontaktbereich (28) dem ersten Kontaktbereich (22) zugewandt ist und die Kontaktverbindungseinrichtung (29) den zweiten Kontaktbereich (28) mit dem ersten Kontaktbereich (22) leitend verbindet; f) Einbetten des zweiten Halbleiterbauelements in einer zweiten Vergussmasse (34); g) Aufbringen von externen Kontakten (36) auf die zweite Vergussmasse (34) und Abscheiden einer zweiten Umverdrahtung (37, 48, 49) mittels eines Dünn schichtverfahrens zum Verbinden der externen Kontakte (36) mit der ersten Umverdrahtung (23, 44).
  2. Herstellungsverfahren nach Anspruch 1, wobei unmittelbar vor oder unmittelbar nach dem Ausbilden der Umverdrahtung (23, 37, 44, 48, 49) eine leitfähige Schicht zum Ausbilden einer Massefläche (41, 42, 45, 50) und eine dielektrische Schicht (40, 43) abgeschieden und strukturiert werden, wobei die Reihenfolge der Abscheidungen derart gewählt ist, dass die dielektrische Schicht (40, 43) zwischen der Umverdrahtung (23, 37, 44, 48, 49) und der Massefläche (41, 42, 45, 50) angeordnet wird.
  3. Herstellungsverfahren nach Anspruch 1 oder 2, wobei das zweite Halbleiterbauelement nach dem Aufbringen gedünnt wird, um eine geringe Bauhöhe der Vorrichtung zu erreichen.
DE102004041888A 2004-08-30 2004-08-30 Herstellungsverfahren für eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen Expired - Fee Related DE102004041888B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004041888A DE102004041888B4 (de) 2004-08-30 2004-08-30 Herstellungsverfahren für eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen
US11/210,723 US8598716B2 (en) 2004-08-30 2005-08-24 Semiconductor apparatus having stacked semiconductor components
CNB2005100959832A CN100470791C (zh) 2004-08-30 2005-08-30 具有堆叠的半导体元件的半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004041888A DE102004041888B4 (de) 2004-08-30 2004-08-30 Herstellungsverfahren für eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen

Publications (2)

Publication Number Publication Date
DE102004041888A1 DE102004041888A1 (de) 2006-03-02
DE102004041888B4 true DE102004041888B4 (de) 2007-03-08

Family

ID=35745651

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004041888A Expired - Fee Related DE102004041888B4 (de) 2004-08-30 2004-08-30 Herstellungsverfahren für eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen

Country Status (3)

Country Link
US (1) US8598716B2 (de)
CN (1) CN100470791C (de)
DE (1) DE102004041888B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459781B2 (en) 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
US7514767B2 (en) 2003-12-03 2009-04-07 Advanced Chip Engineering Technology Inc. Fan out type wafer level package structure and method of the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4041224A1 (de) * 1990-12-21 1992-07-02 Siemens Ag Chip-modul aus wenigstens zwei halbleiterchips
US6310392B1 (en) * 1998-12-28 2001-10-30 Staktek Group, L.P. Stacked micro ball grid array packages
US20030178716A1 (en) * 2002-03-19 2003-09-25 Takehiko Maeda Light thin stacked package semiconductor device and process for fabrication thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
US6075279A (en) * 1996-06-26 2000-06-13 Sanyo Electric Co., Ltd. Semiconductor device
KR100333384B1 (ko) * 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
US6635970B2 (en) * 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4041224A1 (de) * 1990-12-21 1992-07-02 Siemens Ag Chip-modul aus wenigstens zwei halbleiterchips
US6310392B1 (en) * 1998-12-28 2001-10-30 Staktek Group, L.P. Stacked micro ball grid array packages
US20030178716A1 (en) * 2002-03-19 2003-09-25 Takehiko Maeda Light thin stacked package semiconductor device and process for fabrication thereof

Also Published As

Publication number Publication date
CN100470791C (zh) 2009-03-18
CN1744312A (zh) 2006-03-08
US8598716B2 (en) 2013-12-03
US20060043561A1 (en) 2006-03-02
DE102004041888A1 (de) 2006-03-02

Similar Documents

Publication Publication Date Title
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE19781846B4 (de) Schaltungsgehäuse, insbesondere Flip-Chip- oder C4-Gehäuse mit Stromversorgungs- und Masseebenen
EP1716595B1 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE102005035393B4 (de) Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102006058010A1 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE2554965A1 (de) Elektrische kompaktschaltungsanordnung
WO2003067646A2 (de) Halbleitersubstrat mit einem elektrisch isolierten bereich, insbesondere zur vertikalintegration
DE19821857A1 (de) Hochintegrierte elektronische Schaltung, insbesondere zum Einsatz in Herzschrittmachern
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102019202716B4 (de) Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019202715A1 (de) Folienbasiertes package mit distanzausgleich
DE102004041888B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE10313047B3 (de) Verfahren zur Herstellung von Chipstapeln
EP1398834A2 (de) Elektronisches Bauteil mit Spannungsversorgungsstruktur und Verfahren zu dessen Herstellung
DE10161043B4 (de) Chipanordnung
DE102016218970A1 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102016111911A1 (de) Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
DE102004029200B4 (de) Verfahren zur Herstellung einer elektronischen Schaltung sowie ein Substrat für eine elektronische Schaltung
DE102021200519A1 (de) Landungsplatz für eine Silizium-Durchkontaktierung, Substrat, Verfahren
WO2005022588A2 (de) Halbleiterbauteil mit einer umverdrahtungslage und verfahren zur herstellung desselben
DE102013208827A1 (de) Wafer mit einer Durchkontaktierung
DE102020208591A1 (de) Modulares Verdrahtungshalbzeug, Verdrahtungsmodul und Verdrahtungsbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee