DE102006033319B4 - Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip Download PDF

Info

Publication number
DE102006033319B4
DE102006033319B4 DE102006033319A DE102006033319A DE102006033319B4 DE 102006033319 B4 DE102006033319 B4 DE 102006033319B4 DE 102006033319 A DE102006033319 A DE 102006033319A DE 102006033319 A DE102006033319 A DE 102006033319A DE 102006033319 B4 DE102006033319 B4 DE 102006033319B4
Authority
DE
Germany
Prior art keywords
semiconductor wafer
semiconductor
semiconductor chip
metallic
external contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006033319A
Other languages
English (en)
Other versions
DE102006033319A1 (de
Inventor
Ralf Dipl.-Phys. Dipl.-Ing.(Fh) Otremba
Josef Dipl.-Ing. Höglauer (FH)
Matthias Dr.-Ing. Stecher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006033319A priority Critical patent/DE102006033319B4/de
Priority to US11/778,887 priority patent/US7528010B2/en
Publication of DE102006033319A1 publication Critical patent/DE102006033319A1/de
Priority to US12/408,162 priority patent/US8169063B2/en
Application granted granted Critical
Publication of DE102006033319B4 publication Critical patent/DE102006033319B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Verfahren zur Herstellung von mehreren Halbleiterbauelementen (1, 2), wobei das Verfahren folgende Verfahrensschritte aufweist:
– Strukturieren eines Halbleiterwafers (20) mit Halbleiterbauteilstrukturen unter Einbringen von Trennfugen (21) nach Fixieren des Halbleiterwafers (20) auf einem ersten Träger;
– Aufbringen einer Lackschutzschichtstruktur (22) auf den Halbleiterwafer (20) in Bereichen, die vor einem Abscheiden einer metallischen Umhüllung (4) und metallischen Außenkontakten (9) zu schützen sind;
– Abscheiden einer metallischen Umhüllung (4) auf den Randseiten (5, 6) und von metallischen Außenkontakten (9) auf einer Oberseite (8) des Halbleiterwafers (20);
– Entfernen der Lackschutzschichtstruktur (22);
– Fixieren des Halbleiterwafers (20) mit seiner Oberseite (8) auf einem zweiten Träger und Entfernen des ersten Trägers;
– Metallisieren der Rückseite (7) des Halbleiterwafers (20) unter Vollenden der Umhüllung, (4) von Rückseiten (7), Randseiten (5, 6) und Bereichen der Oberseiten (8) der Halbleiterbauelemente (1, 2) des Halbleiterwafers (20);
– Ablösen einzelner Halbleiterbauelemente...

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip. Ein Beispiel bezieht sich auf Leistungshalbleiterbauelemente, die oberflächenmontierbare Außenkontakte aufweisen und eine Rückseitenelektrode besitzen, welche mit den oberflächenmontierbaren Außenkontakten zu verbinden ist.
  • Ein derartiges Leistungshalbleiterbauelement ist aus der Druckschrift WO 01/78144 A1 bekannt. Die anliegende 17 zeigt einen schematischen Querschnitt durch ein derartiges Leistungshalbleiterbauelement 31 mit Durchkontakten 32, die durch einen Siliziumchip 3 zur Rückseite 7 des Siliziumchips 3 eingebracht sind, um eine Drainelektrode D als Rückseitenelektrode 13 mit mehreren oberflächenmontierbaren Außenkontakten 9 auf der Oberseite 8 des Leistungshalbleiterbauelements 31 in Halbleiterchipgröße zu verbinden. Dabei bilden die Durchkontakte 32 Verbindungselemente 12, die sich zu Außenkontaktflächen 33 auf der Oberseite 8 des Halbleiterchips 3 erweitern und mit Beschichtungen 34 versehen sind, auf denen Lotkugeln 35 als oberflächenmontierbare Außenkontakte 9 aufgelötet sind, die gemeinsam einen oberflächenmontierbaren Drainanschluss D bilden. Eine großflächige Leistungselektrode 18 für den Sourceanschluss S des Leistungshalbleiterbauelements 31 ist mit mehreren weiteren Lotkugeln 35 als Außenkontakte 9 ausgestattet. Die hohe Strombelastung zwischen Source- und Drainanschluss wird somit auf mehrere Lotkugeln 35 verteilt.
  • Die Drainelektrode D auf der Rückseite 7 ist darüber hinaus durch ein isolierendes Rückseitensubstrat 36 vor Beschädigungen geschützt, während die Randseiten 5 und 6 des Halbleiterchips 3 weder einen Schutz noch eine Beschichtung aufweisen und somit nachteilig mechanischen Beschädigungen ausgesetzt sind.
  • Ein weiterer Nachteil dieses Leistungshalbleiterbauelements 31 ist es, dass ein erheblicher Volumenanteil des Siliziumchips 3 durch das Einbringen der Durchkontakte 32 dem nutzbaren Halbleitervolumen des Siliziumchips 3 verloren geht. Ferner wird die Strombelastbarkeit des Siliziumleistungshalbleiterbauelements 31 durch die begrenzte Anzahl an möglichen Durchkontakten 32 durch den Halbleiterchip 3 deutlich begrenzt. Schließlich ist ein weiterer Nachteil die komplexe und kostenintensive Fertigung eines derartigen Leistungshalbleiterbauteils 31 mit Verbindungselementen 12 in Form von Durchkontakten 32 durch den Halbleiterchip 3.
  • Aus der Druckschrift US 6,858,799 B2 ist das in der anliegenden 16 abgebildete Halbleiterbauteil 27 bekannt. Dieses Halbleiterbauteil 27 der 16 unterscheidet sich von dem Leistungshalbleiterbauelement 31 der 17 dadurch, dass das Halbleiterbauteil 27 der 16 in Halbleiterchipgröße durch eine Kunststoffummantelung 37 auf der Rückseite 7 und den Randseiten 5 und 6 vor mechanischer Beschädigung geschützt ist. Die Oberseite 8 trägt eine aktive integrierte Schaltung, die über oberflächenmontierbare Außenkontakte 9 in Form von Lotkugeln 35 mit einer übergeordneten Schaltungsplatine durch Auflöten verbunden werden kann. Ein Verbindungselement wie es aus der Druckschrift WO 01/78144 A1 bekannt ist, ist jedoch für dieses Halbleiterbauelement 27, das in 16 abgebildet ist, nicht vorgesehen. Somit ist eine Verbindung der Rückseite 7 mit den oberflächenmontierbaren Außenkontakten 9 auf der Oberseite 8 bei diesem Halbleiterbauelement 27 in Halbleiterchipgröße nachteilig nicht möglich.
  • Aus der US 2005/0104165 A1 ist ein Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten bekannt, dessen Halbleiterchip eine metallische Umhüllung aufweist.
  • Weitere Halbleiterelemente mit metallischen Umhüllungen sind aus den Patentschriften US 2001/0016369 A1 , DE 103 51 028 A1 , US 2002/0038890 A1 und DE 103 32 009 A1 bekannt.
  • Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterbauelements aus einem Halbleiterchip vorzusehen, das eine multifunktionale Ummantelung aufweist, die einerseits kostengünstig herstellbar ist und andererseits unterschiedlichste Einsatzmöglichkeiten für das Halbleiterbauelement eröffnet.
  • Gelöst wird diese Aufgabe durch ein Verfahren gemäß der Anspruch 1 mit den nachfolgenden Verfahrensschritten: Zunächst wird ein Halbleiterwafer mit Halbleiterbauteilstrukturen unter Einbringen von Trennfugen nach Fixieren des Halbleiterwafers auf einem ersten Träger strukturiert. Anschließend wird auf die Oberseite des Halbleiterwafers eine Lackschutzschichtstruktur in Bereichen aufgebracht, die vor einem Abscheiden einer metallischen Umhüllung und metallischen Außenkontakten zu schützen sind. Danach kann ein Abscheiden einer metallischen Umhüllung und von metallischen Außenkontakten auf dem Halbleiterwafer erfolgen, so dass mindestens die Seiten der Trennfugen der metallischen Umhüllung und die Oberseite teilweise mit der metallischen Umhüllung und teilweise mit metallischen Außenkontakten beschichtet sind.
  • Anschließend wird die Lackschutzschichtstruktur entfernt und der Halbleiterwafer mit seiner Oberseite auf einem zweiten Träger fixiert. Außerdem wird nun der erste Träger von der Rückseite entfernt, so dass eine Metallisierung der Rückseite des Halbleiterwafers unter Vollenden der Umhüllung von Rückseite, Randseiten und Bereichen der Oberseiten der Halbleiterbauelemente des Halbleiterwafers erfolgt. Dazu ist Voraussetzung, dass beim Einbringen der Trennfugen am Anfang des Verfahrens die Trennfugen die Halbleiterwafer vollständig durchtrennen. In dem Fall können nach dem Metallisieren der Rückseiten fertig gestellte einzelne Halbleiterbauelemente von dem zweiten Träger abgenommen werden.
  • Weitere Ausgestaltungen ergeben sich aus den Unteransprüchen.
  • Bei einem derart hergestellten Halbleiterbauelement aus einem Halbleiterchip weist der Halbleiterchip eine metallische Ummantelung auf, welche die Randseiten und die Rückseite vollständig und die Oberseite, auf der oberflächenmontierbare Außenkontakte angeordnet sind, teilweise bedeckt.
  • Dieses Halbleiterbauelement hat den Vorteil, dass es durch die metallische Ummantelung, welche die Randseiten und die Rückseite vollständig bedeckt, vor mechanischen Beschädigungen geschützt ist. Während eine Kunststoffummantelung, wie sie 16 aus dem Stand der Technik zeigt, bei Schockbeanspruchung teilweise absplittern kann, wird die metallische Ummantelung lediglich plastisch verformt, ohne dass das Halbleitermaterial des Halbleiterchips beschädigt wird, vielmehr wird die einwirkende Kraft durch die metallische Ummantelung einerseits gedämpft und andererseits auf eine größere Fläche verteilt. Somit schützt die metallische Ummantelung das Halbleiterbauelement in Halbleiterchipgröße besser als es durch eine Kunststoffummantelung, wie sie aus dem Stand der Technik bekannt ist, erreicht werden kann.
  • Beispielsweise ist zwischen der metallischen Ummantelung und dem Halbleiterchipmaterial eine Isolations- und/oder Passivierungsschicht angeordnet. Während reine Isolationsschichten durch Beschichten des Halbleiterchips auf den Flächen, die durch die metallische Ummantelung zu schützen sind, auf einfache Weise durch Nitrieren oder Oxidieren des Halbleiterkörpers oder durch Beschichten mit einem Isolationsmaterial wie Polyamid möglich ist, wird von einer Passivierungsschicht erwartet, dass sie einen pn-Übergang im Halbleiterbauelement schützt, indem durch die Passivierungsschicht das Wandern von Ionen aus dem Isolationsmaterial in Richtung auf den pn-Übergang behindert wird. Dies ist von besonderer Bedeutung für Leistungshalbleiterbauelemente in Chipgröße, zumal pn-Übergänge teilweise bis an die Randseiten 5 und 6 der Halbleiterchips heranreichen.
  • Entsprechend einem weiteren Beispiel ist die metallische Ummantelung an ein Abschirmpotential angeschlossen. Ein derartiges Abschirmpotential ist normalerweise das niedrigste Potential, an welches das Halbleiterbauelement angeschlossen ist. Durch das Einprägen eines Abschirmpotentials auf die metallische Ummantelung kann somit das halbleiterchipgroße Halbleiterbauelement gegen elektromagnetische Störfelder abgeschirmt werden. Ferner kann die metallische Ummantelung in vorteilhafter Weise mit einer Wärmesenke in Wirkverbindung stehen. Diese Wirkverbindung kann durch Auflöten eines Kühlkörpers auf die metallische Ummantelung realisiert werden, so dass die thermische Stabilität des Halbleiterbauelements verbessert wird.
  • Schließlich kann die metallische Ummantelung als Verbindungselement vorgesehen werden, indem eine elektrische Verbindung zwischen einer Rückseitenelektrode des Halbleiterchips mit einem Außenkontakt des Halbleiterchips auf der Oberseite hergestellt wird. Dieses Verbindungselement in Form einer metallischen Ummantelung hat gegenüber den Durchkontakten, wie sie aus der Druckschrift WO 01/78144 A1 gemäß anliegender 17 mit dem Leistungshalbleiterbauelement 31 bekannt sind, den Vorteil, dass der Stromleitungsquerschnitt des Verbindungselements beliebig vergrößert werden kann, indem eine dickere Ummantelung auf der Rückseite und auf den Randseiten sowie auf Bereichen der Oberseite des Halbleiterchips abgeschieden wird. Ferner kann diese Ummantelung als Verbindungselement mit deutlich geringeren Kosten hergestellt werden als die Verbindungselemente in Form von Durchkontakten 12 durch das Halbleitermaterial, wie es in 17 gezeigt wird.
  • Beispielsweise wird somit ein Leistungshalbleiterbauelement mit großflächigen Leistungselektroden auf Oberseite und Rückseite eines Leistungshalbleiterchips und mit einer kleinflächigen Steuerelektrode auf der Oberseite des Leistungshalbleiterchips geschaffen, wobei der Leistungshalbleiterchip eine metallische Ummantelung aufweist, welche die Randseiten und die Rückseite vollständig bedeckt. Diese Ummantelung reicht bis zur Oberseite, auf der oberflächenmontierbare Außenkontakte für die großflächigen Leistungselektroden und die Steuerelektrode angeordnet sind, so dass die Ummantelung ein elektrisches Verbindungselement zwischen der Leistungselektrode auf der Rückseite und einem Außenkontakt auf der Oberseite des Leistungshalbleiterbauelements bildet.
  • Die Vorteile eines derartigen Leistungshalbleiterbauelements mit metallischer Ummantelung sind neben der großflächigen Verbindung zwischen Rückseite des Leistungshalbleiterbauelements und Oberseite des Leistungshalbleiterbauelements, dass die metallische Ummantelung zusätzlich als Abschirmung gegen elektromagnetische Störfelder eingesetzt werden kann. Ferner ist es von Vorteil, dass zwischen der metallischen Ummantelung und dem Halbleiterchipmaterial eine Isolations- und/oder Passivierungsschicht angeordnet ist, wie es bereits oben erwähnt wurde. Schließlich kann die metallische Ummantelung mit einer Wärmesenke in Wirkverbindung stehen, um die Verlustwärme des Leistungshalbleiterbauelements wirksam abzuführen.
  • Beispielsweise weist das Leistungshalbleiterbauelement als Leistungselektrode der Rückseite eine Drainelektrode eines MOSFET's auf. Diese Drainelektrode ist über die metallische Ummantelung mit einem oberflächenmontierbaren Drainaußenkontakt der Oberseite elektrisch verbunden. Somit sind beide Leistungselektroden für Drain und Source sowie die Steuerelektrode für das Gate auf einer Seite, nämlich der Oberseite des Leistungshalbleiterbauteils in Chipgröße angeordnet und können somit auf einer übergeordneten Schaltungsplatine oberflächenmontiert werden.
  • Ein weiteres Beispiel sieht vor, dass die Leistungselektrode der Rückseite eine Kollektorelektrode eines IGBT's ist (Insulated Gate Bipolar Transistor). Diese Kollektorelektrode des IGBT's ist über die metallische Ummantelung mit einem oberflächenmontierbaren Kollektoraußenkontakt der Oberseite elektrisch verbunden.
  • Auch hier ergibt sich der Vorteil, dass nun sämtliche Elektroden mit Außenkontakten auf einer einzigen Seite des Leistungshalbleiterbauelements ausgestattet sind, wobei die Kollektorelektrode und die Emitterelektrode großflächig ausge bildet sind, während die Steuerelektrode bzw. die isolierte Gateelektrode kleinflächig vorgesehen ist.
  • Vorzugsweise weisen die oberflächenmontierbaren Außenkontakte Mesastrukturen aus Lotmaterial oder aus Diffusionslotmaterial oder aus einer Kupferlegierung auf. Derartige Mesastrukturen bilden Außenkontaktflächen, die sich über das Niveau der Oberseite des Halbleiterchips herausheben, so dass ein Auflöten auf entsprechende Kontaktanschlussflächen bei einer übergeordneten Schaltungsplatine erleichtert wird. Andererseits ist es auch möglich, dass die oberflächenmontierbaren Außenkontakte des Leistungshalbleiterchips aus einem Metall wie Kupfer, Aluminium, Gold oder Silber oder Legierungen derselben von Beschichtungen bedeckt sind, die ein Lotmaterial oder ein Diffusionslotmaterial aufweisen.
  • Schließlich ist es auch möglich, dass die oberflächenmontierbaren Außenkontakte auf Flachleitern stoffschlüssig montiert sind, wobei die stoffschlüssige Montage über ein Diffusionslotmaterial oder ein normales Lotmaterial sowie über Leitklebstoffe erfolgen kann. Mit Hilfe von Flachleitern kann der Zugriff auf die oberflächenmontierbaren Außenkontakte auf der Oberseite des halbleiterchipgroßen Halbleiterbauelements für den Endkunden erleichtert werden.
  • Beispielsweise ist es vorgesehen, dass das Leistungshalbleiterbauelement einen von der Rückseite aus gedünnten Leistungshalbleiterchip aufweist. Das Dünnen der Leistungshalbleiterchips kann noch im Zustand des Halbleiterwafers für eine Mehrzahl von Leistungshalbleiterchips durchgeführt werden, so dass nach dem Dünnen durch eine entsprechend mechanisch stabile und dicke Metallabscheidung eine Ummantelung geschaffen wird, welche dafür sorgt, dass der gedünnte Halbleiterchip mechanisch ein selbsttragendes Bauelement bildet, das in eine metallische Ummantelung eingebettet ist. Die Handhabung des gedünnten und ummantelten Halbleiterchips kann dadurch in der Fertigung erleichtert werden.
  • Ein modifiziertes Verfahren zur Herstellung von mehreren Halbleiterbauelementen weist die folgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit einer großflächigen Rückseitenelektrode und mit in Zeilen und Spalten angeordneten Halbleiterchippositionen mit Halbleiterbauelementstrukturen und dazwischen angeordneten Trennspuren hergestellt. Dieser Halbleiterwafer wird mit seiner Rückseite auf einem ersten Träger fixiert und es werden Trennfugen entlang der Trennspuren eingebracht. Danach wird eine elektrisch leitende Keimschicht auf den Halbleiterwafer und den Seitenwänden der Trennfugen aufgebracht. Anschließend erfolgt wieder ein Aufbringen einer strukturierten Lackschutzschicht auf die Keimschicht in Bereichen, die vor einem Abscheiden einer metallischen Umhüllung und einem Abscheiden metallischer Außenkontakte zu schützen sind.
  • Dann erfolgt das Abscheiden einer metallischen Umhüllung und das Abscheiden von metallischen Außenkontakten auf der freiliegenden Keimschicht. Dazu wird an die Keimschicht ein elektrisches Potential angelegt und die metallische Umhüllung mit den Außenkontakten galvanisch abgeschieden. Nach der Abscheidung der metallischen Umhüllung und der metallischen Außenkontakte auf der Keimschicht wird zunächst die Lackschutzschichtstruktur und danach die Keimschicht entfernt. Anschließend wird der Halbleiterwafer mit seiner Oberseite auf einem zweiten Träger fixiert und der erste Träger von der Rückseite entfernt. Schließlich erfolgt ein Metallisieren der Rückseite des Halbleiterwafers unter Vollenden der Umhüllung von Rückseiten, Randseiten und Bereichen der Oberseiten der Halbleiterbauelemente in den Halbleiterchippositionen.
  • Danach kann ein Abnehmen von Halbleiterbauelementen von dem zweiten Träger erfolgen. Auch in diesem Fall ist es Voraussetzung, dass im ersten Schritt die Trennfugen den gesamten Halbleiterwafer durchtrennen.
  • Ein weiteres Verfahren zur Herstellung von mehreren Leistungshalbleiterbauelementen unterscheidet sich von den bisher angegebenen Verfahren dadurch, dass Leistungshalbleiterbauelemente großflächige Leistungselektroden aufweisen, die schon bei der Herstellung des Halbleiterwafers mit in Zeilen und Spalten angeordneten Leistungshalbleiterchippositionen einzubringen sind. Dazu weist die Oberseite des Halbleiterwafers eine Leistungselektrode und eine Steuerelektrode in den jeweiligen Leistungshalbleiterchippositionen auf, während die Rückseite die zweite Leistungselektrode bildet. Außerdem verlaufen wie bei den vorhergehenden Verfahren zwischen den Leistungshalbleiterchippositionen Trennspuren.
  • Ein derartiger Halbleiterwafer wird dann mit seiner Rückseite auf einem ersten Träger fixiert und es können Trennfugen entlang der Trennspuren eingebracht werden. Auch bei diesen Leistungshalbleiterbauelementen ist es möglich, zunächst eine Keimschicht aufzubringen, dann eine Lackschutzschichtstruktur auf der Keimschicht vorzusehen und schließlich die metallische Umhüllung und die metallischen Außenkontakte auf der Keimschicht abzuscheiden. Nach dem Entfernen der Lackschutzschichtstruktur und der darunter angeordneten Keimschicht kann dann ein Fixieren des Halbleiterwafers mit seiner Ober seite auf einem zweiten Träger erfolgen und der erste Träger entfernt werden.
  • Schließlich wird die Rückseite des Halbleiterwafers zur Vollendung der Umhüllung von Rückseiten, Randseiten und Bereichen der Oberseiten der Leistungshalbleiterbauelemente in den Halbleiterchippositionen metallisiert, so dass anschließend einzelne Leistungshalbleiterbauelemente von dem zweiten Träger abgenommen werden können. Bei allen drei oben angegebenen Verfahrensvarianten besteht der Vorteil, dass zum Kontaktieren einer Rückseitenelektrode mit oberflächenmontierbaren Außenkontakten auf der Oberseite des Halbleiterchips keine Durchgangsöffnungen und Durchgangslöcher durch den Halbleiterkörper des Halbleiterchips geätzt oder in anderer Weise hergestellt werden müssen. Vielmehr werden die Trennspuren und die entlang der Trennspuren eingebrachten Trennfugen eingesetzt, um eine metallische Umhüllung des Halbleiterchips und damit eine Verbindung zwischen Rückseite und Oberseite zu schaffen.
  • Bei allen drei Verfahren kann nach dem Einbringen der Trennfugen eine Isolations- oder Passivierungsschicht auf den Halbleiterwafer und auf die Seitenwände der Trennfugen aufgebracht werden, um sicherzustellen, dass das halbleitende Material, insbesondere die pn-Übergänge im halbleitenden Material nicht von der metallischen Ummantelung kurzgeschlossen werden.
  • In einer weitern bevorzugten Verfahrensvariante werden die Trennfugen bei allen drei oben angegebenen Fällen derart eingebracht, dass sie den Halbleiterwafer nicht schon zu Beginn der Verfahren vollständig durchtrennen, sondern dass lediglich Trennnuten entstehen. Erst nach dem Aufbringen des zwei ten Trägers wird der Halbleiterwafer mit den Trennnuten bis zum Erreichen der Trennfugen soweit gedünnt, dass einzelne Halbleiterbauelemente in Halbleiterchipgröße vorliegen. Danach wird auf die gedünnte Rückseite der Halbleiterbauelemente eine Metallisierung aufgebracht um die Umhüllung zu vollenden und die Stabilität der Halbleiterbauteile in Halbleiterchipgröße zu gewährleisten. Mit dieser Verfahrensvariante können äußerst dünne Halbleiterbauelemente mit einer stabilen metallischen Ummantelung hergestellt werden. Für Leistungshalbleiterbauelemente ergibt sich mit dieser Verfahrensvariante der Vorteil, dass der Substratwiderstand minimiert und damit der Einschaltwiderstand Ron optimiert werden kann.
  • Weiterhin ist es von Vorteil, zum Abscheiden einer metallischen Umhüllung und zum Abscheiden von metallischen Außenkontakten eine stromlose chemische Abscheidung vorzusehen, denn diese kommt ohne die oben erwähnte Keimschicht in den beiden letzten Verfahrensvarianten aus. Andererseits ist es auch möglich, wenn eine Keimschicht vorhanden ist, eine elektrolytische Metallabscheidung durchzuführen. Zum Abscheiden einer elektrisch leitenden Keimschicht wird vorzugsweise ein Sputterverfahren eingesetzt.
  • Zum Entfernen der Lackschutzschichtstruktur kann eine Plasmaveraschung oder ein Lösungsmittel verwendet werden. Bei der Plasmaveraschung wird die Lackschutzschicht in einem oxidierenden Plasma praktisch verbrannt, während bei einer Entfernung mittels eines Lösungsmittels die Lackschutzschichtstruktur in dem Lösungsmittel lösbar sein muss. Zum Entfernen der Keimschicht kann ein Trockenätzverfahren eingesetzt werden, bei dem durch Ionenbeschuss die Keimschicht zerstäubt wird, dazu ist keine strukturierende Maske erforderlich, zumal die zu zerstäubende Dicke der Keimschicht ein minimaler Bruchteil der abgeschiedenen Dicke der metallischen Ummantelung und der Außenkontakte aufweist.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt eine prinzipielle perspektivische Ansicht eines Leistungshalbleiterbauelements in Halbleiter chipgröße;
  • 2 zeigt eine prinzipielle perspektivische Ansicht eines Leistungshalbleiterbauelements in Halbleiterchipgröße;
  • 3 bis 13 zeigen schematische Querschnitte durch einen Abschnitt eines Halbleiterwafers im Bereich einer Trennfuge zur Ummantelung der Rückseite, der Randseiten und teilweise der Oberseite von Halbleiterbauelementen in Halbleiterbauteilpositionen;
  • 3 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Halbleiterwafers mit eingebrachter Trennfuge in Form einer Trennnut;
  • 4 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers gemäß 3 nach Aufbringen einer Isolations- und Passivierungsschicht;
  • 5 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers gemäß 4 nach Strukturieren der Isolations- und Passivierungsschicht;
  • 6 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers gemäß 5 nach Aufbringen einer elektrisch leitenden Keimschicht;
  • 7 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers gemäß 6 nach Aufbringen einer strukturierten Lackschutzschicht;
  • 8 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers gemäß 7 nach Abscheiden einer metallischen Ummantelung und oberflächenmontierbaren Außenkontakten;
  • 9 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers gemäß 8 nach Entfernender Lackschutzschichtstruktur;
  • 10 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers gemäß 9 nach Entfernen der elektrisch leitenden Keimschicht;
  • 11 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers gemäß 10 nach Dünnen des Halbleiterwafers;
  • 12 zeigt einen schematischen Querschnitt durch den Abschnitt des gedünnten Halbleiterwafers gemäß 11 nach Metallisieren der Rückseite des Halbleiterwafers;
  • 13 zeigt einen schematischen Querschnitt durch den Abschnitt des gedünnten Halbleiterwafers gemäß 12 nach Auftrennen der Rückseitenmetallisierung und damit des Halbleiterwafers in einzelne Halbleiterbauelemente in Halbleiterchipgröße;
  • 14 zeigt eine schematische Draufsicht auf die Oberseite eines Abschnitts eines Halbleiterwafers;
  • 15 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers gemäß 14 vor einem Auftrennen des Halbleiterwafers in einzelne Halbleiterbauelemente;
  • 16 zeigt eine perspektivische Ansicht eines Halbleiterbauelements in Halbleiterchipgröße gemäß dem Stand der Technik mit einer Kunststoffummantelung;
  • 17 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauelement mit Durchkontakten durch den Leistungshalbleiterchip zur Verbindung der Rückseitenelektrode mit oberflächenmontierbaren Außenkontakten auf der Oberseite des Leistungshalbleiterbauelements.
  • 1 zeigt eine prinzipielle perspektivische Ansicht eines Leistungshalbleiterbauelements 1 in Halbleiterchipgröße. Das Leistungshalbleiterbauelement 1 weist einen Halbleiterchip 3 auf, der auf seiner Rückseite 7 eine Leistungselektrode 14 als Rückseitenelektrode 13 aufweist, die in dieser Ausführungsform der Erfindung der Drainanschluss D eines MOSFET-Bauelements ist. Diese Rückseitenelektrode 13 ist über eine Ummantelung 4, welche die Rückseite 7, die Randseiten 5 und 6 sowie teilweise die Oberseite 8 des Halbleiterchips 3 bedeckt, mit einem der Außenkontakte 9 auf der Oberseite 8 des Halbleiterchips 3 als Oberseitenleistungselektrode 18 verbunden.
  • Damit ist die Rückseitenelektrode 13 nun von der Oberseite 3 des Leistungshalbleiterbauelements 1 aus kontaktierbar. In dieser ersten Ausführungsform der Erfindung umgibt die Leistungselektrode 18 in Form der Ummantelung 4 den Halbleiterchip 3 in seinen Randbereichen. Im Zentrum der Oberseite 8 des Halbleiterchips 3 ist darüber hinaus eine weitere Oberseitenleistungselektrode 18 angeordnet, die den Sourceanschluss S eines MOSFET-Leistungsbauelements darstellt. Eine kleinflächige Steuerelektrode 19 bildet schließlich den Gateanschluss G dieses MOSFET-Leistungsbauelements. Somit sind von der Oberseite 8 aus mit Hilfe der drei oberflächenmontierbaren Außenkontakte 9 alle Elektroden des Leistungshalbleiterchips 3 erreichbar und anschließbar.
  • Durch die allseitige Ummantelung 4 der Randbereiche des Halbleiterchips 3 kann der Drainanschluss D zusätzlich als Abschirmung des Halbleiterchips 3 gegen elektromagnetische Streufelder dienen. Um sicherzustellen, dass durch die Ummantelung 4 insbesondere auf den Randseiten 5 und 6 keine pn-Übergänge kurzgeschlossen werden, ist eine Isolierungs- und Passivierungsschicht 11 zwischen der Ummantelung 4 und dem Halbleitermaterial 10 im Bereich der Randseiten 5 und 6 sowie der Oberseite 8 des Halbleiterchips 3 angeordnet. Die Ummantelung 4 dient somit in dieser Ausführungsform der Erfindung als Verbindungselement 12 zwischen Rückseite 7 und Oberseite 8 des Halbleiterchips 3 und bildet praktisch ein metallisches Gehäuse des Halbleiterbauelements 1 in Halbleiterchipgröße.
  • 2 zeigt eine prinzipielle perspektivische Ansicht eines Leistungshalbleiterbauelements 2 in Halbleiterchipgröße.
  • Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Unterschied zu 1 liegt darin, dass in der zweiten Ausführungsform die Ummantelung 4 lediglich als Verbindungselement 12 zu einer Leistungselektrode 18 als oberflächenmontierbarer Außenkontakt 9 auf der Oberseite 8 des Halbleiterchips 3 eingesetzt wird. Dementsprechend wird die Ummantelung 4 nur im Bereich des oberflächenmontierbaren Außenkontakts 9 für den Drainanschluss D auf die Oberseite 8 geführt, während die übrigen Bereiche der Ummantelung 4 lediglich die Randseiten 5 und 6 und die in dieser perspektivischen Darstellung nicht sichtbaren weiteren Randbereiche des Halbleiterchips 3 bedecken. Wird ein Halbleiterchip 3 eingesetzt, der eine IGBT-Struktur aufweist, so bilden die großflächigen Leistungselektroden 14 und 18 einen Emitteranschluss E und einen Kollektoranschluss K anstelle von Source S bzw. Drain D aus.
  • Die 3 bis 13 zeigen schematische Querschnitte durch einen Abschnitt eines Halbleiterwafers 20 im Bereich einer Trennfuge 21 einer Trennspur 26 mit Ummantelung 4 für die Rückseite 7, die Randseiten 5 und 6 und teilweise für die Oberseite 8 von Halbleiterbauelementen in Halbleiterbauteilpositionen 25 des Halbleiterwafers 20.
  • 3 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Halbleiterwafers 20 mit eingebrachter Trennfuge 21 in Form einer Trennnut, die den Halbleiterwafer 20 nicht vollständig durchtrennt, sondern lediglich den aktiven Bereich eines Leistungshalbleiterbauelements entlang der Trennspuren 26 des Halbleiterwafers 20 auftrennt. Beim Einbringen der Trennfuge 21 bilden sich die Seitenwände 29 und 30 der Trennfuge aus, die im weiteren Verfahren die Randseiten 5 und 6 der Leistungshalbleiterchips der Leistungshalbleiterbauelemente bilden. Die Oberseite 8 des Halbleiterwafers 20 ist von einer mehrschichtigen Oberseitenstruktur 38 auf dem Halbleiterchipmaterial 10 bedeckt, die hier beispielhaft einen Teil einer Leistungselektrode 18 sowie eine Steuerelektrode 19 aufweist.
  • 4 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers 20 gemäß 3 nach Aufbringen einer Isolations- und Passivierungsschicht 11. Diese Isolations- und Passivierungsschicht kann auf den gesamten Halbleiterwafer 20 mit seinen Halbleiterbauteilpositionen 25 ohne Maskierung aufgebracht werden und die Seitenwände 29 und 30 der Trennfugen 21 sowie den Bodenbereich vollständig bedecken. Ein derartiges Aufbringen einer Isolationsschicht erfolgt vorzugsweise durch chemische Abscheidung aus der Gasphase oder durch einen Sputterprozess.
  • 5 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers 20 gemäß 4 nach Strukturieren der Isolations- und Passivierungsschicht 11. Dieses Strukturieren kann mittels eines photolithographischen Prozesses erfolgen, bei dem zunächst die Oberseiten durch eine Isolations- und Passivierungsschicht 11 vor einem Ätzangriff durch eine Photolackstruktur geschützt werden, während Bereiche, in denen die Elektroden 18 und 19 freizulegen sind, frei geätzt werden. Nach dieser Strukturierung und Freilegung der Elektroden 18 und 19 folgt nun die Abscheidung einer Keimschicht.
  • 6 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers 20 gemäß 5 nach Aufbringen einer elektrisch leitenden Keimschicht 28. Diese elektrisch leitende Keimschicht 28 kann aufgesputtert werden und aus einem hochdotierten Polysilizium und/oder Graphit und/oder einem Metall bestehen. Diese Keimschicht 28 wird wiederum auf den gesamten Halbleiterwafer 20 gleichzeitig für alle Halbleiterbauelementpositionen 25 aufgebracht und zunächst nicht strukturiert, da sie dazu dient, an die Oberseite 8 des Halbleiterwafers 20 ein elektrisches Potential anzulegen.
  • 7 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers 20 gemäß 6 nach Aufbringen einer strukturierten Lackschutzschicht 22. Die Strukturierung dieser Lackschutzschicht 22 kann wiederum durch einen photolithographischen Schritt erfolgen, wobei die Bereiche der Oberseite des Halbleiterwafers 20 vor einem Abscheiden einer metallischen Schicht geschützt werden, die nicht mit Metall beschichtet werden sollen. Die Keimschicht 28 verbleibt jedoch unterhalb der Lackschutzschicht 22, um einen durchgehenden elektrischen Anschluss auf der Oberseite des Halbleiterwafers 20 zu gewährleisten.
  • 8 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers 20 gemäß 7 nach Abscheiden einer metallischen Ummantelung 4 und oberflächenmontierbaren Außenkontakten 9. Die metallische Ummantelung 4 insbesondere der Randseiten 5 und 6 des Halbleiterchips ist im Bereich der Trennfugen 21 deutlich zu sehen. Es ist jedoch auch möglich, dass die Trennfugen 21 beim Abscheiden der Ummantelung 4 vollständig zuwachsen. Um eine derartige Schicht aus Metall für Außenkontakte 9 und Ummantelung 4 aufzuwachsen wird vorzugsweise ein isotropes Aufwachsen beispielsweise in einem galvanischen oder elektrolytischen Bad gewählt, bei dem die Keimschicht 28 auf ein entsprechendes elektrisches Potential gelegt wird, an dem sich die Metallionen der Ummantelung 4 und der oberflächenmontierbaren Außenkontakte 9 abscheiden. Während der Gateanschluss G mit einer kleinflächigen Steuerelektrode 19 durch die strukturierte Lackschutzschicht 22 begrenzt wird, bildet die abgeschiedene Metallschicht für die Leistungselektrode 18 eine großflächige Struktur, die eine Vielzahl von einzelnen Sourceelektroden S in der Oberseitenstruktur 38 des Halbleiterwafers 20 zusammenschließt.
  • 9 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers 20 gemäß 8 nach Entfernen der Lackschutzschichtstruktur. Mit dem Entfernen der Lackschutzschichtstruktur wird die elektrisch leitende Keimschicht 28 freigelegt und kann nun mit einem weiteren Trockenätzverfahren oder Nassätzverfahren entfernt werden. Da die Keimschicht 28 eine geringe Dicke aufweist, kann die Keimschicht 28 entfernt werden, ohne dass zusätzlich eine Ätzmaske aufgebracht wird, zumal die Dicke der Außenkontakte 9 für Source S, Drain D und Gate G lediglich um die geringe Dicke der Keimschicht 28 bei diesem Abtragen der Keimschicht 28 minimiert wird.
  • 10 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers 20 gemäß 9 nach Entfernen der elektrisch leitenden Keimschicht. Durch das Wegätzen der Keimschicht wird der Kurzschluss, der ursprünglich von der Keimschicht 28 für die galvanische Abscheidung vorgesehen war, aufgehoben, so dass die einzelnen oberflächenmontierbaren Außenkontakte 9 nun elektrisch nicht mehr kurzgeschlossen sind.
  • 11 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers 20 gemäß 10 nach Dünnen des Halbleiterwafers 20. Durch das Dünnen des Halbleiterwa fers 20 von seiner Rückseite her entsteht eine Rückseite 17, welche für den gesamten Halbleiterwafer 20 nicht mehr zusammenhängt. Deshalb wird noch vor dem Dünnen der Rückseite 7 des Halbleiterwafers zu einer gedünnten Rückseite 17 ein entsprechender Träger auf die fertig gestellten Außenkontakte 9 aufgebracht und derart fixiert, dass die bei dem so genannten CMP-Verfahren (Chemomechanischem Polieren) auftretenden Kräfte den Halbleiterwafer 20 nicht in einzelne Halbleiterbauteile auseinander fallen lassen.
  • 12 zeigt einen schematischen Querschnitt durch den Abschnitt des gedünnten Halbleiterwafers 20 mit seiner neuen Rückseite 17 gemäß 11 nach Metallisieren der Rückseite 17 des Halbleiterwafers. Dazu kann vorher oder gleichzeitig eine Rückseitenstruktur in die gedünnte Rückseite 17 eingebracht werden und/oder Diffusions- und Ionenimplantationsvorgänge durchgeführt werden, um eine spezielle Rückseitenstruktur des Halbleiterchipmaterials 10 zu erreichen. Die Metallisierung kann derart dick aufgebracht werden, dass sie zur Stabilität der Halbleiterbauelemente beiträgt. Außerdem wird durch diese Metallisierung die Ummantelung 4 vervollständigt und somit ein Verbindungselement 12 zwischen der Rückseite 17 und der auf der Oberseite 8 angeordneten Oberseitenstruktur 38 geschaffen.
  • 13 zeigt einen schematischen Querschnitt durch den Abschnitt des gedünnten Halbleiterwafers 20 gemäß 12 nach Auftrennen der Rückseitenmetallisierung 39 in Leistungselektroden 14, so dass nun einzelne Halbleiterbauelemente in Halbleiterchipgröße mit einer metallischen Ummantelung 4 vorliegen.
  • 14 zeigt eine schematische Draufsicht auf die Oberseite 8 eines Abschnitts eines Halbleiterwafers 20 im Bereich, in dem sich zwei Trennspuren 26 kreuzen und somit die Anordnung der Halbleiterchippositionen 25 auf dem Halbleiterwafer 20 in Zeilen 23 und Spalten 24 zeigen. Die schraffierten Bereiche zeigen oberflächige Metallisierungen. Die gestrichelten Linien 40 zeigen die Randseiten 5, 6, 15 und 16 der vier Halbleiterchips 3. Die stichpunktierten Linien 41 bilden die Mittellinie der Trennspuren 26. Die doppelpunktierten Linien 42 markieren die Grenzen der Sägespuren, die zum Trennen der Halbleiterbauteile in die mit Metall aufgefüllten Trennfugen 21 eingebracht werden, um die Halbleiterbauelemente voneinander zu trennen. Die dreifachpunktierte Linie 43 ist eine Schnittlinie A-A, um die Lage des Querschnitts durch den Halbleiterwafer 20 der nachfolgenden Figur zu markierten.
  • 15 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers 20 gemäß 14 vor einem Auftrennen des Halbleiterwafers 20 in einzelne Halbleiterbauelemente. Dazu wird in den Metallbereich, der die Ummantelung 4 bilden soll, entlang der Trennfugen 21 eine deutlich schmalere Auftrennung vorgenommen als beim Einbringen von Trennfugen in den Halbleiterwafer, so dass eine Ummantelung 4 beim Auftrennen des Halbleiterwafers 20 für jedes der Halbleiterbauelemente in Halbleiterchipgröße auf den Randseiten 5 und 6 entlang der doppelpunktierten Linien 42 stehen bleibt.
  • 16 zeigt eine perspektivische Ansicht eines Halbleiterbauelements 27 gemäß dem Stand der Technik mit einer Kunststoffummantelung 37, wie es bereits eingangs beschrieben wurde.
  • 17 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauelement 31 mit Durchkontakten 32 als Verbindungselemente 12 durch das Halbleiterchipmaterial 10 eines Leistungshalbleiterchips hindurch zur Verbindung der Rückseitenelektrode 13 mit oberflächenmontierbaren Außenkontakten 9, die auf der Oberseite 8 des Leistungshalbleiterbauelements 31 in Form von Lotkugeln 35 angeordnet sind.
    • 1
    Halbleiterbauelement bzw. Leistungshalbleiterbauelement
    2
    Halbleiterbauelement bzw. Leistungshalbleiterbauelement
    3
    Halbleiterchip bzw. Leistungshalbleiterchip
    4
    metallische Ummantelung
    5
    Randseite des Halbleiterchips
    6
    Randseite des Halbleiterchips
    7
    Rückseite des Halbleiterchips bzw. Halbleiterwafers
    8
    Oberseite des Halbleiterchips bzw. Halbleiterwafers
    9
    oberflächenmontierbare Außenkontakte
    10
    Halbleiterchipmaterial
    11
    Isolations- und/oder Passivierungsschicht
    12
    Verbindungselement (aus Ummantelung)
    13
    Rückseitenelektrode bzw. Leistungselektrode der Rückseite
    14
    Leistungselektrode
    15
    Randseite des Halbleiterchips
    16
    Randseite des Halbleiterchips
    17
    Rückseite des gedünnten Halbleiterchips bzw. Halbleiterwafers
    18
    Oberseitenleistungselektrode
    19
    Steuerelektrode
    20
    Halbleiterwafer
    21
    Trennfuge
    22
    Lackschutzschicht
    23
    Zeile
    24
    Spalte
    25
    Halbleiterchipposition bzw. Leistungshalbleiterchipposition
    26
    Trennspuren
    27
    Halbleiterbauelement (Stand der Technik)
    28
    Keimschicht
    29
    Seitenwand der Trennfuge
    30
    Seitenwand der Trennfuge
    31
    Leistungshalbleiterbauelement
    32
    Durchkontakt
    33
    Außenkontaktflächen
    34
    Beschichtung
    35
    Lotkugel
    36
    Substrat
    37
    Kunststoffummantelung
    38
    Oberseitenstruktur
    39
    Rückseitenmetallisierung
    40
    gestrichelte Linie
    41
    strichpunktierte Linie
    42
    doppelpunktierte Linie
    43
    dreifachpunktierte Linie
    D
    Drain
    S
    Source
    G
    Gate
    K
    Kollektor
    E
    Emitter

Claims (10)

  1. Verfahren zur Herstellung von mehreren Halbleiterbauelementen (1, 2), wobei das Verfahren folgende Verfahrensschritte aufweist: – Strukturieren eines Halbleiterwafers (20) mit Halbleiterbauteilstrukturen unter Einbringen von Trennfugen (21) nach Fixieren des Halbleiterwafers (20) auf einem ersten Träger; – Aufbringen einer Lackschutzschichtstruktur (22) auf den Halbleiterwafer (20) in Bereichen, die vor einem Abscheiden einer metallischen Umhüllung (4) und metallischen Außenkontakten (9) zu schützen sind; – Abscheiden einer metallischen Umhüllung (4) auf den Randseiten (5, 6) und von metallischen Außenkontakten (9) auf einer Oberseite (8) des Halbleiterwafers (20); – Entfernen der Lackschutzschichtstruktur (22); – Fixieren des Halbleiterwafers (20) mit seiner Oberseite (8) auf einem zweiten Träger und Entfernen des ersten Trägers; – Metallisieren der Rückseite (7) des Halbleiterwafers (20) unter Vollenden der Umhüllung, (4) von Rückseiten (7), Randseiten (5, 6) und Bereichen der Oberseiten (8) der Halbleiterbauelemente (1, 2) des Halbleiterwafers (20); – Ablösen einzelner Halbleiterbauelemente (1, 2) von dem zweiten Träger.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass – der Halbleiterwafer (20) mit einer großflächigen Rückseitenelektrode (13) und mit in Zeilen (23) und Spalten (24) angeordneten Halbleiterchippositionen (25) mit Halbleiterbauelementstrukturen und dazwischen angeordneten Trennspuren (26) hergestellt wird, – der Halbleiterwafer (20) mit seiner Rückseite (7) auf einem ersten Träger fixiert wird, – Trennfugen (21) entlang der Trennspuren (26) eingebracht werden, – eine elektrisch leitende Keimschicht (28) auf dem Halbleiterwafer (20) und den Seitenwänden (29, 30) der Trennfugen (21) aufgebracht wird, – die Lackschutzschichtstruktur (22) auf die Keimschicht (28) in Bereichen, die vor einem Abscheiden einer metallischen Umhüllung (4) und einem Abscheiden metallischer Außenkontakte (9) zu schützen sind, aufgebracht wird, – die metallische Umhüllung (4) und die metallischen Außenkontakte (9) auf der Keimschicht (28) abgeschieden werden und – die Lackschutzschichtstruktur (22) und die darunter angeordnete Keimschicht (28) entfernt werden.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Halbleiterwafer (20) mit in Zeilen (23) und Spalten (24) angeordneten Leistungshalbleiterchippositionen (25) hergestellt wird, die eine Leistungselektrode (18) und eine Steuerelektrode (19) auf der Oberseite (8) und eine Leistungselektrode (14) auf der Rückseite (7) aufweisen, wobei zwischen den Leistungshalbleiterchippositionen (25) Trennspuren (26) angeordnet sind.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach dem Einbringen der Trennfugen (21) eine Isolations- oder Passivierungsschicht (11) auf den Halbleiterwafer (20) und auf die Seitenwände (29, 30) der Trennfugen (21) aufgebracht wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Trennfugen (21) den Halbleiterwafer (20) nicht durchtrennen und nach dem Aufbringen des zweiten Trägers der Halbleiterwafer (20) bis zum Erreichen der Trennfugen (21) gedünnt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass zum Abscheiden der metallischen Umhüllung (4) und den metallischen Außenkontakten (9) eine stromlose chemische oder eine elktrolytische Metallabscheidung durchgeführt wird.
  7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass zum Abscheiden der elektrisch leitenden Keimschicht (28) ein Sputterverfahren eingesetzt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass zum Entfernen der Lackschutzschichtstruktur (22) eine Plasmaveraschung eingesetzt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass zum Entfernen der Lackschutzschichtstruktur (22) ein Lösungsmittel verwendet wird.
  10. Verfahren nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, dass zum Entfernen der Keimschicht (28) ein Trockenätzverfahren eingesetzt wird.
DE102006033319A 2006-07-17 2006-07-17 Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip Expired - Fee Related DE102006033319B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006033319A DE102006033319B4 (de) 2006-07-17 2006-07-17 Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
US11/778,887 US7528010B2 (en) 2006-07-17 2007-07-17 Semiconductor component and method for producing the same
US12/408,162 US8169063B2 (en) 2006-07-17 2009-03-20 Semiconductor component and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006033319A DE102006033319B4 (de) 2006-07-17 2006-07-17 Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip

Publications (2)

Publication Number Publication Date
DE102006033319A1 DE102006033319A1 (de) 2008-01-24
DE102006033319B4 true DE102006033319B4 (de) 2010-09-30

Family

ID=38830647

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006033319A Expired - Fee Related DE102006033319B4 (de) 2006-07-17 2006-07-17 Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip

Country Status (2)

Country Link
US (2) US7528010B2 (de)
DE (1) DE102006033319B4 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008007543B3 (de) * 2008-02-05 2009-05-20 Qimonda Ag Chipstapel und Verfahren zum Herstellen eines Halbleiterchips
US20100207227A1 (en) * 2009-02-16 2010-08-19 Georg Meyer-Berg Electronic Device and Method of Manufacturing Same
US8242013B2 (en) * 2010-03-30 2012-08-14 Alpha & Omega Semiconductor Inc. Virtually substrate-less composite power semiconductor device and method
US8569169B2 (en) * 2010-05-28 2013-10-29 Alpha & Omega Semiconductor, Inc. Bottom source power MOSFET with substrateless and manufacturing method thereof
US8987878B2 (en) 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
US9396997B2 (en) 2010-12-10 2016-07-19 Infineon Technologies Ag Method for producing a semiconductor component with insulated semiconductor mesas
US9142665B2 (en) * 2010-12-10 2015-09-22 Infineon Technologies Austria Ag Semiconductor component with a semiconductor via
US9304130B2 (en) 2010-12-16 2016-04-05 International Business Machines Corporation Trenched sample assembly for detection of analytes with electromagnetic read-write heads
DE102011003153A1 (de) * 2011-01-26 2012-07-26 Robert Bosch Gmbh Leadless Package mit einem leitenden Coating zur elektrischen Schirmung
US8791015B2 (en) * 2011-04-30 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over active surface of semiconductor die
US8855957B2 (en) 2011-05-03 2014-10-07 International Business Machines Corporation Method for calibrating read sensors of electromagnetic read-write heads
US9040311B2 (en) 2011-05-03 2015-05-26 International Business Machines Corporation Calibration assembly for aide in detection of analytes with electromagnetic read-write heads
US9224669B2 (en) * 2011-08-09 2015-12-29 Alpha And Omega Semiconductor Incorporated Method and structure for wafer level packaging with large contact area
TWI467694B (zh) * 2011-12-01 2015-01-01 Alpha & Omega Semiconductor 底部具有源極的功率金氧半場效電晶體元件及其製作方法
US9435800B2 (en) 2012-09-14 2016-09-06 International Business Machines Corporation Sample assembly with an electromagnetic field to accelerate the bonding of target antigens and nanoparticles
US9136379B2 (en) * 2013-04-26 2015-09-15 Alpha & Omega Semiconductor, Inc. Bottom source substrateless power MOSFET
KR102295522B1 (ko) 2014-10-20 2021-08-30 삼성전자 주식회사 반도체 패키지
TWI584431B (zh) * 2015-01-21 2017-05-21 尼克森微電子股份有限公司 超薄半導體元件封裝結構的製造方法
TWI690083B (zh) * 2015-04-15 2020-04-01 杰力科技股份有限公司 功率金氧半導體場效電晶體及其製作方法
US9887134B2 (en) * 2016-02-10 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and methods of singulating semiconductor devices
CN105826288B (zh) * 2016-03-22 2019-08-13 上海朕芯微电子科技有限公司 功率器件的csp封装结构及其制造方法
JP6780710B2 (ja) * 2016-12-28 2020-11-04 株式会社村田製作所 回路モジュール
EP3761357A1 (de) * 2019-07-04 2021-01-06 Infineon Technologies Austria AG Halbleiterbauelement
CN111816574B (zh) * 2020-05-29 2022-03-04 济宁东方芯电子科技有限公司 一种uv膜模板及利用uv膜模板实现洁净玻璃钝化的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010016369A1 (en) * 1999-09-13 2001-08-23 Felix Zandman Chip scale surface mount package for semiconductor device and process of fabricating the same
WO2001078144A1 (en) * 2000-04-07 2001-10-18 Siliconix, Inc. Vertical structure and process for semiconductor wafer-level chip scale packages
US20020038890A1 (en) * 2000-10-04 2002-04-04 Shinji Ohuchi Semiconductor device and method for manufacturing the same, semiconductor wafer and semiconductor device manufactured thereby
US6858795B2 (en) * 1993-06-18 2005-02-22 Maxwell Technologies, Inc. Radiation shielding of three dimensional multi-chip modules
DE10332009A1 (de) * 2003-07-14 2005-02-24 Infineon Technologies Ag Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
US20050104165A1 (en) * 2002-05-22 2005-05-19 Sharp Kabushiki Kaisha Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
DE10351028A1 (de) * 2003-10-31 2005-06-09 Infineon Technologies Ag Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308061A (ja) * 2000-04-25 2001-11-02 Nec Corp 半導体装置の製造方法
DE10103186B4 (de) * 2001-01-24 2007-01-18 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip
US7129558B2 (en) * 2002-11-06 2006-10-31 International Rectifier Corporation Chip-scale schottky device
JP2005051144A (ja) * 2003-07-31 2005-02-24 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858795B2 (en) * 1993-06-18 2005-02-22 Maxwell Technologies, Inc. Radiation shielding of three dimensional multi-chip modules
US20010016369A1 (en) * 1999-09-13 2001-08-23 Felix Zandman Chip scale surface mount package for semiconductor device and process of fabricating the same
WO2001078144A1 (en) * 2000-04-07 2001-10-18 Siliconix, Inc. Vertical structure and process for semiconductor wafer-level chip scale packages
US20020038890A1 (en) * 2000-10-04 2002-04-04 Shinji Ohuchi Semiconductor device and method for manufacturing the same, semiconductor wafer and semiconductor device manufactured thereby
US20050104165A1 (en) * 2002-05-22 2005-05-19 Sharp Kabushiki Kaisha Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
DE10332009A1 (de) * 2003-07-14 2005-02-24 Infineon Technologies Ag Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
DE10351028A1 (de) * 2003-10-31 2005-06-09 Infineon Technologies Ag Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren

Also Published As

Publication number Publication date
US20090179311A1 (en) 2009-07-16
US7528010B2 (en) 2009-05-05
DE102006033319A1 (de) 2008-01-24
US20080012119A1 (en) 2008-01-17
US8169063B2 (en) 2012-05-01

Similar Documents

Publication Publication Date Title
DE102006033319B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE10101875B4 (de) Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102013102786B4 (de) Verfahren zum Ausbilden eines Halbleiterpackage
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102010064495B3 (de) Halbleiter-Bauelement
EP1412978A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102006047761A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
EP1419534A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102007027378A1 (de) Elektrisch leitfähige Verbindung, elektronisches Bauelement und Verfahren zu deren Herstellung
EP1120831A2 (de) Elektrisches Bauteil mit einer Abschirmeinrichtung
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
WO2006066690A1 (de) Bauelement mit halbleiterübergang und verfahren zur herstellung
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19507547C2 (de) Verfahren zur Montage von Chips
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102005035771B4 (de) Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee