CN105826288B - 功率器件的csp封装结构及其制造方法 - Google Patents

功率器件的csp封装结构及其制造方法 Download PDF

Info

Publication number
CN105826288B
CN105826288B CN201610165481.0A CN201610165481A CN105826288B CN 105826288 B CN105826288 B CN 105826288B CN 201610165481 A CN201610165481 A CN 201610165481A CN 105826288 B CN105826288 B CN 105826288B
Authority
CN
China
Prior art keywords
layer
chip
grid
tube core
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610165481.0A
Other languages
English (en)
Other versions
CN105826288A (zh
Inventor
黄平
鲍利华
张迪雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhen Xin Microelectronics Science And Technology Ltd
Original Assignee
Shanghai Zhen Xin Microelectronics Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhen Xin Microelectronics Science And Technology Ltd filed Critical Shanghai Zhen Xin Microelectronics Science And Technology Ltd
Priority to CN201610165481.0A priority Critical patent/CN105826288B/zh
Publication of CN105826288A publication Critical patent/CN105826288A/zh
Application granted granted Critical
Publication of CN105826288B publication Critical patent/CN105826288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开的功率器件的CSP封装结构，该结构利用管芯与管芯之间的划片道和/或管芯四个角处的区域，用腐蚀或者划片的方法，将这些区域的外延层去掉，露出N+衬底，之后用溅射或蒸发的方法在芯片表面蒸镀一层金属以此将衬底的N+层引到表面，以此来实现CSP封装的要求。本发明的有益效果在于：有效地充分利用芯片的表面积，最大可能地降低功率器件的导通电阻。

Description

功率器件的CSP封装结构及其制造方法
技术领域
本发明涉及功率器件制备技术领域，尤其涉及一种功率器件的CSP封装结构及其制造方法。
背景技术
CSP技术是最近几年才发展起来的新型集成电路封装技术。应用CSP技术封装的产品封装密封高，性能好，体积小，重量轻，与表面安装技术兼容，因此它的发展速度相当快，现已成为集成电路重要的封装技术之一。
功率三极管有三个电极，源极/发射极、栅极/基极和漏极/集电极。通常，为降低导通电阻，充分利用芯片的面积，源极/发射极和栅极/基极在芯片的正面上，而漏极/集电极在芯片的背面上。若要用CPS技术进行封装，需要将功率器件的漏极/集电极从芯片的背面引导至芯片的正面上。
现有的做法是：参见图1，以功率MOSFET的CSP封装进行说明，功率MOSFET的源极和栅极设置在芯片10的正面11上，在芯片10的正面11上开设一个N+扩散窗口12，采用扩散或注入的方法将该N+扩散窗口12扩散至芯片的N+衬底13，从而将芯片10背面上的漏极引至芯片10的正面11上。这种方法的缺点是需要浪费芯片的面积，降低了芯片的利用面积，同时增加了功率MOSFET的导通电阻。
为此，申请人进行了有益的探索和尝试，找到了解决上述问题的办法，下面将要介绍的技术方案便是在这种背景下产生的。
发明内容
本发明所要解决的技术问题之一在于：针对现有的功率器件的CSP封装方法存在降低芯片的利用面积，增加功率器件的导通电阻的问题，现提供一种充分利用芯片的表面积、最大可能地降低功率器件的导通电阻的功率器件的CSP封装结构。
本发明所要解决的技术问题之二在于：提供一种用于制备上述功率器件的CSP封装结构的制备方法。
作为本发明第一方面的功率器件的CSP封装结构，包括芯片以及设置在所述芯片背面上的N+衬底，所述芯片的正面形成有若干均匀分布的管芯，每一管芯内由上至下设置有一N+源极层和一P-body层，每一管芯的正面上设置有至少一与所述N+源极层或P-body层连接的源极凸点和至少一与多晶硅连接的栅极凸点，其特征在于，在所述芯片位于相邻的两个管芯之间的划片道和/或每一管芯的四个角的区域进行刻蚀并刻蚀至N+衬底，所述芯片位于每一管芯的正面除源极凸点和栅极凸点之外的区域上附着一层第一钝化层，在所述芯片的正面所有区域上附着一层金属层，所述金属层位于所述第一钝化层之上，所述金属层位于每一管芯上的区域上设置有源极、栅极和漏极压焊区域，所述芯片的正面所有区域上设置有一层第二钝化层，所述第二钝化层位于所述金属层之上，所述第二纯化层相对于每一源极、栅极和漏极压焊区域的位置刻蚀有分别与所述源极、栅极和漏极相对应的源极、栅极和漏极植球区域，在所述源极、栅极和漏极植球区域上焊接锡球。
作为本发明第二方面的用于制备上述功率器件的CSP封装结构的制备方法，包括以下步骤：
(1)制备芯片，将芯片位于相邻两个管芯之间的划片道和/或每一管芯的四个角的区域进行刻蚀或划片，刻蚀或划片至N+衬底区域为止；
(2)在所述芯片位于每一管芯的正面上淀积一层第一钝化层，并在所述管芯上的第一钝化层位于源极凸点和栅极凸点的位置刻蚀出源极和栅极的电连接区域；
(3)在所述芯片的正面所有区域上附着一层金属层；
(4)在所述金属层位于每一管芯上的区域上刻蚀制作形成源极、栅极和漏极压焊区域；
(5)在所述芯片的正面所有区域上淀积一层第二钝化层，并对所述第二钝化层相对于所述源极、栅极和漏极压焊区域上的位置进行刻蚀，预留出与源极、栅极和漏极相对应的源极、栅极和漏极植球区域；
(6)在所述源极、栅极和漏极植球区域进行植球。
在本发明的一个优选实施例中，所述N+层衬底的引入可采用刻蚀或者划片技术。
在本发明的一个优选实施例中，所述第一、第二钝化层可采用等离子体增强化学气相沉积法淀积或者涂敷聚酰亚胺层而成。
在本发明的一个优选实施例中，所述第一、第二钝化层由SiO2、Si3N4、SiON或涂覆PI中的一种制成。
在本发明的一个优选实施例中，在所述步骤(3)中，所述金属层通过溅射或蒸发的方式附着在所述芯片的正面上。
在本发明的一个优选实施例中，所述金属层为金属铝或铝合金层。
由于采用了如上的技术方案，本发明的有益效果在于：本发明将功率器件芯片的划片道和/或管芯四个角的区域刻蚀至N+衬底，采用金属层将漏极引至芯片的正面上，从而实现CSP封装，有效地充分利用芯片的表面积，最大可能地降低功率器件的导通电阻。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有的功率MOSFET的CSP封装结构的示意图。
图2是本发明相邻管芯之间的划片道和管芯四个角的区域刻蚀或划片至N+衬底的示意图。
图3是本发明芯片位于每一管芯的正面除源极凸点和栅极凸点之外的区域上淀积第一钝化层的示意图。
图4是本发明芯片上附着金属层的示意图。
图5是本发明对芯片的金属层进行刻蚀的示意图。
图6是本发明第二钝化层淀积和刻蚀的示意图。
图7是本发明成品的功率器件的CSP封装结构的示意图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
参见图7，图中给出的是功率器件的CSP封装结构，包括芯片100以及设置在芯片100背面上的作为功率器件的漏极的N+衬底200，芯片100的正面形成有若干均匀分布的管芯110，每一管芯110内由上至下设置有一N+源极层111和一P-body层112，每一管芯110的正面上设置有一与N+源极层111或P-body层112连接的源极凸点121和一与多晶硅连接的栅极凸点122。
在芯片100位于相邻的两个管芯110之间的划片道130和/或每一管芯110的四个角的区域进行刻蚀并刻蚀或划片至N+衬底200，芯片100位于每一管芯110的正面除源极凸点121和栅极凸点122之外的区域上附着一层第一钝化层300，在芯片100的正面所有区域上附着一层金属层400，金属层400位于第一钝化层300之上，金属层400位于每一管芯110上的区域上设置有源极、栅极和漏极压焊区域410、420、430，芯片100的正面所有区域上设置有一层第二钝化层500，第二钝化层500位于金属层400之上，第二钝化层500相对于每一源极、栅极和漏极压焊区域410、420、430的位置刻蚀有分别与源极、栅极和漏极相对应的源极、栅极和漏极植球区域510、520、530，在源极、栅极和漏极植球区域510、520、530上焊接锡球610、620、630。
用于制备上述功率器件的CSP封装结构的制备方法，包括以下步骤：
(1)参见图2，制备芯片100，将芯片100位于相邻两个管芯110之间的划片道130和/或每一管芯110的四个角的区域进行刻蚀，刻蚀至N+衬底200区域为止，当然，芯片100位于相邻两个管芯110之间的划片道130和/或每一管芯110的四个角的区域也可以采用划片的方式去掉芯片100表面的外延层，以露出N+衬底200；无论采用的是刻蚀的方式还是划片的方式，刻蚀或划片出来的面是可以是垂直面或斜面；在本实施例中，N+衬底200的引入可采用刻蚀或者划片技术；
(2)参见图3，在芯片100位于每一管芯110的正面上采用等离子体增强化学气相沉积法淀积或涂敷聚酰亚胺一层第一钝化层300，第一钝化层300可以由SiO2、Si3N4、SiON或涂覆PI中的一种制成，并且，在管芯110上的第一钝化层300位于源极凸点121和栅极凸点122的位置刻蚀出源极和栅极电连接区域310、320；
(3)参见图4，在芯片100的正面所有区域上通过溅射或蒸发的方式附着一层金属层400，在本实施例中，金属层400优选地为金属铝层，当然也可以采用金属铝合金层或其他金属层，该金属层400将第一钝化层300刻蚀出的源极和栅极电连接区域310、320进行填充并与源极凸点121和栅极凸点122形成连接，并且金属层400与N+衬底200连接，从而将功率器件的漏极引伸至芯片100的正面上；
(4)参见图5，在金属层400位于每一管芯110上的区域上刻蚀制作形成源极、栅极和漏极压焊区域410、420、430；
(5)参见图6，在芯片100的正面所有区域上采用等离子体增强化学气相沉积法淀积或涂敷聚酰亚胺一层第二钝化层500，第一钝化层300可以由SiO2、Si3N4、SiON或涂覆PI中的一种制成，并且，对第二钝化层500相对于源极、栅极和漏极压焊区域410、420、430上的位置进行刻蚀，预留出与源极、栅极和漏极相对应的源极、栅极和漏极植球区域510、520、530；
(6)参加图7，在源极、栅极和漏极植球区域510、520、530上焊植锡球600。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (2)

1.用于制备一种功率器件的CSP封装结构的制备方法，其特征在于，包括以下步骤：
(1)制备芯片，将芯片位于相邻两个管芯之间的划片道和/或每一管芯的四个角的区域进行刻蚀或划片，刻蚀或划片至N+衬底区域为止；
(2)在所述芯片位于每一管芯的正面上淀积一层第一钝化层，并在所述管芯上的第一钝化层位于源极凸点和栅极凸点的位置刻蚀出源极和栅极的电连接区域；
(3)在所述芯片的正面所有区域上附着一层金属层；
(4)在所述金属层位于每一管芯上的区域上刻蚀制作形成源极、栅极和漏极压焊区域；
(5)在所述芯片的正面所有区域上淀积一层第二钝化层，并对所述第二钝化层相对于所述源极、栅极和漏极压焊区域上的位置进行刻蚀，预留出与源极、栅极和漏极相对应的源极、栅极和漏极植球区域；
(6)在所述源极、栅极和漏极植球区域进行植球；
所述N+层衬底的引入可采用刻蚀或者划片技术；
所述第一、第二钝化层采用等离子体增强化学气相沉积法淀积或涂敷聚酰亚胺而成；
所述第一、第二纯化层由SiO2、Si3N4、SiON或涂覆PI中的一种制成；
所述金属层通过溅射或蒸发的方式附着在所述芯片的正面上；
所述金属层为金属铝层或铝合金层。
2.根据权利要求1公开的用于制备一种功率器件的CSP封装结构的制备方法，其制备的功率器件的CSP封装结构，包括芯片以及设置在所述芯片背面上的N+衬底，所述芯片的正面形成有若干均匀间隔分布的管芯，每一管芯内由上至下设置有一N+源极层和一P-body层，每一管芯的正面上设置有至少一与所述N+源极层或P-body层连接的源极凸点和至少一与多晶硅连接的栅极凸点，其特征在于，在所述芯片位于相邻的两个管芯之间的划片道和/或每一管芯的四个角的区域进行刻蚀并刻蚀至N+衬底，所述芯片位于每一管芯的正面除源极凸点和栅极凸点之外的区域上附着一层第一钝化层，在所述芯片的正面所有区域上附着一层金属层，所述金属层位于所述第一钝化层之上，所述金属层位于每一管芯上的区域上设置有源极、栅极和漏极压焊区域，所述芯片的正面所有区域上设置有一层第二钝化层，所述第二钝化层位于所述金属层之上，所述第二钝化层相对于每一源极、栅极和漏极压焊区域的位置刻蚀有分别与所述源极、栅极和漏极相对应的源极、栅极和漏极植球区域，在所述源极、栅极和漏极植球区域上焊接锡球；所述金属层将漏极引至芯片的正面上。
CN201610165481.0A 2016-03-22 2016-03-22 功率器件的csp封装结构及其制造方法 Active CN105826288B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610165481.0A CN105826288B (zh) 2016-03-22 2016-03-22 功率器件的csp封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610165481.0A CN105826288B (zh) 2016-03-22 2016-03-22 功率器件的csp封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN105826288A CN105826288A (zh) 2016-08-03
CN105826288B true CN105826288B (zh) 2019-08-13

Family

ID=56523958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610165481.0A Active CN105826288B (zh) 2016-03-22 2016-03-22 功率器件的csp封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN105826288B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI707408B (zh) * 2019-04-10 2020-10-11 力成科技股份有限公司 天線整合式封裝結構及其製造方法
CN110660765B (zh) * 2019-09-23 2021-06-25 上海朕芯微电子科技有限公司 一种三极管分离器件csp封装结构及封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1288256A (zh) * 1999-09-13 2001-03-21 维谢伊因特泰克诺洛吉公司 半导体器件的芯片规模表面安装封装及其制造方法
CN102347299A (zh) * 2010-07-29 2012-02-08 万国半导体股份有限公司 晶圆级芯片尺寸封装

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352036B2 (en) * 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102006033319B4 (de) * 2006-07-17 2010-09-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1288256A (zh) * 1999-09-13 2001-03-21 维谢伊因特泰克诺洛吉公司 半导体器件的芯片规模表面安装封装及其制造方法
CN102347299A (zh) * 2010-07-29 2012-02-08 万国半导体股份有限公司 晶圆级芯片尺寸封装

Also Published As

Publication number Publication date
CN105826288A (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN102270603B (zh) 一种硅通孔互连结构的制作方法
CN102509718B (zh) GaAs CCD图形传感器圆片级芯片尺寸封装工艺
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
CN105826288B (zh) 功率器件的csp封装结构及其制造方法
CN104465418A (zh) 一种扇出晶圆级封装方法
CN104241511B (zh) 一种高亮度倒装紫外led芯片制备方法
CN105047780B (zh) 一种并联GaN基LED芯片制备方法
CN103280427A (zh) 一种tsv正面端部互连工艺
CN104701161B (zh) 一种沟槽型肖特基二极管的制备工艺方法
CN109941962A (zh) 一种电学连接高密度坡面台阶纳米线的方法
CN103165571A (zh) 一种新型硅基低阻电感结构及其晶圆级封装方法
CN104362105A (zh) 一种铜柱凸点结构的封装工艺
CN104253087B (zh) 铝金属工艺接触孔的填充方法
CN103346122A (zh) 一种高深宽比tsv种子层制作方法
CN108258062B (zh) 砷化镓太阳能电池及其制备方法
CN103066093B (zh) 一种用深槽隔离制造影像传感器的方法及影像传感器结构
CN103165561B (zh) 一种硅基转接板的封装结构
CN109473362A (zh) 一种功率器件的csp封装方法
CN204441283U (zh) 一种并联结构的集成led芯片
CN106328750B (zh) 一种基于硫属亚铜化合物的核壳结构异质结太阳能电池及其制备方法
CN103346121A (zh) 一种细节距高深宽比tsv种子层制作方法
CN206340537U (zh) 一种氧化铝钝化结构
CN107331654A (zh) 一种整流桥器件及其制作方法
CN101872728A (zh) 焊垫层的制造方法
CN103700618B (zh) 基于圆片级硅通孔工艺基板的结构强度增强的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant