CN109473362A - 一种功率器件的csp封装方法 - Google Patents

一种功率器件的csp封装方法 Download PDF

Info

Publication number
CN109473362A
CN109473362A CN201811267602.8A CN201811267602A CN109473362A CN 109473362 A CN109473362 A CN 109473362A CN 201811267602 A CN201811267602 A CN 201811267602A CN 109473362 A CN109473362 A CN 109473362A
Authority
CN
China
Prior art keywords
wafer
layer
backside
source electrode
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811267602.8A
Other languages
English (en)
Other versions
CN109473362B (zh
Inventor
黄平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhen Xin Microelectronics Science And Technology Ltd
Original Assignee
Shanghai Zhen Xin Microelectronics Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhen Xin Microelectronics Science And Technology Ltd filed Critical Shanghai Zhen Xin Microelectronics Science And Technology Ltd
Priority to CN201811267602.8A priority Critical patent/CN109473362B/zh
Publication of CN109473362A publication Critical patent/CN109473362A/zh
Application granted granted Critical
Publication of CN109473362B publication Critical patent/CN109473362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开的一种功率器件的CSP封装方法，其包括如下步骤：步骤1：完成晶圆前道制程步骤；步骤2：晶圆正面RDL制程，包括钝化和铜覆盖层制程步骤；步骤3：晶圆正面塑封步骤；步骤4：晶圆正面研磨步骤；步骤5：晶圆背面减薄及金属化步骤；步骤6：晶圆背面蚀刻步骤；步骤7：晶圆背面第一次介质沉积及蚀刻步骤；步骤8：晶圆背面金属溅射及蚀刻步骤；步骤9：晶圆背面第二次介质沉积及蚀刻步骤；步骤10：晶圆背面植球步骤；步骤11：切片步骤。本发明对晶圆正面的塑封层进行研磨，将铜覆盖层表面露出，有利于散热。本发明对晶圆的正面进行塑封，除了可以保护之外，还可以起到支撑的作用。

Description

一种功率器件的CSP封装方法
技术领域
本发明涉及半导体器件封装技术领域，特别涉及一种功率器件的CSP封装方法。
背景技术
通常地，功率器件的电极会在芯片的两侧。通常来讲，对于功率MOSFET 而言，芯片正面有源极(Source)和栅极(Gate)，背面有漏极(Drain)；对于功率双极器件而言，芯片的正面有发射极(Emitter)和基极(Base)，芯片背面有集电极(Collector)。
所谓CSP封装(Chip Scale Package)，通常都是用Solder Ball或Cu Pillar 之类的连接方式，直接将芯片表面的电极连接出来，因此要求所有的压焊点在芯片的一侧。
从以上描述来看，对于功率器件而言，要想用CSP的方式来封装，势必要把其中一个电极引到芯片的另一侧。之前的方法，用扩散区来将电极引到另一侧的结构。但此扩散区域需占用芯片面积，且长时间扩散也会改变器件中杂质分布，这样势必会重新设计产品的流程。
发明内容
本发明所要解决的技术问题在于针对现有的功率器件CSP封装方法所存在的不足而提供一种新的功率器件的CSP封装方法。
本发明所要解决的技术问题可以通过以下技术方案来实现：
一种功率器件的CSP封装方法，包括如下步骤：
步骤1：完成晶圆前道制程步骤
在晶圆的正面形成若干包含源极和栅极的管芯，相邻管芯之间通过划片道隔离开来，在每一管芯的源极与栅极之间采用第一钝化层隔离开来；在晶圆的背面形成漏极；
步骤2：晶圆正面RDL制程步骤
首先在晶圆表面制作一层绝缘层即第二钝化层；然后在管芯的源极和栅极上形成一铜覆盖层，且源极及栅极上的铜覆盖层需跨过晶圆的划片道即在第二钝化层上有源极和栅极的铜覆盖层；
步骤3：晶圆正面塑封步骤
对晶圆的正面进行晶圆级塑封，其中塑封层覆盖在所述铜覆盖层的表面并且填充进源极和栅极覆盖层间的间隙；
步骤4：晶圆正面研磨步骤
研磨晶圆正面的塑封层，让所述铜覆盖层表面露出，但是源极和栅极之间的塑封料依然保留；
步骤5：晶圆背面减薄及金属化步骤
对晶圆的背面进行减薄化处理，然后在减薄化处理后的晶圆背面进行金属化，形成一金属化层，所述背面金属化层与所述漏极电接触；
步骤6：晶圆背面蚀刻步骤
将晶圆背面对应到晶圆正面划线道的位置处蚀刻至晶圆正面的铜覆盖层位置；
步骤7：晶圆背面第一次介质沉积及蚀刻步骤
在晶圆背面进行介质沉积形成一第一介质绝缘层，所述第一介质绝缘层与铜柱接触并覆盖在所述金属化层的表面；然后对每一管芯上的第一介质绝缘层进行光刻及蚀刻，暴露出管芯背面的漏极和划片道上的铜覆盖层以及源极和栅极的铜覆盖层；
步骤8：晶圆背面金属溅射及蚀刻步骤
在所述晶圆的背面进行金属溅射形成一金属溅射层，相邻管芯上的金属溅射层与划片道上的铜覆盖层以及源极和栅极的铜覆盖层电连接，即将器件的源极和栅极通过金属溅射层都引到背面；
步骤9：晶圆背面第二次介质沉积及蚀刻步骤
在所述晶圆的背面进行介质沉积形成一第二介质绝缘层，所述第二介质绝缘层覆盖在所有金属溅射层的表面；然后在每一管芯上的第二介质绝缘层上蚀刻出三个植球窗口，三个植球窗口分别对于器件的源极、漏极和栅极；
步骤10：植球步骤
在每个植球窗口内各植球或者电镀铜柱；
步骤11：切片步骤
切断划片道形成一个管芯，每个管芯上具有植球或者铜柱制作的源极、漏极和栅极。
在本发明的一个优选实施例中，在所述步骤5之后，对晶圆正面的塑封层再研磨。
本发明对晶圆正面的塑封层进行研磨，将铜覆盖层表面露出，有利于散热。
本发明对晶圆的正面进行塑封，除了可以保护之外，还可以起到支撑的作用。
附图说明
图1为本发明功率器件的CSP封装方法步骤1完成晶圆前道制程的Wafer 的剖视图。
图2为本发明功率器件的CSP封装方法步骤1完成晶圆前道制程的Wafer 的正视图。
图3为本发明功率器件的CSP封装方法步骤2铜覆盖层制程后的剖视图。
图4为本发明功率器件的CSP封装方法步骤2铜覆盖层制程后的正视图。
图5为本发明功率器件的CSP封装方法步骤3对晶圆的正面进行塑封后的剖视图。
图6为本发明功率器件的CSP封装方法步骤4研磨晶圆正面的塑封层后的剖视图。
图7为本发明功率器件的CSP封装方法步骤4研磨晶圆正面的塑封层后的正视图。
图8为本发明功率器件的CSP封装方法步骤5对晶圆背面进行减薄及金属化后的剖视图。
图9为本发明功率器件的CSP封装方法步骤6将晶圆背面对应到晶圆正面划线道的位置处蚀刻至晶圆正面的铜覆盖层(源极及栅极)位置后的剖视图。
图10为本发明功率器件的CSP封装方法步骤7在晶圆背面进行介质沉积形成一第一介质绝缘层并蚀刻的剖视图。
图11为本发明功率器件的CSP封装方法步骤8在所述晶圆的背面进行金属溅射形成一金属溅射层并蚀刻出源极、漏极及栅极的剖视图。
图12为本发明功率器件的CSP封装方法步骤9在所述晶圆的背面进行介质沉积形成一第二介质绝缘层并蚀刻出三个植球窗口后的剖视图。
图13为本发明功率器件的CSP封装方法步骤10在每个植球窗口内植球后的剖视图。
图14为本发明功率器件的CSP封装方法步骤10在每个植球窗口内植球后切断划片道的剖视图。
图15为本发明功率器件的CSP封装方法步骤10在每个植球窗口内电镀铜的剖视图。
图16为本发明功率器件的CSP封装方法步骤10在每个植球窗口内电镀铜后切断划片道的剖视图。
图17为本发明功率器件的CSP封装方法步骤10切断划片道后的正视图。
具体实施方式
以下结合附图和具体实施方式来进一步描述本发明。
下面以功率MOSFET为例来详细描述本发明的一种功率器件的CSP封装方法，其他的功率器件的流程基本上都是一样的。
本发明的一种功率器件的CSP封装方法，包括如下步骤：
步骤1：完成晶圆前道制程步骤
参见图1和图2，在晶圆100的正面形成若干包含源极111和栅极113的管芯110，相邻管芯110之间通过划片道120隔离开来，在每一管芯110的源极111与栅极113之间覆盖有第一钝化层112、114和115；在晶圆110的背面形成漏极116；
步骤2：晶圆正面RDL制程步骤
参见图3和图4，首先在相邻管芯110的划片道120和第一钝化层112、114和115表面成型一绝缘层即第二钝化层130；然后在相邻管芯100的源极 111和栅极113以及绝缘层130上形成一铜覆盖层140，在管芯100内部的源极111及栅极113的铜覆盖层140需刻蚀分开；但源极111及栅极113的铜覆盖层140需跨越划片道120处的第二钝化层130；
步骤3：晶圆正面塑封步骤
参见图5，对晶圆100的正面进行塑封，其中塑封层150覆盖在铜覆盖层 140的表面并且填充进源极及栅极之间的间隙141接触到第一钝化层114表面；
步骤4：晶圆正面研磨步骤
参见图6和图7，研磨晶圆100正面的塑封层150，让铜覆盖层140表面露出，但是源极及栅极间隙封装槽145内的塑封料依然保留；
步骤5：晶圆背面减薄及金属化步骤
参见图8，对晶圆100的背面进行减薄化处理，然后在减薄化处理后的晶圆100背面进行金属化，形成一金属化层160，金属化层160与漏极116电接触；
步骤6：晶圆背面蚀刻步骤
参见图9，将晶圆100背面对应到晶圆100正面划线道120的位置处蚀刻至晶圆100正面的铜覆盖层140位置；
步骤7：晶圆背面第一次介质沉积及蚀刻步骤
参见图10，在晶圆100背面进行介质沉积形成一第一介质绝缘层170，第一介质绝缘层170与铜覆盖层140接触并覆盖在金属化层160的表面，相邻管芯110上的第一介质绝缘层170在对应于晶圆100正面划线道120的位置处开孔；然后对每一管芯110上的第一介质绝缘层170进行蚀刻，在每一管芯110上的第一介质绝缘层170对应于每一管芯110的相应位置蚀刻一露出金属化层160的蚀刻窗口171；
步骤8：晶圆背面金属溅射及蚀刻步骤
参见图11，在晶圆100的背面进行金属溅射形成一金属溅射层180，相邻管芯110上的金属溅射层180在对应于晶圆100正面划线道120的位置处连接起来并与铜覆盖层140电连接；然后在每一管芯110上的金属溅射层180 上蚀刻出器件的源极、漏极和栅极；每个电极之间的间隙分别是间隙181、182；
步骤9：晶圆背面第二次介质沉积及蚀刻步骤
参见图12，在晶圆100的背面进行介质沉积形成一第二介质绝缘层190，第二介质绝缘层190覆盖在所有金属溅射层180的表面并填充满电极间的间隙181、182内，填充在间隙181、182内的第二介质绝缘层190露出金属溅射层180的表面并与其余部分的第二介质绝缘层190相同厚度；然后再每一管芯110上的第二介质绝缘层190上蚀刻出植球窗口191、192、192。
步骤10：晶圆背面植球步骤
参见图13，在每个植球窗口191、192、192内植球210、220、230；
步骤11：划片步骤
参见图14，切断划片道120形成一个个管芯110，每个管芯110上具有植球210、220、230，分别对于器件的源极、漏极和栅极。
在步骤5之后，对晶圆100正面的塑封层150再研磨。
参见图15，在每个植球窗口槽191、192、192内电镀铜柱310、320、330；
参见图16和图17，切断划片道120形成一个个管芯110，每个管芯110 上具有铜柱310、320、330，分别对于器件的源极、漏极和栅极。

Claims (2)

1.一种功率器件的CSP封装方法，其特征在于，包括如下步骤：
步骤1：完成晶圆前道制程步骤
在晶圆的正面形成若干包含源极和栅极的管芯，相邻管芯之间通过划片道隔离开来，在每一管芯的源极与栅极之间采用第一钝化层隔离开来；在晶圆的背面形成漏极；
步骤2：晶圆正面RDL制程步骤
首先在晶圆表面制作一层绝缘层即第二钝化层；然后在管芯的源极和栅极上形成一铜覆盖层，且源极及栅极上的铜覆盖层需跨过晶圆的划片道即在第二钝化层上有源极和栅极的铜覆盖层；
步骤3：晶圆正面塑封步骤
对晶圆的正面进行晶圆级塑封，其中塑封层覆盖在所述铜覆盖层的表面并且填充进源极和栅极覆盖层间的间隙；
步骤4：晶圆正面研磨步骤
研磨晶圆正面的塑封层，让所述铜覆盖层表面露出，但是源极和栅极之间的塑封料依然保留；
步骤5：晶圆背面减薄及金属化步骤
对晶圆的背面进行减薄化处理，然后在减薄化处理后的晶圆背面进行金属化，形成一金属化层，所述背面金属化层与所述漏极电接触；
步骤6：晶圆背面蚀刻步骤
将晶圆背面对应到晶圆正面划线道的位置处蚀刻至晶圆正面的铜覆盖层位置；
步骤7：晶圆背面第一次介质沉积及蚀刻步骤
在晶圆背面进行介质沉积形成一第一介质绝缘层，所述第一介质绝缘层与铜柱接触并覆盖在所述金属化层的表面；然后对每一管芯上的第一介质绝缘层进行光刻及蚀刻，暴露出管芯背面的漏极和划片道上的铜覆盖层以及源极和栅极的铜覆盖层；
步骤8：晶圆背面金属溅射及蚀刻步骤
在所述晶圆的背面进行金属溅射形成一金属溅射层，相邻管芯上的金属溅射层与划片道上的铜覆盖层以及源极和栅极的铜覆盖层电连接，即将器件的源极和栅极通过金属溅射层都引到背面；
步骤9：晶圆背面第二次介质沉积及蚀刻步骤
在所述晶圆的背面进行介质沉积形成一第二介质绝缘层，所述第二介质绝缘层覆盖在所有金属溅射层的表面；然后在每一管芯上的第二介质绝缘层上蚀刻出三个植球窗口，三个植球窗口分别对于器件的源极、漏极和栅极；
步骤10：植球步骤
在每个植球窗口内各植球或者电镀铜柱；
步骤11：切片步骤
切断划片道形成一个管芯，每个管芯上具有植球或者铜柱制作的源极、漏极和栅极。
2.如权利要求1所述的一种功率器件的CSP封装方法，其特征在于，在所述步骤5之后，对晶圆正面的塑封层再研磨。
CN201811267602.8A 2018-10-29 2018-10-29 一种功率器件的csp封装方法 Active CN109473362B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811267602.8A CN109473362B (zh) 2018-10-29 2018-10-29 一种功率器件的csp封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811267602.8A CN109473362B (zh) 2018-10-29 2018-10-29 一种功率器件的csp封装方法

Publications (2)

Publication Number Publication Date
CN109473362A true CN109473362A (zh) 2019-03-15
CN109473362B CN109473362B (zh) 2020-04-21

Family

ID=65666301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811267602.8A Active CN109473362B (zh) 2018-10-29 2018-10-29 一种功率器件的csp封装方法

Country Status (1)

Country Link
CN (1) CN109473362B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660765A (zh) * 2019-09-23 2020-01-07 上海朕芯微电子科技有限公司 一种三极管分离器件csp封装结构及封装方法
CN113161233A (zh) * 2020-12-30 2021-07-23 上海朕芯微电子科技有限公司 一种功率器件及其划片方法、芯片级封装方法和封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392290B1 (en) * 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
US20070235886A1 (en) * 2006-04-06 2007-10-11 Hamza Yilmaz Semiconductor die packages using thin dies and metal substrates
CN103000537A (zh) * 2011-09-15 2013-03-27 万国半导体股份有限公司 一种晶圆级的封装结构及其制备方法
US9917103B1 (en) * 2017-01-04 2018-03-13 Globalfoundries Inc. Diffusion break forming after source/drain forming and related IC structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392290B1 (en) * 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
US20070235886A1 (en) * 2006-04-06 2007-10-11 Hamza Yilmaz Semiconductor die packages using thin dies and metal substrates
CN103000537A (zh) * 2011-09-15 2013-03-27 万国半导体股份有限公司 一种晶圆级的封装结构及其制备方法
US9917103B1 (en) * 2017-01-04 2018-03-13 Globalfoundries Inc. Diffusion break forming after source/drain forming and related IC structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660765A (zh) * 2019-09-23 2020-01-07 上海朕芯微电子科技有限公司 一种三极管分离器件csp封装结构及封装方法
CN110660765B (zh) * 2019-09-23 2021-06-25 上海朕芯微电子科技有限公司 一种三极管分离器件csp封装结构及封装方法
CN113161233A (zh) * 2020-12-30 2021-07-23 上海朕芯微电子科技有限公司 一种功率器件及其划片方法、芯片级封装方法和封装结构

Also Published As

Publication number Publication date
CN109473362B (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
US8222078B2 (en) Chip scale surface mounted semiconductor device package and process of manufacture
CN103325690B (zh) 半导体封装及其形成方法
US8890296B2 (en) Wafer level chip scale package
JP5944359B2 (ja) ガラス基板を有する半導体デバイスの製造方法
US11081457B2 (en) Semiconductor package and methods of manufacturing a semiconductor package
US7955969B2 (en) Ultra thin FET
CN105632911A (zh) 降低边缘应力的晶圆级封装方法
CN105070665A (zh) 一种晶圆级薄片封装工艺
US20100127323A1 (en) Trench MOSFET with trench source contact having copper wire bonding
CN109473362A (zh) 一种功率器件的csp封装方法
CN106997852A (zh) 用于带有厚背面金属化的模压芯片级封装的晶圆工艺
US9520380B2 (en) Wafer process for molded chip scale package (MCSP) with thick backside metallization
CN112106191A (zh) 用于晶片级芯片封装的半导体结构和方法
CN104051518A (zh) 形成hemt半导体装置及其结构的方法
US20220384204A1 (en) Semiconductor package electrical contact structures and related methods
CN105655311A (zh) 晶圆级芯片封装背面互连结构及其制作方法
US6858471B1 (en) Semiconductor substrate with trenches for reducing substrate resistance
CN209804659U (zh) 一种igbt芯片的产品结构
CN111293171A (zh) 一种igbt芯片的设计结构、产品结构及其制造方法
JP2001319995A (ja) 半導体装置の製造方法
CN113594106B (zh) 晶片尺寸封装
CN210467804U (zh) 晶圆级芯片封装结构
CN116031153B (zh) 一种沟槽mosfet器件的制造方法及其结构
CN118213268A (zh) 一种半导体芯片制备方法、晶圆结构及半导体芯片
TW201804539A (zh) 具備超低順向電壓的晶粒尺寸封裝二極體元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant