CN105632911A - 降低边缘应力的晶圆级封装方法 - Google Patents
降低边缘应力的晶圆级封装方法 Download PDFInfo
- Publication number
- CN105632911A CN105632911A CN201610003474.0A CN201610003474A CN105632911A CN 105632911 A CN105632911 A CN 105632911A CN 201610003474 A CN201610003474 A CN 201610003474A CN 105632911 A CN105632911 A CN 105632911A
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- pad
- cell body
- edge stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000005520 cutting process Methods 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 8
- 210000005056 cell body Anatomy 0.000 claims description 23
- 210000003127 knee Anatomy 0.000 claims description 21
- 238000004806 packaging method and process Methods 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 16
- 238000003466 welding Methods 0.000 claims description 13
- 239000003292 glue Substances 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- -1 pottery Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明涉及晶圆级芯片封装领域，涉及一种降低边缘应力的晶圆级封装方法。本发明步骤：步骤1，提供带有功能区、焊盘、晶圆；步骤2，提供盖板，盖板与支撑墙键合在一起；步骤3，利用键合胶将带有支撑墙的盖板与晶圆键合在一起；步骤4，对晶圆第二表面上切割道的位置进行预切割，并切割去除一定厚度的支撑墙，形成第一槽体；步骤5，对晶圆第二表面进行刻蚀，将焊盘上的材料去除，形成第二槽体；步骤6，制作重分布层，在晶圆第二表面制作重分布层；步骤7，对晶圆沿着切割道进行切割以形成单颗芯片的封装。本发明通过对切割道边缘、金属层以及介质层进行包裹及保护，降低了芯片边缘部分发生分层、开裂的风险；改善焊盘与金属线之间的电性连接。
Description
技术领域
本发明涉及晶圆级芯片封装领域，尤其涉及一种降低边缘应力的晶圆级封装方法。
背景技术
晶圆的一般结构包括若干个芯片单元，每个芯片单元包括基底和位于所述基底的正面的介质层，基底的正面设有功能区，所述功能区周边设有若干焊盘，且焊盘位于介质层内，功能区与其周边的焊盘电性相连。目前，晶圆级芯片的互连步骤包括，在晶圆基底的背面上做开口，该开口从晶圆的背面延伸到晶圆的正面，并暴露出正面的焊盘，在开口内壁铺设金属线路，将焊盘的电性引到晶圆的背面，实现晶圆级芯片的互连，最后沿晶圆切割道进行切割，形成单颗封装芯片。
目前，在对晶圆进行切割后，芯片边缘的介质层与支撑墙的界面处在可靠性测试(如TC、HAST等)的过程中，由于集中应力作用，极易发生分层以及开裂等失效现象，这也将严重影响封装中金属布线层的可靠性。
为了解决这一封装中的关键问题，迫切需要一种新型的封装方法来提高封装的可靠性。
发明内容
本发明提供了一种降低边缘应力的晶圆级封装方法，通过在晶圆第二表面刻蚀暴露出第一表面的焊盘前，先在该面沿切割道对应位置进行预切割，切割刀切入支撑墙，去除终切位置的衬底材料。
为了实现以上目的，本发明采用以下技术方案：
本发明提供的一种降低边缘应力的晶圆级封装方法，包括以下步骤：
步骤1，提供晶圆100，所述晶圆具有第一表面100a和与其相对的第二表面100b，所述第一表面上制作有若干功能区101，及各功能区周边的至少一焊盘102，相邻功能区之间有未覆盖焊盘的切割道105；
步骤2，提供盖板300，盖板与支撑墙200键合在一起；
步骤3，利用键合胶将带有支撑墙的盖板与晶圆第一表面键合在一起，使晶圆第一表面的功能区置于支撑墙形成的空腔中；
步骤4，对晶圆第二表面上对应切割道的位置进行预切割，并切割去除一定厚度的支撑墙，形成第一槽体104；
步骤5，对晶圆第二表面进行刻蚀，将焊盘上的材料去除，形成第二槽体106；
步骤6，制作重分布层，在晶圆第二表面及第二槽体内壁制作重分布层，将焊盘的电性通过第二槽体导通到预设的焊球的位置；
步骤7，对晶圆沿着切割道105进行切割以形成单颗芯片的封装体。
可选的，所述第二槽体106可暴露各焊盘的一部分，或者全部。
可选的，在晶圆切割道位置进行预切割时，切入支撑墙内部的深度在10μm至20μm之间。
可选的，所述盖板300同支撑墙200利用键合胶进行键合，所述支撑墙200与晶圆第一表面100a利用键合胶进行键合，所述键合胶为一种树脂类粘接胶。
可选的，所述硅刻蚀方法包括干法刻蚀或湿法刻蚀。
可选的，所述晶圆第二表面100b及第二槽体内壁的重分布层结构包括钝化层401、金属层布线层402和防焊层403。
可选的，钝化层401和防焊层403材料相同或相似。
可选的，在制作重分布层，即在形成钝化层401与防焊层403时，同时在第一槽体104中也制作钝化层401与防焊层403，形成对预切割形成的第一槽体104的包裹。
可选的，所述金属布线层402没有覆盖切割道105区域。
可选的，所述最外侧的防焊层403的厚度不超过钝化层401厚度的1.5倍。
与现有技术相比，本发明的有益效果是：
通过本发明专利的实施：
1.通过对晶圆第二表面100b上的切割道105位置进行预切割，然后布置上钝化层401与防焊层403，通过此方法，可以有效的对切割道边缘、金属层402以及晶圆的介质层103进行包裹及保护，减小了封装整体，尤其是晶圆上焊盘102和介质层103的应力，增加了封装可靠性，降低了芯片边缘部分发生分层、开裂的风险。
2.对晶圆第二表面100b上进行刻蚀形成第二槽体106时，暴露出了全部或大部分的焊盘102，可以有效的改善焊盘102与金属线402之间的电性连接。
本发明的下文特举例实施例，并配合附图对本发明的上述特征和优点做详细说明。
附图说明
图1到8为根据本发明方法步骤按从前到后顺序排列的示意图。
图中标号：
100.晶圆
100a.晶圆第一表面
100b.晶圆第二表面
101.功能区
102.焊盘
103.介质层
104.第一槽体
105.切割道
106第二槽体
200.支撑墙
300.盖板
401.钝化层
402.金属层
403.防焊层
404.焊球
具体实施方式
下面将参照附图对本发明进行更详细的描述：
下面将结合图(1)到(8)来详细说明本实施例的降低边缘应力的晶圆级封装制造流程。
步骤1，提供晶圆100：
请参考图(1)，提供晶圆100，所述晶圆上100上制作有功能区101，焊盘102，介质层103。该功能区、焊盘、介质层形成于晶圆100上。在其他实施例中，晶圆材料可以为锗、砷化镓等半导体材料。
晶圆相邻功能区101之间有一定宽度的切割道105，该切割道未覆盖焊盘。沿该切割道切割可将晶圆分离成单颗芯片。
步骤2，键合盖板300与支撑墙200：
请参考图(2)，提供盖板300，利用键合胶将盖板300与支撑墙200键合在一起。
在本实施例中，所述盖板300可以是玻璃、石英、塑胶等透明材质，也可以为硅、陶瓷、金属等材料。所述腔体可以为圆形或者方形。
步骤3，晶圆100键合：
请参考图(3)，利用键合胶将带有支撑墙200的盖板300与晶圆第一表面100a键合在一起，使晶圆第一表面100a的功能区101置于支撑墙200形成的空腔中。
在本实施例中，键合胶可以采用滚刷的方式进行涂布，并且所述键合胶为一种树脂类粘接胶。
优选的，对晶圆背部进行减薄，达到芯片封装设定厚度：
请参考图(4)，晶圆100减薄，通过研磨机，对晶圆第二表面100b进行研磨，减薄到设定厚度，并在减薄后对晶圆第二表面100b进行去应力等离子刻蚀。
在本实施例中，将晶圆100的厚度从最开始的600～700微米减薄至130微米左右；去应力等离子蚀刻是为了去除晶圆100中由于研磨产生的内应力，改善晶圆100的翘曲，便于后续工艺进行。
步骤4，预切割：
请参考图(5)，对晶圆第二表面100b上对应切割道105的位置进行预切割，将晶圆第二表面100b上属于切割道105区域的硅进行去除，形成第一槽体104。
在本实施例中，在晶圆切割道位置进行预切割时，切割需要达到支撑墙内部，深度在10μm至20μm之间。
步骤5，硅刻蚀：
请参考图(6)，对晶圆第二表面100b焊盘102的位置进行刻蚀，将焊盘102上面的硅去除，形成第二槽体106。
在本实施例中，所述硅刻蚀是采用等离子刻蚀的干法刻蚀工艺，包括深反应离子刻蚀(DRIE)，在其他实施例中还可以为湿法刻蚀工艺。
所述第二槽体106可暴露各焊盘的一部分，或者全部。
步骤6，重分布层：
请参考图(7)，所述重分布层包括钝化层401、金属层402和防焊层403。首先在第一槽体104、第二槽体106和晶圆第二表面100b涂布一层钝化层401；其次利用曝光显影或者激光烧蚀的方式将焊盘103上的钝化层401去除，从而暴露出焊盘103；然后通过溅射或电镀工艺在钝化层401表面制作一层金属层402，并对其进行图形化，在图形化时同时将位于切割道105区域的金属层402进行去除；最后在金属层402表面再涂布一层防焊层403，并在预留焊球404的位置进行暴露。
在本实施例中，所述钝化层401可以是高分子聚合物、氧化物(如二氧化硅)，也可以是氮化物(如氮化硅)。通过将所述金属层402进行图案化，从而将焊盘103导通到预留焊球404的位置，并在此位置形成焊球404。
步骤7，切割：
请参考图(8)，对晶圆103沿着切割道100进行切割以形成单颗芯片的封装体。
Claims (8)
1.降低边缘应力的晶圆级封装方法，其特征在于，包括以下步骤：
步骤1，提供晶圆(100)，所述晶圆具有第一表面(100a)和与其相对的第二表面(100b)，所述第一表面上制作有若干功能区(101)，连接功能区与焊盘(102)间信号的介质层(103)，及各功能区周边的至少一焊盘，相邻功能区之间有未覆盖焊盘的切割道(105)；
步骤2，提供盖板(300)，盖板与支撑墙(200)键合在一起；
步骤3，利用键合胶将带有支撑墙的盖板与晶圆第一表面键合在一起，使晶圆第一表面的功能区置于支撑墙形成空腔的中央；
步骤4，对晶圆第二表面上对应切割道的位置进行预切割，并切割去除部分的支撑墙，形成第一槽体(104)；
步骤5，对晶圆第二表面进行刻蚀，将焊盘上方的材料去除，形成第二槽体(106)；
步骤6，在晶圆第二表面及第二槽体内壁制作重分布层，将焊盘的电性通过第二槽体导通到预设的焊球(404)的位置；重分布层结构包括钝化层(401)、金属层布线层(402)和防焊层(403)。同时在第一槽体(104)中也制作钝化层(401)与防焊层(403)，形成对预切割形成的第一槽体(104)的包裹；
步骤7，对晶圆沿着切割道(105)进行切割以形成单颗芯片的封装体。
2.根据权利要求1所述降低边缘应力的晶圆级封装方法，其特征在于，所述第二槽体(106)暴露各焊盘的一部分，或者全部。
3.根据权利要求1所述降低边缘应力的晶圆级封装方法，其特征在于，在晶圆切割道位置进行预切割时，切入支撑墙内部的深度在10μm至20μm之间。
4.根据权利要求1所述降低边缘应力的晶圆级封装方法，其特征在于，所述盖板(300)同支撑墙(200)利用键合胶进行键合，所述支撑围墙与晶圆第一表面利用键合胶进行键合。
5.根据权利要求1所述降低边缘应力的晶圆级封装方法，其特征在于，所述刻蚀方法包括干法刻蚀或湿法刻蚀。
6.根据权利要求1所述降低边缘应力的晶圆级封装方法，其特征在于，钝化层(401)和防焊层(403)材料相同。
7.根据权利要求1所述降低边缘应力的晶圆级封装方法，其特征在于，所述金属布线层(402)没有覆盖切割道(105)区域。
8.根据权利要求1所述降低边缘应力的晶圆级封装方法，其特征在于，所述防焊层(403)的厚度不超过钝化层(401)厚度的1.5倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610003474.0A CN105632911A (zh) | 2016-01-02 | 2016-01-02 | 降低边缘应力的晶圆级封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610003474.0A CN105632911A (zh) | 2016-01-02 | 2016-01-02 | 降低边缘应力的晶圆级封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105632911A true CN105632911A (zh) | 2016-06-01 |
Family
ID=56047715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610003474.0A Pending CN105632911A (zh) | 2016-01-02 | 2016-01-02 | 降低边缘应力的晶圆级封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105632911A (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109273406A (zh) * | 2018-09-05 | 2019-01-25 | 苏州科阳光电科技有限公司 | 晶圆级芯片的封装方法 |
| CN112309880A (zh) * | 2020-02-17 | 2021-02-02 | 成都华微电子科技有限公司 | 芯片边缘损坏检测方法和电路 |
| CN112968119A (zh) * | 2020-12-18 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 芯片的转移方法 |
| CN112985471A (zh) * | 2021-04-30 | 2021-06-18 | 深圳市汇顶科技股份有限公司 | 一种电容传感器及其制作方法 |
| CN113097135A (zh) * | 2019-12-23 | 2021-07-09 | 格科微电子（上海）有限公司 | 提高晶圆切割性能的方法及晶圆结构 |
| CN113725106A (zh) * | 2021-08-30 | 2021-11-30 | 上海华虹宏力半导体制造有限公司 | 采用切割道沟槽工艺芯片的晶圆级芯片封装技术 |
| CN115385293A (zh) * | 2022-08-25 | 2022-11-25 | 武汉高芯科技有限公司 | 一种非制冷红外探测器的晶圆级封装结构 |
| CN116936592A (zh) * | 2023-07-24 | 2023-10-24 | 华天科技（昆山）电子有限公司 | 一种高可靠性的cis芯片封装结构及方法 |
| CN117038579A (zh) * | 2023-09-26 | 2023-11-10 | 华天科技（昆山）电子有限公司 | 一种高可靠性芯片封装方法及封装结构 |
| CN117116889A (zh) * | 2023-08-25 | 2023-11-24 | 华天科技（昆山）电子有限公司 | 一种高可靠性芯片封装结构及其制作方法 |
| FR3142832A1 (fr) * | 2022-12-06 | 2024-06-07 | Stmicroelectronics International N.V. | Procede de fabrication de plusieurs boitiers de circuits integres |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569194A (zh) * | 2010-12-22 | 2012-07-11 | 台湾积体电路制造股份有限公司 | 保护芯片级封装的t型接触免受潮 |
| CN103367382A (zh) * | 2013-07-23 | 2013-10-23 | 格科微电子（上海）有限公司 | 一种图像传感器芯片的晶圆级封装方法 |
| CN203434141U (zh) * | 2013-08-23 | 2014-02-12 | 苏州晶方半导体科技股份有限公司 | 影像传感器的晶圆级封装结构 |
| CN104392958A (zh) * | 2014-11-23 | 2015-03-04 | 北京工业大学 | 晶圆级含硅通孔的半导体封装方法 |
-
2016
- 2016-01-02 CN CN201610003474.0A patent/CN105632911A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569194A (zh) * | 2010-12-22 | 2012-07-11 | 台湾积体电路制造股份有限公司 | 保护芯片级封装的t型接触免受潮 |
| CN103367382A (zh) * | 2013-07-23 | 2013-10-23 | 格科微电子（上海）有限公司 | 一种图像传感器芯片的晶圆级封装方法 |
| CN203434141U (zh) * | 2013-08-23 | 2014-02-12 | 苏州晶方半导体科技股份有限公司 | 影像传感器的晶圆级封装结构 |
| CN104392958A (zh) * | 2014-11-23 | 2015-03-04 | 北京工业大学 | 晶圆级含硅通孔的半导体封装方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109273406B (zh) * | 2018-09-05 | 2021-04-06 | 苏州科阳光电科技有限公司 | 晶圆级芯片的封装方法 |
| CN109273406A (zh) * | 2018-09-05 | 2019-01-25 | 苏州科阳光电科技有限公司 | 晶圆级芯片的封装方法 |
| CN113097135A (zh) * | 2019-12-23 | 2021-07-09 | 格科微电子（上海）有限公司 | 提高晶圆切割性能的方法及晶圆结构 |
| CN112309880A (zh) * | 2020-02-17 | 2021-02-02 | 成都华微电子科技有限公司 | 芯片边缘损坏检测方法和电路 |
| CN112309880B (zh) * | 2020-02-17 | 2023-05-19 | 成都华微电子科技股份有限公司 | 芯片边缘损坏检测方法和电路 |
| CN112968119A (zh) * | 2020-12-18 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 芯片的转移方法 |
| CN112985471B (zh) * | 2021-04-30 | 2021-11-02 | 深圳市汇顶科技股份有限公司 | 一种电容传感器及其制作方法 |
| CN112985471A (zh) * | 2021-04-30 | 2021-06-18 | 深圳市汇顶科技股份有限公司 | 一种电容传感器及其制作方法 |
| CN113725106A (zh) * | 2021-08-30 | 2021-11-30 | 上海华虹宏力半导体制造有限公司 | 采用切割道沟槽工艺芯片的晶圆级芯片封装技术 |
| CN113725106B (zh) * | 2021-08-30 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | 采用切割道沟槽工艺芯片的晶圆级芯片封装技术 |
| CN115385293A (zh) * | 2022-08-25 | 2022-11-25 | 武汉高芯科技有限公司 | 一种非制冷红外探测器的晶圆级封装结构 |
| FR3142832A1 (fr) * | 2022-12-06 | 2024-06-07 | Stmicroelectronics International N.V. | Procede de fabrication de plusieurs boitiers de circuits integres |
| CN116936592A (zh) * | 2023-07-24 | 2023-10-24 | 华天科技（昆山）电子有限公司 | 一种高可靠性的cis芯片封装结构及方法 |
| CN117116889A (zh) * | 2023-08-25 | 2023-11-24 | 华天科技（昆山）电子有限公司 | 一种高可靠性芯片封装结构及其制作方法 |
| CN117038579A (zh) * | 2023-09-26 | 2023-11-10 | 华天科技（昆山）电子有限公司 | 一种高可靠性芯片封装方法及封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105632911A (zh) | 降低边缘应力的晶圆级封装方法 | |
| CN108597998B (zh) | 晶圆级系统封装方法及封装结构 | |
| US11063204B2 (en) | Method of manufacture for single crystal acoustic resonator devices using micro-vias | |
| US7763528B2 (en) | Method for manufacturing semiconductor device | |
| CN103400808B (zh) | 影像传感器的晶圆级封装结构及封装方法 | |
| CN103400807B (zh) | 影像传感器的晶圆级封装结构及封装方法 | |
| CN107910295B (zh) | 一种晶圆级芯片封装结构及其封装方法 | |
| WO2003100829A2 (en) | Forming a multi segment integrated circuit with isolated substrates | |
| CN105551945B (zh) | 晶圆键合工艺中减小界面应力的方法 | |
| CN112018043A (zh) | 晶片的制造方法和层叠器件芯片的制造方法 | |
| CN105529303B (zh) | 键合工艺中去除气泡区域的方法 | |
| JP4296052B2 (ja) | 半導体装置の製造方法 | |
| US8460971B2 (en) | Semiconductor device packaging structure and packaging method | |
| US10256147B2 (en) | Dicing method | |
| CN103904093A (zh) | 晶圆级封装结构以及封装方法 | |
| TW201911477A (zh) | 半導體製程及半導體結構 | |
| CN105655311A (zh) | 晶圆级芯片封装背面互连结构及其制作方法 | |
| CN103762221B (zh) | 晶圆级封装结构及其形成方法、以及封装方法 | |
| CN111710646B (zh) | 一种多晶圆划片方法及半导体结构 | |
| US8912653B2 (en) | Plasma treatment on semiconductor wafers | |
| CN109273406B (zh) | 晶圆级芯片的封装方法 | |
| JP2008120947A (ja) | 転写テープ及びこの転写テープを用いた半導体装置の製造方法 | |
| CN203967091U (zh) | 晶圆级封装结构 | |
| CN103811357A (zh) | 超薄形圆片级封装制造方法 | |
| CN109473362A (zh) | 一种功率器件的csp封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160601 |