CN102569194A - 保护芯片级封装的t型接触免受潮 - Google Patents
保护芯片级封装的t型接触免受潮 Download PDFInfo
- Publication number
- CN102569194A CN102569194A CN2011103297374A CN201110329737A CN102569194A CN 102569194 A CN102569194 A CN 102569194A CN 2011103297374 A CN2011103297374 A CN 2011103297374A CN 201110329737 A CN201110329737 A CN 201110329737A CN 102569194 A CN102569194 A CN 102569194A
- Authority
- CN
- China
- Prior art keywords
- lead wire
- metal lead
- chip
- wafer
- dielectric coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 155
- 239000002184 metal Substances 0.000 claims abstract description 155
- 239000011248 coating agent Substances 0.000 claims abstract description 64
- 238000000576 coating method Methods 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 35
- 235000012431 wafers Nutrition 0.000 claims description 110
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 99
- 238000005520 cutting process Methods 0.000 claims description 42
- 229910000679 solder Inorganic materials 0.000 claims description 36
- 230000008878 coupling Effects 0.000 claims description 12
- 238000010168 coupling process Methods 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 description 23
- 239000000463 material Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种方法包括进行在封装结构上的第一芯片切割，并且包括形成在封装结构的沟槽中延伸的第一金属引线和第二金属引线，其中，所述第一金属引线和所述第二金属引线与在封装结构的装置中的接触焊盘的侧边缘接触。第一金属引线和第二金属引线通过连接金属部互相连接，进行预切割以切割连接金属部来分离第一金属引线和第二金属引线，其中，在预切割以后，连接金属部的剩余部具有边缘。在第一金属引线和第二金属引线的上方形成电介质涂层。进行芯片切割以将封装结构切割开，从而，将第一芯片和第二芯片分成分离件，在每个生成的分离件中，通过第一电介质涂层的剩余部来覆盖连接金属部的剩余部的边缘。
Description
技术领域
本发明涉及保护芯片级封装的T型接触的方法。
背景技术
将芯片级封装用于形成基本上具有与半导体芯片相同的尺寸的外壳。CSP的应用之一为互补金属氧化物半导体(CMOS)图像传感器芯片的封装。在为图像传感器芯片的一部分的硅基板的前表面处形成可以由CMOS装置形成的图像传感器。对于硅基板进行背侧研磨直到硅基板的厚度薄到足以允许光从背侧穿过硅基板以到达图像传感器。
在图像传感器芯片的封装中，为了保护图像传感器芯片，将玻璃粘结至图像传感器芯片的背侧，而同时允许光到达图像传感器。通过T型接触来制作图像传感器的电连接，其中，将在硅基板的上方并且电连接至图像传感器的铝焊盘连接至金属线，其中，在各个封装结构的侧壁上形成该金属线。
在切割开包括图像传感器芯片的晶圆以前，进行图像传感器芯片的封装。在形成球栅阵列(BGA)球以连接至T型接触以后，切割开生成的封装结构以分离图形传感器芯片。然而，由于封装需要切割开铝焊盘，所以铝焊盘的边缘暴露在开放空间中，并且经受水分侵袭。这可能导致各个铝焊盘剥落。另外，由于在图像传感器芯片中的硅基板可以以例如2μm的非常小的厚度接地，所以通过铝腐蚀所导致的铝焊盘的膨胀还会导致硅基板的破裂，并且因此，导致破裂的封装结构故障。
发明内容
针对现有技术的缺陷，本发明提供了一种方法，包括：进行在封装结构上的第一芯片切割，所述封装结构包括装置晶圆以及粘附至所述装置晶圆的载具晶圆，其中，所述第一芯片切割形成在所述封装结构中的第一沟槽，并且其中，所述第一接触焊盘和所述第二接触焊盘的侧边缘暴露于所述第一沟槽下，所述装置晶圆包括第一芯片以及第二芯片，其中所述第一芯片包括第一接触焊盘；所述第二芯片包括第二接触焊盘；形成第一金属引线和第二金属引线，所述第一金属引线和所述第二金属引线延伸入所述第一沟槽中并且分别与所述第一接触焊盘和所述第二接触焊盘的侧边缘接触，其中，通过连接金属部件相互连接所述第一金属引线和所述第二金属引线；进行预切割，切割所述连接金属部件以分离所述第一金属引线和所述第二引线，其中，在所述预切割以后，所述连接金属部件的剩余部分包括边缘；形成在所述第一金属引线和所述第二金属引线上方的第一电介质涂层；以及进行第二芯片切割以将所述封装结构切割开，其中，将所述第一芯片和所述第二芯片分别分入第一部分和第二部分，并且其中，在所述第一部分和所述第二部分中，通过所述第一电介质涂层的剩余部来覆盖所述连接金属部件的所述剩余部分的所述边缘。
根据本发明所述的方法，其中，所述封装结构进一步包括：透明晶圆；以及坝体，将所述透明晶圆连接至所述装置晶圆，其中，所述第一沟槽延伸入所述坝体中。
根据本发明所述的方法，其中，在所述预切割中，切割所述透明晶圆的顶部，并且没有切割所述透明晶圆的下部。
根据本发明所述的方法，进一步包括在形成所述第一金属引线和所述第二金属引线的所述步骤以前：进行蚀刻以在所述载具晶圆和所述装置晶圆中形成第二沟槽，其中，所述第一接触焊盘和所述第二接触焊盘的顶面暴露于所述第二沟槽；以及形成延伸入所述第二沟槽中的第二电介质涂层，其中，在所述第一芯片切割中去除所述第二电介质涂层的一部分，并且其中，所述第一金属引线和所述第二金属引线形成在所述第二电介质涂层的上方，并且与所述第二电介质涂层接触。
根据本发明所述的方法，其中，所述第二电介质涂层包括焊料掩模。
根据本发明所述的方法，其中，所述预切割形成的沟槽的宽度小于所述第二芯片切割的宽度。
根据本发明所述的方法，其中，所述第一电介质涂层包括焊料掩模。
根据本发明所述的一种方法，包括：提供封装结构；形成在所述载具晶圆和所述装置晶圆中的第一沟槽直到露出在所述装置晶圆中的接触焊盘；形成第一电介质涂层以延伸入所述第一沟槽中；进行第一芯片切割以切割所述第一电介质涂层和所述装置晶圆的所述划片槽，其中在所述第一芯片切割以后露出所述接触焊盘的侧边缘；形成在所述第一电介质涂层的剩余部上方的金属引线并且与所述接触焊盘的所述侧边缘接触；进行预切割以切割金属引线的连接部分，其中所述每个连接部分与两条所述金属引线相互连接；形成第二电介质涂层以覆盖所述金属引线；以及进行第二晶圆切割以将所述封装结构分成独立部分，其中在所述独立件中的所述金属引线的剩余部没有暴露于开放空间中，其中，所述封装结构包括：装置晶圆，包括多个装置芯片、和在所述装置晶圆之间的划片槽；载具晶圆，在所述装置晶圆的顶部侧面的上方，并且粘结至所述装置晶圆的所述顶部侧面；玻璃晶圆，在所述装置晶圆的下方；以及坝体，将所述装置晶圆的底部侧面粘结至所述玻璃晶圆，其中，所述坝体与划片槽重叠，但是与所述多个装置芯片的中心区域不重叠。
根据本发明所述的方法，其中，形成所述金属引线的所述步骤包括：形成金属层的覆盖层；以及进行所述金属层的图案化以形成所述金属引线。
根据本发明所述的方法，其中，所述第二芯片切割具有小于所述预切割宽度的切割宽度。
根据本发明所述的方法，其中，所述多个装置芯片包括电连接至所述接触焊盘的图像传感器，并且，其中，所述装置芯片通过真空间隙与所述玻璃晶圆分离。
根据本发明所述的方法，其中，通过所述第一芯片切割所形成的第二沟槽延伸入所述坝体中但是没有延伸入所述玻璃晶圆中。
根据本发明所述的方法，其中，通过所述预切割所形成的第三沟槽延伸入所述玻璃晶圆中，并且其中，所述预切割没有割透所述玻璃晶圆。
根据本发明所述的方法，其中，形成所述第一沟槽的所述步骤包括蚀刻。
根据本发明所述的一种装置，包括：装置芯片，所述装置芯片包括集成电路和接触焊盘；载具芯片，在所述装置芯片的顶部侧面的上方并且与所述装置芯片的顶部侧面粘结；第一电介质涂层，在所述载具芯片的侧壁上；金属引线，在所述第一电介质涂层的上方并且与所述第一电介质涂层接触，其中，所述金属引线与所述接触焊盘的侧边缘接触以形成T型接触，并且其中，所述金属引线延伸至所述载具芯片和所述装置芯片的正上方；以及第二电介质涂层，在所述金属引线的上方并且与所述金属引线接触，其中，覆盖所述金属引线的所有边缘，并且其中，没有透过所述第二电介质涂层露出所述金属引线的边缘。
根据本发明所述的装置，其中，所述第二电介质涂层为单层涂层，没有形成在所述第二电介质涂层内部的界面。
根据本发明所述的装置，其中，所述第一电介质涂层和所述第二电介质涂层由焊料掩模形成。
根据本发明所述的装置，进一步包括：
透明芯片，所述透明芯片位于所述装置芯片的下方；坝体，所述坝体将所述装置芯片粘结至所述透明芯片，其中，所述坝体形成与所述装置芯片的边缘区域重叠但是没有与所述装置芯片的中心区域重叠的环状物；以及气隙，所述气隙将所述装置芯片的所述中心区域与所述透明芯片分离。
根据本发明所述的装置，其中，所述金属引线包括低于所述接触焊盘的水平部，并且其中，所述第二电介质涂层与所述金属引线的所述水平部的边缘接触。
根据本发明所述的方法，进一步包括：在所述装置芯片和所述载具芯片正上方的金属凸块，其中，所述金属凸块通过在所述第二电介质涂层中的开口与所述金属引线接触。
附图说明
为了更彻底地理解实施例、和其优势，现在，参考结合附图所进行的以下描述，其中，
图1至图9为在制作包括T型接触的封装结构中的中间阶段的剖面图；
图10示出了在制作T型接触以前的封装结构的一部分的剖面图；以及
图11示出了在T型接触形成以后的封装结构的一部分的剖面图。
具体实施方式
下文中，详细论述了本发明的实施例的制作和使用。然而，应该理解，本实施例提供了许多可以在各种具体环境中实现的可应用的发明概念。所讨论的具体实施例仅为例证性的，并且没有限制本发明的范围。
根据实施例提供了包括T型接触的新包装结构和用于形成新包装结构的方法。示出了制作实施例的中间级。然后，论述了本实施例的变化和操作。遍及多个示图和说明性实施例，将相同的参照数字用于指出相同的部分。
图1～图9示意性地示出了T型接触在封装结构上形成的中间级。封装结构包括装置晶圆20、载具晶圆30、以及粘结至装置晶圆20的玻璃晶圆25。在图1～图9中，示意性地示出了装置晶圆20，并且在图10中示意性地示出了在装置晶圆20中的更具体特征。参照图10，装置晶圆20包括基板24、和形成在基板24的顶面24A处的装置28。基板24可以为硅基板，但是该基板还可以由诸如III族氮化物半导体、GaAs、碳化硅等的其他半导体材料形成。在选择实施例中，基板24可以由诸如有机材料、陶瓷等的介质材料形成。装置28可以包括：互补金属氧化物(CMOS)晶体管、电阻器、电容器、电感器等。在实施例中，装置28包括CMOS图像传感器，响应于接收到的光，该CMOS图像传感器可以生成其强度与光强度有关的电流。因此，下文中，有时还将装置28称作图像传感器28。在该实施例中，其中，装置28为图像传感器，可以在硅基板24上进行背侧研磨，以使将硅基板24的厚度减小至例如小于约4μm并且因此，光120可以透过硅基板24并且到达装置28。
装置晶圆20包括芯片100、和在芯片100之间并且分离芯片100的划片槽104。可以在芯片100中形成接触焊盘26并且将该接触焊盘电连接至在芯片100中的装置。在实施例中，如图10所示，将接触焊盘26电连接至装置28。接触焊盘26可以在划片槽104中延伸。应该理解，尽管图10仅示出了在基板24的上方的一个金属层，但是可以存在多个金属层，并且接触焊盘26可以在多个金属层中的任何一层中。在实施例中，接触焊盘26在第二金属层中。多个金属层的每层在介质层之一中。例如，接触焊盘26的金属层在介质层29中。接触焊盘26可以由可以包括铝、钨、镍、铜、或者其组合的金属或者金属合金形成。
可以将装置晶圆20粘结至载具晶圆30。在实施例中，该粘结是通过在氧化层31(装置晶圆20的顶层)和载具晶圆30的氧化材料之间的扩散粘结。可以在基板24的背侧研磨以前进行该粘结。因此，载具晶圆30可以为基板24的背侧研磨提供机械支撑以防止基板24破裂。
还通过可以用作粘合剂的材料34将装置晶圆20粘附在透明晶圆25上。透明晶圆25对于将图像传感器28设计为检测的光的波长为透明的。在实施例中，透明晶圆25为玻璃晶圆。粘合剂34形成与划片槽104重叠的坝体。在某些实施例中，粘合剂34包括焊料掩模，并且因此，下文中还将坝体34称作焊料掩模坝体(障碍坝)34，但是坝体34还可以由其他材料形成。焊料掩模坝体34还可以延伸至与芯片100的边缘部重叠。然而，在实施例中，焊料掩模坝体34没有与芯片100的中心区域重叠。当从封装结构的顶视图观看时，焊料掩模坝体34与每个芯片100的所有边缘部重叠，并且焊料掩模坝体34的重叠部形成环绕芯片100的中心区域的环状物。此外，焊料掩模坝体34不可能与图像传感器28重叠，从而没有通过焊料掩模坝体34来阻挡光120。可能在透明晶圆25和装置晶圆20之间存在真空间隙36。因此，光120可以穿过透明晶圆25和真空间隙36，并且然后，在到达装置28以前穿透基板24。
在示意性示图1～图9中，示意性地示出了基板24和接触焊盘26，而没有示出在装置晶圆20中的其他部件。然而，仅象征性地示出了接触焊盘26和基板24的相对位置。返回参照图1，在载具晶圆30的上方形成光阻剂40，并且然后，图案化该光阻剂以在装置晶圆20的划片槽104的正上方形成开口41。此外，开口41至少与接触焊盘26部分重叠。接下来，如图2所示，进行蚀刻步骤以通过开口41蚀刻载具晶圆30的露出部分。因此形成沟槽42。可以继续蚀刻步骤直到露出下层接触焊盘26。作为选择，可以在接触焊盘26的上方的介质层(未示出)上停止蚀刻。例如，可以使用干蚀刻来进行该蚀刻。
接下来，如图3所示，去除光阻剂40，并且形成电介质涂层46以覆盖载具晶圆30并且在沟槽42中延伸(图2)。电介质涂层46还覆盖沟槽42的底部和暴露于沟槽42中的载具晶圆30的侧壁。因此，在某些实施例中，电介质涂层46可以与接触焊盘26的顶面接触。在实施例中，电介质涂层46由焊料掩模形成，但是该电介质涂层还可以由诸如环氧树脂的其他介质材料形成。
参照图4，进行芯片切割。生成的沟槽50具有低于接触焊盘26的底部表面，并且还切割开接触焊盘26。接触焊盘26的剩余部分具有暴露于沟槽50中的侧边缘。沟槽50还可以稍微延伸至焊料掩模坝体34中，从而芯片100彼此分离。然而，在某些实施例中，芯片切割不可以延伸到透明晶圆25中。由于将芯片100粘结至坝体34和透明晶圆25，所以在图4中所示的封装结构没有分成独立件。在实施例中，沟槽50的宽度W2可以小于如图2所示的沟槽42的宽度W1，其中，可以在载具晶圆30的底部表面处测量宽度W1和宽度W2。结果，可能保留在载具晶圆30的侧壁上的部分电介质涂层46。
图5示出了金属引线54的形成和图案化，其中在电介质涂层46的上方形成该金属引线并且该金属引线可能与电介质涂层46接触。在金属引线54的形成中，首先，作为覆盖层形成金属层，该金属层可以为单个金属层或者包括由不同材料所形成的多个金属层的复合层。形成方法包括物理气相沉积(PVD)，但是还可以使用其他方法。在典型实施例中，该金属层(和因此生成的金属引线54)为由钛层、钨层、AlCu层、镍层、和/或金层所形成的复合层。在可选实施例中，可以将选自Ti/W/AlCu/Ni/Au层的较少层用于形成金属层。在金属层的覆盖层形成以后，进行图案化以蚀刻金属层。因此形成金属引线54，其中，使每条金属引线54与接触焊盘26之一的侧边缘接触。因此，在水平方向上延伸的接触焊盘26形成与各自连接的金属引线54的T型接触，其中该金属引线至少部分在垂直方向上延伸。名称“T型接触”是因在金属引线54和接触焊盘26之间的接触点处的T形而产生的。在图案化以后，在沟槽50的相对侧壁上的金属引线54在沟槽50底部处互相连接。此外，金属引线54的连接部54A低于接触焊盘26，并且可以在焊料掩模坝体34中延伸。
接下来，如图6所示，在金属引线54的连接部54A上进行预切割。因此，作为沟槽50的延伸形成沟槽60。沟槽60可以在焊料掩模坝体34和透明晶圆25的顶部中延伸以确保刺穿连接部54A。然而，没有通过预切割来切割透明晶圆25的底部。在可选实施例中，沟槽60的底部保持在焊料掩模坝体34中并且没有在透明晶圆25上延伸。可以作为芯片切割步骤来进行预切割。
参照图7，形成电介质涂层62以覆盖金属引线54，其中该电介质涂层可以为焊料掩模，并且因此，下文中可选择地，将该电介质涂层称作焊料掩模62。因此，焊料掩模62在金属引线54的上方，并且可能与金属引线54接触。焊料掩模62可以形成与焊料掩模坝体34的界面。焊料掩模62和焊料掩模坝体34可以由相同或者不同材料形成。应该理解，即使焊料掩模62和焊料掩模坝体34由相同焊料掩模材料形成，由于在不同的处理步骤中形成焊料掩模62和焊料掩模坝体34，所以也仍存在明显界面。然而，在焊料掩模62的内部，可能不存在明显界面。然后，在焊料掩模62中形成开口64以露出金属引线54。可以在载具晶圆30的保持部的正上方并且在芯片100的正上方形成开口64。
然后，如图8所示，在开口64中形成金属凸块66。因此，例如，通过金属引线54将金属凸块66电连接至接触焊盘26，并且可以将该金属凸块电连接至装置28(在图8中没有示出，请参照图10)。在实施例中，金属凸块66为焊接凸块，并且可以将该金属凸块称作球栅阵列(BGA)球。在可选实施例中，金属凸块66为不可回流焊，并且可以由铜、镍、钯等形成。
参照图9，进行芯片切割以切割穿焊料掩模62、焊料掩模34、以及透明晶圆25。因此，将如图9所示的封装结构分成分离芯片70。该芯片切割的宽度小于如图6所示的预切割的宽度，从而在芯片切割以后，保持填充在沟槽60(图8)中的部分电介质涂层62(图7)。
图11示出了在图9中的部件68的放大示图。可以看出，焊料掩模62的剩余部覆盖金属引线54的边缘55，并且金属引线54的部件没有暴露于开放空间中。因此，金属引线54免受通过空气中的水分所导致的腐蚀。每个生成的芯片70包括：透明芯片25′，为透明晶圆25的一部分；芯片100、以及载具晶圆30′，为载具晶圆30的一部分。在图9中所示的结构的顶视图中，在每个生成的芯片70中的坝体34形成环绕气隙36的方形环。然后，可以通过粘结至PCB的BGA球66将如图9所示的芯片70粘结至例如印刷电路板(未示出的PCB)的其他封装部件。
通过使用实施例，金属引线54(图11)没有露出部，并且因此，没有经受腐蚀。除焊料掩模以外，金属引线54的保护不需要额外保护材料，并且因此，不需要与额外保护材料相关的额外制作成本。
根据实施例，方法包括在封装结构上形成第一芯片切割并且包括在封装结构的沟槽中延伸的第一金属引线和第二金属引线，其中，第一金属引线和第二金属引线与在封装结构的装置中的接触焊盘的侧边缘接触。第一金属引线和第二金属引线通过连接金属部相互连接。进行预切割以切割连接金属部以分离第一金属引线和第二金属引线，其中，在预切割以后，连接金属部的剩余部具有边缘。在第一金属引线和第二金属引线的上方形成电介质涂层。进行芯片切割以切割开封装结构，从而将第一芯片和第二芯片分成隔离块。在每个生成的块中，通过第一电介质涂层的剩余部件来覆盖连接金属部的剩余部的边缘。
根据其他实施例，方法包括提供包括装置晶圆的封装结构，该装置晶圆包括多个装置芯片和在该装置芯片之间的划片槽。载具晶圆在装置晶圆的顶部侧面的上方并且将该载具晶圆粘结至装置晶圆的顶部侧面。玻璃晶圆在装置晶圆的下方。坝体将装置晶圆的顶部侧面粘结至玻璃晶圆，其中，坝体与划片槽重叠，并且没有与多个装置芯片的中心区域重叠。在载具晶圆和装置晶圆中形成第一沟槽直到露出在装置晶圆中的接触焊盘。形成第一电介质涂层以在第一沟槽中延伸。进行第一芯片切割以切割成第一电介质涂层和装置晶圆的划片槽，其中，在第一芯片切割以后，露出接触焊盘的侧边缘。在第一电介质涂层的剩余部的上方形成金属引线并且该金属引线与接触焊盘的侧边缘接触。进行预切割以切割金属引线的连接部，其中，每个连接部与两条金属引线相互连接。形成第二电介质涂层以覆盖金属引线。进行第二芯片切割以将封装结构分成独立件，其中，在独立件中的金属引线的剩余部没有暴露于开放空间中。
仍根据其他实施例，装置芯片包括：接触电路和接触焊盘。载具芯片在装置芯片的顶部侧面的上方并且将该载具芯片粘结至装置芯片的顶部侧面。在载具芯片的侧壁上形成第一电介质涂层。在第一电介质涂层的上方形成金属引线并且金属引线与第一电介质涂层接触。金属引线与接触焊盘的侧边缘接触以形成T型接触，其中，金属引线在载具芯片和装置芯片的正上方延伸。第二电介质涂层在金属引线的上方并且第二电介质涂层与金属引线接触。覆盖金属引线的所有边缘，并且其中，没有通过第二电介质涂层露出金属引线的边缘。
尽管已经详细描述了实施例和其优点，但是应该理解，在不背离如通过所附权利要求所限定的实施例的精神和范围的情况下，可以在其中进行多种变化、替换、以及改变。而且，本申请的范围不是为了限制在说明书中所述的处理、机器、制作、物质成分、装置、方法、以及步骤的特定实施例。作为本领域的普通技术人员之一，将通过本发明容易理解当前存在的或者稍后待被发展的处理、机器、物质成分、装置、方法、或者步骤，可以根据本发明利用进行与文中所述对应实施例基本相同的功能或者实现与文中所述的对应实施例基本相同的结果的这些处理、机器、制造、物质成分、装置、方法、或者步骤。因此，所附权利要求是为了包括在这些处理、机器、制造、物质成分、装置、方法、或者步骤的范围内。另外，每个权利要求构成各自实施例，并且多个权利要求和实施例的组合在本发明的范围内。
Claims (10)
1.一种方法，包括：
进行在封装结构上的第一芯片切割，所述封装结构包括：
器件晶圆，包括：
第一芯片，其中，所述第一芯片包括第一接触焊盘；以及
第二芯片，包括第二接触焊盘；以及
附接至所述装置晶圆的载具晶圆，其中，所述第一芯片切割形成在所述封装结构中的第一沟槽，并且其中，所述第一接触焊盘和所述第二接触焊盘的侧边缘暴露于所述第一沟槽下；
形成第一金属引线和第二金属引线，所述第一金属引线和所述第二金属引线延伸入所述第一沟槽中并且分别与所述第一接触垫焊盘和所述第二接触垫焊盘的侧边缘接触，其中，通过连接金属部件相互连接所述第一金属引线和所述第二金属引线；
进行预切割，切割所述连接金属部件以分离所述第一金属引线和所述第二引线，其中，在所述预切割以后，所述连接金属部件的剩余部分包括边缘；
形成在所述第一金属引线和所述第二金属引线上方的第一电介质涂层；以及
进行第二芯片切割以将所述封装结构切割开，其中，将所述第一芯片和所述第二芯片分别分成第一部分和第二部分，并且其中，在所述第一部分和所述第二部分中，通过所述第一电介质涂层的剩余部来覆盖所述连接金属部件的所述剩余部分的所述边缘。
2.根据权利要求1所述的方法，其中，所述封装结构进一步包括：
透明晶圆；以及
坝体，将所述透明晶圆连接至所述装置晶圆，其中，所述第一沟槽延伸入所述坝体中。
3.根据权利要求2所述的方法，其中，在所述预切割中，切割所述透明晶圆的顶部，并不切割所述透明晶圆的下部。
4.根据权利要求1所述的方法，进一步包括在形成所述第一金属引线和所述第二金属引线的所述步骤之前：
进行蚀刻以在所述载具晶圆和所述装置晶圆中形成第二沟槽，其中，所述第一接触焊盘和所述第二接触焊盘的顶面暴露于所述第二沟槽；以及
形成延伸入所述第二沟槽中的第二电介质涂层，其中，在所述第一芯片切割中去除所述第二电介质涂层的一部分，并且其中，所述第一金属引线和所述第二金属引线形成在所述第二电介质涂层的上方，并且与所述第二电介质涂层接触。
5.根据权利要求4所述的方法，其中，所述第二电介质涂层包括焊料掩模。
6.根据权利要求1所述的方法，其中，所述预切割形成的沟槽的宽度小于所述第二芯片切割的宽度。
7.根据权利要求1所述的方法，其中，所述第一介质涂层包括焊料掩模。
8.一种方法，包括：
提供封装结构，所述封装结构包括：
装置晶圆，包括多个装置芯片、和在所述装置晶圆之间的划片槽；
载具晶圆，在所述装置晶圆的顶部侧面的上方，并且接合至所述装置晶圆的所述顶部侧面；
玻璃晶圆，在所述装置晶圆的下方；以及
坝体，将所述装置晶圆的底部侧面接合至所述玻璃晶圆，其中，
所述坝体与划片槽重叠，但是与所述多个装置芯片的中心区域不重叠；
形成在所述载具晶圆和所述装置晶圆中的第一沟槽直到露出在所述装置晶圆中的接触焊盘；
形成第一电介质涂层以延伸入所述第一沟槽中；
进行第一芯片切割以切割所述第一电介质涂层和所述装置晶圆的所述划片槽，其中，在所述第一芯片切割以后露出所述接触焊盘的侧边缘；
形成在所述第一介质涂层的剩余部上方的金属引线并且将所述金属引线与所述接触焊盘的所述侧边缘接触；
进行预切割以切割金属引线的连接部分，其中，所述每个连接部分与两条所述金属引线相互连接；
形成第二电介质涂层以覆盖所述金属引线；以及
进行第二晶圆切割以将所述封装结构分成独立部分，其中，在所述独立件中的所述金属引线的剩余部份没有暴露。
9.根据权利要求8所述的方法，其中，形成所述金属引线的所述步骤包括：
覆盖形成金属层；以及
进行所述金属层的图案化以形成所述金属引线。
10.一种装置，包括：
装置芯片：包括集成电路和接触焊盘；
载具芯片，在所述装置芯片的顶部侧面的上方并且与所述装置芯片的顶部侧面接合；
第一电介质涂层，在所述载具芯片的侧壁上；
金属引线，在所述第一电介质涂层的上方并且与所述第一介质涂层接触，其中，所述金属引线与所述接触焊盘的侧边缘接触以形成T型接触，并且其中，所述金属引线延伸至所述载具芯片和所述装置芯片的正上方；以及
第二电介质涂层，在所述金属引线的上方并且与所述金属引线接触，其中，覆盖所述金属引线的所有边缘，并且其中，没有透过所述第二电介质涂层露出所述金属引线的边缘。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/976,437 | 2010-12-22 | ||
| US12/976,437 US8507316B2 (en) | 2010-12-22 | 2010-12-22 | Protecting T-contacts of chip scale packages from moisture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102569194A true CN102569194A (zh) | 2012-07-11 |
| CN102569194B CN102569194B (zh) | 2014-11-12 |
Family
ID=46315634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110329737.4A Active CN102569194B (zh) | 2010-12-22 | 2011-10-26 | 保护芯片级封装的t型接触免受潮 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8507316B2 (zh) |
| CN (1) | CN102569194B (zh) |
| TW (1) | TWI497615B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103077951A (zh) * | 2013-01-09 | 2013-05-01 | 苏州晶方半导体科技股份有限公司 | Bsi图像传感器的晶圆级封装方法 |
| CN105449113A (zh) * | 2014-08-14 | 2016-03-30 | 固安翌光科技有限公司 | 一种屏体封装盖、屏体及屏体封装与切割方法 |
| CN105593995A (zh) * | 2013-12-19 | 2016-05-18 | 索尼公司 | 半导体器件及其制造方法和电子装置 |
| CN105632911A (zh) * | 2016-01-02 | 2016-06-01 | 北京工业大学 | 降低边缘应力的晶圆级封装方法 |
| CN105655311A (zh) * | 2016-01-02 | 2016-06-08 | 北京工业大学 | 晶圆级芯片封装背面互连结构及其制作方法 |
| CN107851647A (zh) * | 2015-07-24 | 2018-03-27 | 索尼半导体解决方案公司 | 摄像装置、制造方法和基板分割方法 |
| WO2018133057A1 (zh) * | 2017-01-22 | 2018-07-26 | 深圳市汇顶科技股份有限公司 | 晶圆级芯片的封装方法及封装体 |
| CN110498386A (zh) * | 2019-08-29 | 2019-11-26 | 深迪半导体(上海)有限公司 | 一种半导体芯片及其加工方法 |
| CN111162055A (zh) * | 2018-11-07 | 2020-05-15 | 豪威科技股份有限公司 | 焊料掩模障壁设计 |
| CN112599475A (zh) * | 2019-10-01 | 2021-04-02 | 台湾积体电路制造股份有限公司 | 集成芯片及其形成方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102782862B (zh) * | 2010-02-26 | 2015-08-26 | 精材科技股份有限公司 | 芯片封装体及其制造方法 |
| US8637981B2 (en) * | 2011-03-30 | 2014-01-28 | International Rectifier Corporation | Dual compartment semiconductor package with temperature sensor |
| CN103367382B (zh) * | 2013-07-23 | 2016-03-09 | 格科微电子（上海）有限公司 | 一种图像传感器芯片的晶圆级封装方法 |
| CN103531579B (zh) * | 2013-11-06 | 2017-04-05 | 北京思比科微电子技术股份有限公司 | 一种改善半导体芯片封装可靠性的结构及其制备方法 |
| TWI585870B (zh) * | 2015-05-20 | 2017-06-01 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| US9553022B1 (en) | 2015-07-06 | 2017-01-24 | Infineon Technologies Ag | Method for use in manufacturing a semiconductor device die |
| WO2017017926A1 (en) * | 2015-07-24 | 2017-02-02 | Sony Semiconductor Solutions Corporation | Imaging device, manufacturing method, and substrate dividing method |
| US10737936B2 (en) * | 2016-05-31 | 2020-08-11 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method for fabricating the same |
| DE102017109670B4 (de) | 2017-05-05 | 2019-12-24 | Infineon Technologies Ag | Herstellungsverfahren für ein Chippackage mit Seitenwandmetallisierung |
| US10868061B2 (en) | 2018-08-13 | 2020-12-15 | Semiconductor Components Industries, Llc | Packaging structure for a sensor having a sealing layer |
| US10741523B2 (en) * | 2018-10-11 | 2020-08-11 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
| US20210210538A1 (en) * | 2020-01-02 | 2021-07-08 | Xintec Inc. | Chip package and method for forming the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080164553A1 (en) * | 2007-01-04 | 2008-07-10 | Visera Technologies Company Limited | Isolation structures for CMOS image sensor chip scale packages |
| US20080169477A1 (en) * | 2007-01-11 | 2008-07-17 | Visera Technologies Company Limited | Package structure for optoelectronic device and fabrication method thereof |
| US20080191343A1 (en) * | 2007-02-13 | 2008-08-14 | Xintec Inc. | Integrated circuit package having large conductive area and method for fabricating the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7807508B2 (en) * | 2006-10-31 | 2010-10-05 | Tessera Technologies Hungary Kft. | Wafer-level fabrication of lidded chips with electrodeposited dielectric coating |
| US8580657B2 (en) | 2008-09-23 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protecting sidewalls of semiconductor chips using insulation films |
-
2010
- 2010-12-22 US US12/976,437 patent/US8507316B2/en active Active
-
2011
- 2011-05-03 TW TW100115433A patent/TWI497615B/zh active
- 2011-10-26 CN CN201110329737.4A patent/CN102569194B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080164553A1 (en) * | 2007-01-04 | 2008-07-10 | Visera Technologies Company Limited | Isolation structures for CMOS image sensor chip scale packages |
| US20080169477A1 (en) * | 2007-01-11 | 2008-07-17 | Visera Technologies Company Limited | Package structure for optoelectronic device and fabrication method thereof |
| US20080191343A1 (en) * | 2007-02-13 | 2008-08-14 | Xintec Inc. | Integrated circuit package having large conductive area and method for fabricating the same |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103077951B (zh) * | 2013-01-09 | 2016-03-30 | 苏州晶方半导体科技股份有限公司 | Bsi图像传感器的晶圆级封装方法 |
| CN103077951A (zh) * | 2013-01-09 | 2013-05-01 | 苏州晶方半导体科技股份有限公司 | Bsi图像传感器的晶圆级封装方法 |
| CN105593995A (zh) * | 2013-12-19 | 2016-05-18 | 索尼公司 | 半导体器件及其制造方法和电子装置 |
| CN105449113B (zh) * | 2014-08-14 | 2018-02-23 | 固安翌光科技有限公司 | 一种屏体封装盖、屏体及屏体封装与切割方法 |
| CN105449113A (zh) * | 2014-08-14 | 2016-03-30 | 固安翌光科技有限公司 | 一种屏体封装盖、屏体及屏体封装与切割方法 |
| CN107851647A (zh) * | 2015-07-24 | 2018-03-27 | 索尼半导体解决方案公司 | 摄像装置、制造方法和基板分割方法 |
| CN107851647B (zh) * | 2015-07-24 | 2022-06-14 | 索尼半导体解决方案公司 | 摄像装置、制造方法和基板分割方法 |
| US11587970B2 (en) | 2015-07-24 | 2023-02-21 | Sony Semiconductor Solutions Corporation | Imaging device, manufacturing method, and substrate dividing method |
| CN105632911A (zh) * | 2016-01-02 | 2016-06-01 | 北京工业大学 | 降低边缘应力的晶圆级封装方法 |
| CN105655311A (zh) * | 2016-01-02 | 2016-06-08 | 北京工业大学 | 晶圆级芯片封装背面互连结构及其制作方法 |
| WO2018133057A1 (zh) * | 2017-01-22 | 2018-07-26 | 深圳市汇顶科技股份有限公司 | 晶圆级芯片的封装方法及封装体 |
| CN111162055A (zh) * | 2018-11-07 | 2020-05-15 | 豪威科技股份有限公司 | 焊料掩模障壁设计 |
| CN110498386A (zh) * | 2019-08-29 | 2019-11-26 | 深迪半导体(上海)有限公司 | 一种半导体芯片及其加工方法 |
| CN110498386B (zh) * | 2019-08-29 | 2022-09-27 | 深迪半导体(绍兴)有限公司 | 一种半导体芯片及其加工方法 |
| CN112599475A (zh) * | 2019-10-01 | 2021-04-02 | 台湾积体电路制造股份有限公司 | 集成芯片及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI497615B (zh) | 2015-08-21 |
| TW201227846A (en) | 2012-07-01 |
| CN102569194B (zh) | 2014-11-12 |
| US8507316B2 (en) | 2013-08-13 |
| US20120161308A1 (en) | 2012-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569194B (zh) | 保护芯片级封装的t型接触免受潮 | |
| US20200328091A1 (en) | Stiffener package and method of fabricating stiffener package | |
| US8633091B2 (en) | Chip package and fabrication method thereof | |
| JP4307284B2 (ja) | 半導体装置の製造方法 | |
| US8502393B2 (en) | Chip package and method for forming the same | |
| US8766408B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2008311599A (ja) | モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法 | |
| US9972554B2 (en) | Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof | |
| CN100358133C (zh) | 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法 | |
| TW201637187A (zh) | 應力釋放影像感測器封裝結構及方法 | |
| EP2648218B1 (en) | Integrated circuit and method of manufacturing the same | |
| US7511320B2 (en) | Semiconductor device and manufacturing method of the same | |
| US9318461B2 (en) | Wafer level array of chips and method thereof | |
| JP2007242813A (ja) | 半導体装置及びその製造方法 | |
| US7517726B1 (en) | Wire bonded chip scale package fabrication methods | |
| TWI512920B (zh) | 晶片封裝體及其形成方法 | |
| CN108807197B (zh) | 具有侧壁金属化部的芯片封装 | |
| US20030071354A1 (en) | Wafer level chip scale package and method of fabricating the same | |
| CN107611095A (zh) | 晶圆级芯片封装结构及其制备方法 | |
| CN107611094A (zh) | 晶圆级芯片封装结构及其制备方法 | |
| CN107611093A (zh) | 晶圆级芯片封装结构及其制备方法 | |
| CN107611096A (zh) | 晶圆级芯片封装结构及其制备方法 | |
| CN114765162A (zh) | 具有锥形金属涂层侧壁的半导体装置 | |
| TWI484597B (zh) | 晶片封裝體及其形成方法 | |
| CN107611091A (zh) | 晶圆级芯片封装结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |