CN107611096A - 晶圆级芯片封装结构及其制备方法 - Google Patents

晶圆级芯片封装结构及其制备方法 Download PDF

Info

Publication number
CN107611096A
CN107611096A CN201710954749.3A CN201710954749A CN107611096A CN 107611096 A CN107611096 A CN 107611096A CN 201710954749 A CN201710954749 A CN 201710954749A CN 107611096 A CN107611096 A CN 107611096A
Authority
CN
China
Prior art keywords
layer
low
dielectric layer
wafer stage
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710954749.3A
Other languages
English (en)
Inventor
陈彦亨
林正忠
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201710954749.3A priority Critical patent/CN107611096A/zh
Publication of CN107611096A publication Critical patent/CN107611096A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种晶圆级芯片封装结构及其制备方法，晶圆级芯片封装结构包括：半导体芯片；重新布线层，包括低k介质层、位于低k介质层内及低k介质层上表面的金属线层；焊料凸块，位于重新布线层的上表面，且与金属线层电连接；第一保护层，位于半导体芯片的外围；第二保护层，填充于焊料凸块之间及外围，且覆盖裸露的低k介质层及金属线层。本发明通过在低k介质层及金属线层上表面及外围形成第二保护层，即可以有效避免外部的水汽渗入到低k介质层内使得低k介质层更易破裂，又可以起到稳固低k介质层，防止外力对低k介质层破坏的作用，从而使得低k介质层在切割过程中不会出现裂痕，进而确保了封装芯片的性能。

Description

晶圆级芯片封装结构及其制备方法
技术领域
本发明涉及一种半导体封装结构及封装方法，特别是涉及一种晶圆级芯片封装结构及其制备方法。
背景技术
在现有的晶圆级芯片封装结构(FWLCSP)中，为了满足小尺寸发展的需求，会在晶圆级芯片封装结构中使用低k介质层(譬如，重新布线层)，以及在后续要进行激光切割(laser saw)或刀片切割(blade saw)；但由于低k介质层比较脆，尤其是在低k介质层暴露于大气环境中，大气中的水汽进入到低k介质层内之后，使得所述低k介质层在后续的切割过程中会容易产生裂痕(crack)，而低k介质层中裂痕的存在会严重影响封装芯片的性能。
此外，现有的晶圆级芯片封装结构中，重新布线层一般包括两层低k介质层、至少一层位于所述低k介质层内的金属线层及位于低k介质层内及上表面的凸块下金属层；上述重新布线层的结构比较复杂，制造成本较高。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆级芯片封装结构及其制备方法，用于解决现有技术中的存在在切割过程中会导致低k介质层产生裂痕，进而影响封装芯片的性能的问题，以及重新布线层存在的结构比较复杂、制造成本较高的问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆级芯片封装结构，所述晶圆级芯片封装结构包括：
半导体芯片；
重新布线层，包括低k介质层、位于所述低k介质层内及所述低k介质层上表面的金属线层；所述低k介质层位于所述半导体芯片的正面，且所述金属线层与所述半导体芯片电连接；
焊料凸块，位于所述重新布线层的上表面，且与所述金属线层电连接；
第一保护层，位于所述半导体芯片的外围，且将所述半导体芯片的侧面塑封；
第二保护层，填充于所述焊料凸块之间及外围，且覆盖裸露的所述低k介质层及所述金属线层。
优选地，所述晶圆级芯片封装结构包括一个所述半导体芯片。
优选地，所述晶圆级芯片封装结构包括至少两个所述半导体芯片；相邻所述半导体芯片上方对的所述重新布线层具有间距。
优选地，所述重新布线层包括一层所述低k介质层及一层所述金属线层。
优选地，所述第一保护层及所述第二保护层均为高分子防水材料层。
优选地，所述第一保护层及所述第二保护层均为环氧树脂层。
优选地，所述第一保护层的上表面与所述半导体芯片的上表面相平齐，且所述第一保护层的下表面与所述半导体芯片的下表面相平齐或与所述半导体芯片的下表面具有间距。
优选地，所述第二保护层的上表面不高于所述焊料凸块的上表面。
本发明还提供一种晶圆级芯片封装结构的制备方法，所述晶圆级芯片封装结构的制备方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底内形成有若干个半导体芯片；
2)于所述半导体衬底的上表面形成重新布线层，所述重新布线层包括低k介质层、位于所述低k介质层内及所述低k介质层上表面的金属线层；
3)于所述重新布线层的上表面形成焊料凸块，所述焊料凸块与所述金属线层电连接；
4)于所述低k介质层及所述半导体衬底内形成沟槽，所述沟槽上下贯穿所述低k介质层并延伸至所述半导体衬底内，所述沟槽位于各所述半导体芯片之间，且环绕各所述半导体芯片；
5)于所述半导体衬底内的沟槽部分内填充第一保护层；
6)于步骤5)得到的结构上表面形成第二保护层，所述第二保护层填充于所述焊料凸块之间及外围，且覆盖裸露的所述低k介质层及所述金属线层；
7)自所述半导体衬底的下表面对所述半导体衬底进行减薄处理；
8)自所述沟槽处进行切割分离，以得到晶圆级芯片封装结构。
优选地，步骤2)包括如下步骤：
2-1)于所述半导体衬底的上表面形成所述低k介质层；
2-2)于所述低k介质层内形成开口，所述开口暴露出所述连接焊垫；
2-3)于所述开口内及所述开口外围的所述低k介质层的上表面形成所述金属线层，所述金属线层与所述连接焊垫接触连接。
优选地，步骤4)包括如下步骤：
4-1)于所述低k介质层内形成第一沟槽部，所述第一沟槽部上下贯通所述低k介质层，所述第一沟槽部位于各所述半导体芯片之间，且环绕各所述半导体芯片；
4-2)于所述第一沟槽部底部的所述半导体衬底内形成第二沟槽部，所述第二沟槽部与所述第一沟槽部相连通；所述第二沟槽部位于各所述半导体芯片之间，且环绕各所述半导体芯片；所述第二沟槽部与所述第一沟槽部共同构成所述沟槽。
优选地，步骤4-1)中，采用激光于所述低k介质层内形成所述沟槽；步骤4-2)中，采用钻石合成刀于所述第一沟槽部底部的所述半导体衬底内形成所述第二沟槽部。
优选地，步骤7)中，采用激光切割工艺自所述沟槽处进行切割分离。
如上所述，本发明的晶圆级芯片封装结构及其制备方法，具有以下有益效果：
本发明的晶圆级芯片封装结构通过在半导体芯片外围形成第一保护层，第一保护层将半导体芯片的侧面塑封，即可以起到稳固半导体芯片、防止外力对半导体芯片的破坏的作用，又可以有效避免外部的水汽渗入到低k介质层内使得低k介质层更易破裂，从而使得本发明中的低k介质层在切割过程中不会出现裂痕，进而确保了封装芯片的性能；
本发明的晶圆级芯片封装结构通过在重新布线层的低k介质层及金属线层的上表面及外围形成第二保护层，第二保护层将低k介质层的侧壁塑封，即可以有效避免外部的水汽渗入到低k介质层内使得低k介质层更易破裂，又可以起到稳固所述低k介质层，防止外力对所述低k介质层破坏的作用，从而使得本发明中的低k介质层在切割过程中不会出现裂痕，进而确保了封装芯片的性能；同时，第二保护层还可以起到对焊料凸块固定的作用，这样本发明的重新布线层仅包括一层低k介质层及一层金属线层，相较于现有的重新布线层减少了一层低k介质层及凸块下金属层，具有结构简单及制备成本低等优点。
附图说明
图1显示为本发明实施例一中提供的晶圆级芯片封装结构的制备方法的流程图。
图2～图12显示为本发明实施例一中提供的晶圆级芯片封装结构的制备方法各步骤所呈现的结构示意图，其中，图11及图12显示为本发明的晶圆级芯片封装结构的结构示意图。
元件标号说明
10 半导体芯片
101 连接焊垫
11 重新布线层
111 低k介质层
112 金属线层
12 焊料凸块
13 第一保护层
14 第二保护层
15 半导体衬底
16 沟槽
161 第一沟槽部
162 第二沟槽部
17 激光器
18 钻石合成刀
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种晶圆级芯片封装结构的制备方法，所述晶圆级芯片封装结构的制备方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底内形成有若干个半导体芯片；
2)于所述半导体衬底的上表面形成重新布线层，所述重新布线层包括低k介质层、位于所述低k介质层内及所述低k介质层上表面的金属线层；
3)于所述重新布线层的上表面形成焊料凸块，所述焊料凸块与所述金属线层电连接；
4)于所述低k介质层及所述半导体衬底内形成沟槽，所述沟槽上下贯穿所述低k介质层并延伸至所述半导体衬底内，所述沟槽位于各所述半导体芯片之间，且环绕各所述半导体芯片；
5)于所述半导体衬底内的沟槽部分内填充第一保护层；
6)于步骤5)得到的结构上表面形成第二保护层，所述第二保护层填充于所述焊料凸块之间及外围，且覆盖裸露的所述低k介质层及所述金属线层；
7)自所述半导体衬底的下表面对所述半导体衬底进行减薄处理；
8)自所述沟槽处进行切割分离，以得到晶圆级芯片封装结构。
在步骤1)中，请参阅图1中的S1步骤及图2，提供一半导体衬底15，所述半导体衬底15内形成有若干个半导体芯片10。
作为示例，所述半导体衬底15可以为硅衬底、蓝宝石衬底或氮化镓衬底等；优选地，本实施例中，所述半导体衬底15为硅晶圆。
作为示例，所述半导体芯片10可以为任意一种半导体功能芯片，所述半导体芯片10的正面形成有将其内部功能器件电引出的连接焊垫101，所述连接焊垫101的上表面裸露于所述半导体芯片10的上表面，即所述连接焊垫101的上表面与所述半导体芯片10的上表面相平齐。
请参阅图1中的S2步骤及图3，于所述半导体衬底15的上表面形成重新布线层11，所述重新布线层11包括低k介质层111、位于所述低k介质层111内及所述低k介质层111上表面的金属线层112。
在一示例中，如图3所示，所述重新布线层11包括一层低k介质层111及一层金属线层1121，于所述半导体衬底15的上表面形成所述重新布线层11包括如下步骤：
2-1)于所述半导体衬底15的上表面形成所述低k介质层111；
2-2)于所述低k介质层111内形成开口(未示出)，所述开口暴露出所述连接焊垫101；
2-3)于所述开口内及所述开口外围的所述低k介质层111的上表面形成金属线层1121，所述金属线层1121与所述连接焊垫101接触连接。
由于后续形成的第二保护层位于后续形成的焊料凸块之间及外围，可以起到对焊料凸块固定的作用，这样本发明的所述重新布线层11可以设置为仅包括一层所述低k介质层111及一层所述金属线层112，相较于现有的重新布线层减少了一层低k介质层及凸块下金属层，具有结构简单及制备成本低等优点。
在步骤3)中，请参阅图1中的S3步骤及图4，于所述重新布线层11的上表面形成焊料凸块13，所述焊料凸块13与所述金属线层11电连接。
在一示例中，于所述重新布线层11的上表面形成焊料凸块13包括如下步骤：
3-1)于所述重新布线层11的上表面形成金属柱；
3-2)于所述金属柱的上表面形成焊球。
作为示例，所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球。
在另一示例中，如图4所示，所述焊料凸块13即为一焊球，可以通过植球回流工艺直接形成焊球作为所述焊料凸块13。
在步骤4)中，请参阅图1的S4步骤及图5及图6，于所述低k介质层111及所述半导体衬底15内形成沟槽16，所述沟槽16上下贯穿所述低k介质层111并延伸至所述半导体衬底15内，所述沟槽16位于各所述半导体芯片10之间，且环绕各所述半导体芯片10。
作为示例，于所述低k介质层111及所述半导体衬底15内形成沟槽16包括如下步骤：
4-1)于所述低k介质层111内形成第一沟槽部161，所述第一沟槽部161上下贯通所述低k介质层111，所述第一沟槽部161位于各所述半导体芯片10之间，且环绕各所述半导体芯片10，如图5所示；
4-2)于所述第一沟槽部161底部的所述半导体衬底15内形成第二沟槽部162，所述第二沟槽部162与所述第一沟槽部161相连通；所述第二沟槽部162位于各所述半导体芯片10之间，且环绕各所述半导体芯片10；所述第二沟槽部162与所述第一沟槽部161共同构成所述沟槽16，如图6所示。
需要说明的是，步骤4-2)中于所述第一沟槽部161底部的所述半导体衬底15内形成的所述第二沟槽部162的横向尺寸可以如图6所示小于相邻所述半导体芯片10之间的间距，即形成所述第二沟槽部162的过程中，去除相邻所述半导体芯片10之间的部分所述半导体衬底15；也可以为所述第二沟槽部162的横向尺寸等于相邻所述半导体芯片10之间的间距，即形成所述第二沟槽部162的过程中，去除相邻所述半导体芯片10之间的所有所述半导体衬底15。
作为示例，步骤4-1)中，可以采用激光器17发射的激光于所述低k介质层111内形成所述第一沟槽部161，当然，在其他示例中，也可以采用刻蚀工艺或机械切割工艺于所述低k介质层111内形成所述第一沟槽部161。
作为示例，步骤4-2)中，采用钻石合成刀18于所述第一沟槽部161底部的所述半导体衬底15内形成所述第二沟槽部162，当然，在其他示例中，也可采用激光或刻蚀工艺于所述第一沟槽部161底部的所述半导体衬底15内形成所述第二沟槽部162。
作为示例，所述第二沟槽部162的深度可以与所述半导体芯片10的厚度相同，也可以小于所述半导体芯片10的厚度，即所述第二沟槽部162的下表面可以与所述半导体芯片10的下表面相平齐(如图6所示)，也可以与所述半导体芯片10的下表面具有间距。
在步骤5)中，请参阅图1中的S5步骤及图7，于所述半导体衬底15内的沟槽部分内填充第一保护层13。
作为示例，可以用点胶工艺会喷墨打印工艺于所述半导体衬底15内的沟槽部分(即所述第二沟槽部162)内填充所述第一保护层13。
作为示例，所述第一保护层13可以为高分子防水材料层，所述第一保护层13用于后续各所述半导体芯片10切割分离后将所述半导体芯片10的侧壁塑封，即可以起到稳固所述半导体芯片10、防止外力对所述半导体芯片10的破坏的作用，又可以有效避免外部的水汽渗入到所述低k介质层111内使得所述低k介质层111更易破裂，从而使得本发明中的所述低k介质层111在切割过程中不会出现裂痕，进而确保了封装芯片的性能。
作为示例，所述第一保护层13可以为但不仅限于环氧树脂层。
在步骤6)中，请参阅图1的S6步骤及图8，于步骤5)得到的结构上表面形成第二保护层14，所述第二保护层14填充于所述焊料凸块12之间及外围，且覆盖裸露的所述低k介质层111及所述金属线层112。
作为示例，可以采用点胶工艺会喷墨打印工艺于步骤5)得到的结构上表面形成第二保护层14。
需要说明的是，所述第二保护层14除了覆盖裸露的所述低k介质层111及所述金属线层112之外，还可以覆盖裸露的所述半导体衬底15的上表面及裸露的所述第一保护层13的上表面。
作为示例，所述第二保护层14可以为高分子防水材料层，所述第二保护层14用于后续各所述半导体芯片10切割分离后将所述低k介质层111及所述金属线层112的上表面及外围覆盖塑封，即可以有效避免外部的水汽渗入到所述低k介质层111内使得所述低k介质层111更易破裂，又可以起到稳固所述低k介质层111，防止外力对所述低k介质层111破坏的作用，从而使得本发明中的所述低k介质层111在切割过程中不会出现裂痕，进而确保了封装芯片的性能。
作为示例，所述第二保护层14可以为但不仅限于环氧树脂层。
在步骤7)中，请参阅图1中的S7步骤及图9，自所述半导体衬底15的下表面对所述半导体衬底15进行减薄处理。
作为示例，对所述半导体衬底15进行减薄处理之后，使得所述第二保护层14的下表面与保留的所述半导体衬底15的下表面相平齐。
作为示例，可以采用研磨工艺、刻蚀工艺等工艺对所述半导体衬底15自下表面进行减薄处理。
在步骤8)中，请参阅图1中的S8步骤及图10至图12，自所述沟槽12处进行切割分离，以得到晶圆级芯片封装结构。
作为示例，可以采用机械切割工艺自所述沟槽12处进行切割分离，即可以使用钻石合成刀17自所述沟槽12处进行切割分离。当然，在其他示例中，还可以采用激光切割工艺自所述沟槽12处进行切割分离。
在一示例中，步骤8)中可以自各所述半导体芯片10之间的所述沟槽12处进行切割，以得到包括一个所述半导体芯片10的晶圆级芯片封装结构，如图11所示。
在另一示例中，步骤8)中可以在两个或多个所述半导体芯片10之间的所述沟槽12处进行切割，以得到包括两个或多个所述半导体芯片10的晶圆级芯片封装结构，图12是以切割后得到的晶圆级芯片封装结构包括两个所述半导体芯片12作为示例。
实施例二
请结合图2至图10继续参阅图11及图12，本实施例还提供一种晶圆级芯片封装结构，所述晶圆级芯片封装结构包括：半导体芯片10；重新布线层11，所述重新布线层11包括低k介质层111、位于所述低k介质层111内及所述低k介质层111上表面的金属线层112；所述低k介质层111位于所述半导体芯片10的正面，且所述金属线层112与所述半导体芯片10电连接；焊料凸块12，所述焊料凸块12位于所述重新布线层11的上表面，且与所述金属线层112电连接；第一保护层13，所述第一保护层13位于所述半导体芯片10的外围，且将所述半导体芯片10的侧面塑封；第二保护层14，所述第二保护层14填充于所述焊料凸块12之间及外围，且覆盖裸露的所述低k介质层111及所述金属线层112。
需要说明的是，即可以如图11及图12所示，所述晶圆级芯片封装结构还包括半导体衬底15，所述半导体芯片10位于所述半导体衬底15内，所述第一保护层13位于所述半导体芯片10外围的所述半导体衬底15的四周侧面，以将所述半导体芯片10及所述半导体芯片10外围的所述半导体衬底15塑封；也可以为所述第一保护层13可以直接位于所述半导体芯片10的四周侧面，以将所述半导体芯片10直接塑封，即也可以为将如图11中所示的所述半导体衬底15去除，所述半导体芯片10占据如图11中的所述半导体衬底15的位置，亦即所述半导体芯片10位于所述第一保护层13之间所述重新布线层11下方的的所有区域。
作为示例，所述半导体衬底15可以为硅衬底、蓝宝石衬底或氮化镓衬底等；优选地，本实施例中，所述半导体衬底15为硅晶圆。
作为示例，所述半导体芯片10可以为任意一种半导体功能芯片，所述半导体芯片10的正面形成有将其内部功能器件电引出的连接焊垫101，所述连接焊垫101的上表面裸露于所述半导体芯片10的上表面，即所述连接焊垫101的上表面与所述半导体芯片10的上表面相平齐。
作为示例，所述重新布线层11包括一层所述低k介质层111及一层所述金属线层112。
在一示例中，所述焊料凸块13包括金属柱及焊球，其中，所述金属柱位于所述重新布线层11的上表面，且与所述重新布线层11电连接；所述焊球位于所述金属柱的上表面。
作为示例，所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料。
在另一示例中，如图11及图12所示，所述焊料凸块12即为一焊球。
作为示例，所述第一保护层13为高分子防水材料层。优选地，所述第一保护层13可以为但不仅限于环氧树脂层。
作为示例，所述第一保护层13的上表面与所述半导体芯片10的上表面相平齐，且所述第一保护层13的下表面与所述半导体芯片10的下表面相平齐或与所述半导体芯片10的下表面具有间距，即所述第一保护层13的高度可以与所述半导体芯片10的厚度相同，如图11及图12所示，所述第一保护层13的高度也可以小于所述半导体芯片10的厚度。
作为示例，所述第二保护层14为高分子防水材料层。优选地，所述第二保护层14可以为但不仅限于环氧树脂层。
作为示例，所述第二保护层14的上表面不高于所述焊料凸块13的上表面，即所述第二保护层14的上表面低于所述焊料凸块13的上表面或与所述焊料凸块13的上表面相平齐。
在一示例中，如图11所示，所述晶圆级芯片封装结构可以包括一个所述半导体芯片10。
在另一示例中，如图12所示，所述晶圆级芯片封装结构还可以包括两个或多个所述半导体芯片10。
综上所述，本发明的晶圆级芯片封装结构及其制备方法，所述晶圆级芯片封装结构包括：半导体芯片；重新布线层，包括低k介质层、位于所述低k介质层内及所述低k介质层上表面的金属线层；所述低k介质层位于所述半导体芯片的正面，且所述金属线层与所述半导体芯片电连接；焊料凸块，位于所述重新布线层的上表面，且与所述金属线层电连接；第一保护层，位于所述半导体芯片的外围，且将所述半导体芯片的侧面塑封；第二保护层，填充于所述焊料凸块之间及外围，且覆盖裸露的所述低k介质层及所述金属线层。本发明的晶圆级芯片封装结构通过在半导体芯片外围形成第一保护层，第一保护层将半导体芯片的侧面塑封，即可以起到稳固半导体芯片、防止外力对半导体芯片的破坏的作用，又可以有效避免外部的水汽渗入到低k介质层内使得低k介质层更易破裂，从而使得本发明中的低k介质层在切割过程中不会出现裂痕，进而确保了封装芯片的性能；本发明的晶圆级芯片封装结构通过在重新布线层的低k介质层及金属线层的上表面及外围形成第二保护层，第二保护层将低k介质层的侧壁塑封，即可以有效避免外部的水汽渗入到低k介质层内使得低k介质层更易破裂，又可以起到稳固所述低k介质层，防止外力对所述低k介质层破坏的作用，从而使得本发明中的低k介质层在切割过程中不会出现裂痕，进而确保了封装芯片的性能；同时，第二保护层还可以起到对焊料凸块固定的作用，这样本发明的重新布线层仅包括一层低k介质层及一层金属线层，相较于现有的重新布线层减少了一层低k介质层及凸块下金属层，具有结构简单及制备成本低等优点。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种晶圆级芯片封装结构，其特征在于，所述晶圆级芯片封装结构包括：
半导体芯片；
重新布线层，包括低k介质层、位于所述低k介质层内及所述低k介质层上表面的金属线层；所述低k介质层位于所述半导体芯片的正面，且所述金属线层与所述半导体芯片电连接；
焊料凸块，位于所述重新布线层的上表面，且与所述金属线层电连接；
第一保护层，位于所述半导体芯片的外围，且将所述半导体芯片的侧面塑封；
第二保护层，填充于所述焊料凸块之间及外围，且覆盖裸露的所述低k介质层及所述金属线层。
2.根据权利要求1所述的晶圆级芯片封装结构，其特征在于：所述晶圆级芯片封装结构包括一个所述半导体芯片。
3.根据权利要求1所述的晶圆级芯片封装结构，其特征在于：所述晶圆级芯片封装结构包括至少两个所述半导体芯片；相邻所述半导体芯片上方对的所述重新布线层具有间距。
4.根据权利要求1所述的晶圆级芯片封装结构，其特征在于：所述重新布线层包括一层所述低k介质层及一层所述金属线层。
5.根据权利要求1所述的晶圆级芯片封装结构，其特征在于：所述第一保护层及所述第二保护层均为高分子防水材料层。
6.根据权利要求5所述的晶圆级芯片封装结构，其特征在于：所述第一保护层及所述第二保护层均为环氧树脂层。
7.根据权利要求1所述的晶圆级芯片封装结构，其特征在于：所述第一保护层的上表面与所述半导体芯片的上表面相平齐，且所述第一保护层的下表面与所述半导体芯片的下表面相平齐或与所述半导体芯片的下表面具有间距。
8.根据权利要求1所述的晶圆级芯片封装结构，其特征在于：所述第二保护层的上表面不高于所述焊料凸块的上表面。
9.一种晶圆级芯片封装结构的制备方法，其特征在于，所述晶圆级芯片封装结构的制备方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底内形成有若干个半导体芯片；
2)于所述半导体衬底的上表面形成重新布线层，所述重新布线层包括低k介质层、位于所述低k介质层内及所述低k介质层上表面的金属线层；
3)于所述重新布线层的上表面形成焊料凸块，所述焊料凸块与所述金属线层电连接；
4)于所述低k介质层及所述半导体衬底内形成沟槽，所述沟槽上下贯穿所述低k介质层并延伸至所述半导体衬底内，所述沟槽位于各所述半导体芯片之间，且环绕各所述半导体芯片；
5)于所述半导体衬底内的沟槽部分内填充第一保护层；
6)于步骤5)得到的结构上表面形成第二保护层，所述第二保护层填充于所述焊料凸块之间及外围，且覆盖裸露的所述低k介质层及所述金属线层；
7)自所述半导体衬底的下表面对所述半导体衬底进行减薄处理；
8)自所述沟槽处进行切割分离，以得到晶圆级芯片封装结构。
10.根据权利要求9所述的晶圆级芯片封装结构的制备方法，其特征在于：步骤2)包括如下步骤：
2-1)于所述半导体衬底的上表面形成所述低k介质层；
2-2)于所述低k介质层内形成开口，所述开口暴露出所述连接焊垫；
2-3)于所述开口内及所述开口外围的所述低k介质层的上表面形成所述金属线层，所述金属线层与所述连接焊垫接触连接。
11.根据权利要求9所述的晶圆级芯片封装结构的制备方法，其特征在于：步骤4)包括如下步骤：
4-1)于所述低k介质层内形成第一沟槽部，所述第一沟槽部上下贯通所述低k介质层，所述第一沟槽部位于各所述半导体芯片之间，且环绕各所述半导体芯片；
4-2)于所述第一沟槽部底部的所述半导体衬底内形成第二沟槽部，所述第二沟槽部与所述第一沟槽部相连通；所述第二沟槽部位于各所述半导体芯片之间，且环绕各所述半导体芯片；所述第二沟槽部与所述第一沟槽部共同构成所述沟槽。
12.根据权利要求11所述的晶圆级芯片封装结构的制备方法，其特征在于：步骤4-1)中，采用激光于所述低k介质层内形成所述沟槽；步骤4-2)中，采用钻石合成刀于所述第一沟槽部底部的所述半导体衬底内形成所述第二沟槽部。
13.根据权利要求9所述的晶圆级芯片封装结构的制备方法，其特征在于：步骤7)中，采用激光切割工艺自所述沟槽处进行切割分离。
CN201710954749.3A 2017-10-13 2017-10-13 晶圆级芯片封装结构及其制备方法 Pending CN107611096A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710954749.3A CN107611096A (zh) 2017-10-13 2017-10-13 晶圆级芯片封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710954749.3A CN107611096A (zh) 2017-10-13 2017-10-13 晶圆级芯片封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107611096A true CN107611096A (zh) 2018-01-19

Family

ID=61077165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710954749.3A Pending CN107611096A (zh) 2017-10-13 2017-10-13 晶圆级芯片封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107611096A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594122A (zh) * 2021-09-27 2021-11-02 甬矽电子(宁波)股份有限公司 溢出式凸块封装结构及其制备方法
CN116994967A (zh) * 2023-08-31 2023-11-03 荣耀终端有限公司 芯片及其制备方法、电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008065988A1 (en) * 2006-11-27 2008-06-05 Philtech Inc. Process for producing rf powder
CN101552248A (zh) * 2008-03-31 2009-10-07 卡西欧计算机株式会社 半导体装置及其制造方法
CN207250486U (zh) * 2017-10-13 2018-04-17 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008065988A1 (en) * 2006-11-27 2008-06-05 Philtech Inc. Process for producing rf powder
CN101552248A (zh) * 2008-03-31 2009-10-07 卡西欧计算机株式会社 半导体装置及其制造方法
CN207250486U (zh) * 2017-10-13 2018-04-17 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594122A (zh) * 2021-09-27 2021-11-02 甬矽电子(宁波)股份有限公司 溢出式凸块封装结构及其制备方法
CN113594122B (zh) * 2021-09-27 2021-12-21 甬矽电子(宁波)股份有限公司 溢出式凸块封装结构及其制备方法
CN116994967A (zh) * 2023-08-31 2023-11-03 荣耀终端有限公司 芯片及其制备方法、电子设备

Similar Documents

Publication Publication Date Title
TWI497615B (zh) 保護晶片級尺寸封裝中導電接觸的結構以及其製造方法
KR101387701B1 (ko) 반도체 패키지 및 이의 제조방법
JP4847415B2 (ja) 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法
US20080272470A1 (en) Same Size Through-Hole Via Die Stacked Package
KR20130098685A (ko) 반도체 패키지
JP3660918B2 (ja) 半導体装置及びその製造方法
US8062929B2 (en) Semiconductor device and method of stacking same size semiconductor die electrically connected through conductive via formed around periphery of the die
US8178977B2 (en) Semiconductor device and method of manufacturing the same
JP5358089B2 (ja) 半導体装置
US9318461B2 (en) Wafer level array of chips and method thereof
CN207250486U (zh) 晶圆级芯片封装结构
CN107611096A (zh) 晶圆级芯片封装结构及其制备方法
US20210323816A1 (en) Through-substrate conductor support
TWI282158B (en) Semiconductor package with ground-enhancing chip and fabrication method thereof
CN107611095A (zh) 晶圆级芯片封装结构及其制备方法
CN107611094A (zh) 晶圆级芯片封装结构及其制备方法
CN106129031B (zh) 芯片封装结构及其封装方法
CN107611092A (zh) 晶圆级芯片封装结构及其制备方法
CN207250485U (zh) 晶圆级芯片封装结构
CN207250482U (zh) 晶圆级芯片封装结构
CN207250487U (zh) 晶圆级芯片封装结构
JP2003124388A (ja) ウェハレベルチップスケールパッケージおよびそれを製造する方法
CN107611091A (zh) 晶圆级芯片封装结构及其制备方法
CN105006458A (zh) 一种带包封的芯片封装结构与实现工艺
CN106531644B (zh) 一种芯片的封装工艺和封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180119