TWI497615B - 保護晶片級尺寸封裝中導電接觸的結構以及其製造方法 - Google Patents

保護晶片級尺寸封裝中導電接觸的結構以及其製造方法 Download PDF

Info

Publication number
TWI497615B
TWI497615B TW100115433A TW100115433A TWI497615B TW I497615 B TWI497615 B TW I497615B TW 100115433 A TW100115433 A TW 100115433A TW 100115433 A TW100115433 A TW 100115433A TW I497615 B TWI497615 B TW I497615B
Authority
TW
Taiwan
Prior art keywords
wafer
die
dielectric coating
contact
trench
Prior art date
Application number
TW100115433A
Other languages
English (en)
Other versions
TW201227846A (en
Inventor
Hui Chen Chu
Yian Liang Kuo
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201227846A publication Critical patent/TW201227846A/zh
Application granted granted Critical
Publication of TWI497615B publication Critical patent/TWI497615B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

保護晶片級尺寸封裝中導電接觸的結構以及其製造方法
本發明係有關於封裝結構，特別是關於保護晶片級尺寸封裝中導電接觸之方法。
晶片級尺寸封裝(Chip Scale Packaging)可形成與半導體晶粒大小接近的封裝結構。晶片級尺寸封裝的應用之一為封裝互補式金氧半導體(CMOS)影像感測器晶粒。影像感測器為形成於矽基板正面的互補式金氧半導體元件，並構成影像感測晶粒的一部份。矽基板隨後經過背面研磨(Backside Grinding)，直至薄到使光線可以由矽基板背面穿透到達影像感測器。
影像感測晶粒的封裝過程中，一玻璃與影像感測晶粒的背面接合，以保護該影像感測晶粒，同時讓光線得以穿透到達影像感測器。影像感測器透過T形接觸(T-contact)建立電性連接，其中矽基板上的鋁墊片與影像感測器電性耦合，並與形成於封裝結構側壁的金屬線構成電性連接。
影像感測晶粒會在影像感測晶圓切割前完成封裝步驟。於形成球柵陣列(Ball-Grid Array)使之與T型接觸連接之後，將完成的封裝結構切開，分離各個影像感測器晶粒。
然而，封裝過程中會切割到鋁墊片，該鋁墊片切割後的邊緣處暴露於空氣中，容易受到水氣的侵襲。此現象可能會造成鋁墊片剝落。再者，影像感測器的矽基板的厚度相當薄，例如約2微米，因腐蝕而造成鋁墊片膨脹可能會使矽基板碎裂，並使封裝結構損壞。
有鑑於此，本發明提出一種保護晶片級尺寸封裝中導電接觸之方法，包括對封裝結構進行第一晶粒切割，該封裝結構包括：元件晶圓，包括第一晶粒，其中第一晶粒包括一第一接觸墊；以及第二晶粒，其中第二晶粒包括一第二接觸墊；以及載體晶圓，與元件晶圓接合，其中第一晶粒切割於封裝結構中形成第一溝槽，其中第一以及第二接觸墊之側面邊緣暴露於該第一溝槽；形成第一金屬導線以及第二金屬導線，延伸進入第一溝槽內，並分別與第一以及第二接觸墊之側面邊緣接觸，其中第一以及第二金屬導線透過金屬連接部份形成連結；進行一預切步驟，將金屬連接部份切開，以將第一以及第二金屬導線分離，其中金屬連接部份經過預切步驟後的剩餘部份包括複數個邊緣處；形成第一介電塗層於第一以及第二金屬導線之上，並且進行第二晶粒切割將封裝結構切開，其中第一以及第二晶粒分別被分割為第一部份及第二部份，其中第一部份及第二部份中內金屬連接部份之殘餘部份邊緣被第一介電塗層所覆蓋。
本發明另提供一種保護晶片級尺寸封裝中導電接觸之方法，包括：提供一封裝結構，包括一元件晶圓，複數個元件晶粒，以及位於上述元件晶粒之間的複數個切割道；載體晶圓覆蓋於該元件晶圓之上且與該元件晶圓接合；玻璃晶圓，位於元件晶圓下方；複數個壩狀層將元件晶圓的底部與玻璃晶圓接合，其中上述壩狀層與上述切割道重疊，且不與上述元件晶粒的中央區域重疊；於載體晶圓及元件晶圓上形成第一溝槽，直至元件晶圓內的接觸墊暴露在外。形成第一介電塗層延伸至第一溝槽內；進行第一晶粒切割將第一介電塗層以及元件晶圓之切割道切開，其中第一晶粒切割完成後，接觸墊的側壁邊緣暴露在外；形成複數個金屬導線於第一介電塗層剩餘部份之上，並與接觸墊的側壁接觸；進行預切步驟，將上述金屬導線的連接部份切開，其中每個連接部份皆與兩條金屬導線連接；形成第二介電塗層將上述金屬導線覆蓋；以及進行第二晶粒切割將封裝結構切割成各個獨立單元，其中上述任一獨立單元皆無任何上述金屬導線的剩餘部份暴露在外。
本發明另提出一具保護晶片級尺寸封裝中導電接觸功效之元件，包括：元件晶粒，包括複數個積體電路以及一接觸墊；載體晶粒，覆蓋該元件晶粒並與該元件晶粒的頂部接合；第一介電塗層，位於該載體晶粒的側壁；金屬導線，覆蓋於第一介電塗層之上並與第一介電塗層接觸，其中金屬導線與該接觸墊之一側壁接觸以形成T型接觸，且其中金屬導線延伸至直接覆蓋載體晶粒以及元件晶粒；以及第二介電塗層，覆蓋金屬導線並與金屬導線接觸，其中金屬導線的所有邊緣皆被覆蓋，無任何金屬導線的邊緣暴露於第二介電塗層之外。
以下內容將詳述本發明所揭露之實施例的形成方法及應用。然而，下列實施例提供眾多新穎的應用概念，並可以廣泛的實施於各種領域範疇。因此，以下所述的實施例僅作為說明之用，並無限制本發明專利保護範圍之意。
本發明之實施例揭露一種包括T型接觸的新穎封裝結構，以及形成該封裝結構之方法，並描述形成該實施例過程的各個步驟，更進一步探討實施例的變化以及其運作方式。本文的圖式中各個符號分別對應至某特定的元素。
第1圖至第9圖為封裝結構的T型接觸形成過程的示意圖，封裝結構包括元件晶圓20，載體晶圓30，以及與元件基板接合的玻璃晶圓25。於第1圖至第9圖中，元件晶圓20僅為示意之用，更細部的元件晶圓20構造則揭露於第10圖中。於第10圖中，元件晶圓20包括基板24，其中元件28形成於基板24的上表面24A。基板24可能是矽基板，然而亦可為其他的半導體材料如三族氮化物(III-nitride)半導體、砷化鎵(GaAs)、氮化矽等所形成。於其他實施例中，基板24亦可為有機材料、陶瓷材料等。元件28可能包括互補式金氧半導體電晶體(CMOS Transistor)、電阻裝置、電容裝置、電感裝置等。於一實施例中，元件28包括複數個互補式金氧半導體影像感測器，與接收光線產生反應，產生一大小與光密度相關的電流。元件28亦可被稱為影像感測器28。於元件28為影像感測器之實施例中，矽基板24可選擇性進行一背面研磨，使矽基板24的厚度降低至例如4微米，使光線120得以穿透矽基板24到達元件28。
元件晶圓20包括複數個晶粒100，以及位於各個晶粒之間的切割道(Scribe Line)104。可於晶粒100中形成接觸墊26，並與元件28電性耦合。接觸墊26可延伸至切割道104上。雖然第10圖僅顯示一層金屬層於基板24之上，惟亦可能有複數層的金屬層，並且接觸墊26可能形成於任何一層金屬層中。每一層金屬層中的接觸墊26皆位於一絕緣層內，例如接觸墊26的金屬層位於絕緣層29內。接觸墊26可以金屬或合金形成，可能包括鋁、鎢、鎳、銅、以及上述材料的組合。
元件晶圓20可與一載體晶圓30接合。於一實施例中，於氧化層31(位於元件晶圓20頂端)與載體晶圓30的氧化物材料之間使用擴散接合(Diffusion Bonding)方式接合，可選擇性的於基板24背面研磨完成後進行接合。如此一來，載體晶圓30可提供機械支撐，防止基板24破裂。
元件晶圓20亦與透明晶圓25透過一作用如黏膠的物質34進行黏著。透明晶圓25可使影像感測器28所能偵測之光線穿透。於一實施例中，透明晶圓25為一玻璃晶圓。黏膠34形成壩狀層於切割道104之上。於一實施例中，黏膠34包括一銲罩(Solder Mask)，因此壩狀層34亦可稱作銲罩壩狀層34。惟壩狀層34亦可以其他種材料形成。銲罩壩狀層34亦可延伸並與晶粒100的邊緣重疊。然而，銲罩壩狀層34並未與晶粒100之中央部份重疊。若由封裝結構的平面圖來看，銲罩壩狀層34與晶粒100的邊緣的區域完全重疊。而銲罩壩狀層34與與晶粒100的邊緣的區域重疊的部份形成一環狀，將晶粒100的中央部份環繞在內。
再者，銲罩壩狀層34可不與影像感測器28重疊，使光線120不會被銲罩壩狀層34所遮擋。真空間隙(Vacuum Gap)36則位於透明晶圓25與元件晶圓20之間。如此一來，光線120可穿過透明晶圓25以及真空間隙36，並穿透基板24直至元件28。
如第1圖至第9圖所示，基板24與接觸墊26有繪示於圖中，但元件晶圓20中其他特徵則未顯示。然而基板24與接觸墊26之相對位置僅象徵性地表示。回到第1圖，首先光阻40形成於載體晶圓30之上，隨即圖案化並於元件晶圓20的切割道104上形成複數個開口41，直接與元件晶圓20上的切割道104重疊。開口41更至少部份重疊接觸墊26。接著如第2圖所示，進行一蝕刻步驟，透過開口41將載體晶圓30暴露的部份去除，因而形成溝槽42。蝕刻步驟持續進行直至底下的接觸墊26露出。蝕刻步驟亦可停止於接觸墊26上方的一介電層(未顯示於圖式)。此蝕刻步驟可以例如乾蝕刻的方式進行。
接著如第3圖所示，光阻40被去除。介電塗層(Dielectric Coating)46亦覆蓋溝槽42的底部及載體晶圓30經由溝槽42暴露在外之側壁。因此，於部份實施例中介電塗層46與接觸墊26的上表面接觸，於一實施例中，介電塗層46是以一銲罩所構成，惟亦可以其他介電材料所構成，如環氧化物。
接著如第4圖所示，進行一晶粒切割步驟。所形成的溝槽50其底部低於接觸墊26的底部表面，因此接觸墊26亦被切割。接觸墊26剩餘的部份包括其側邊邊緣，暴露於溝槽50。溝槽50略為延伸入銲罩壩狀層34，如此一來各個晶粒100便彼此分離。然而於部份實施例中，晶粒切割刀(Die Saw)並不會延伸切入透明晶圓25之中。由於晶粒100已與壩狀層34以及透明晶圓25接合，第4圖中的封裝結構並不會分散成為獨立的部份。於一實施例中，溝槽50的寬度W2小於第2圖所示之溝槽42的寬度W1，其中寬度W1與W2可於載體晶圓30的底部表面處量測而得。因此，載體晶圓30的側壁上可能仍有殘餘的部份介電塗層46。
第5圖顯示金屬導線54的形成與其圖樣，金屬導線54生成於介電塗層46之上並將之覆蓋。金屬導線54的形成方法為首先以一單一金屬層或是由複數種材料組合成的金屬層形成一包覆層。形成方法包括物理氣相沉積(PVD)或其他方法。於一具體實施例中，金屬層(即後來形成金屬導線54)為一組合金屬層，由一鈦金屬層、一鎢金屬層、一銅鋁合金層(AlCu)、一鎳金屬層、以及一金層所組成，於其他實施例中，可從鈦金屬層、鎢金屬層、銅鋁合金層、鎳金屬層、金層中選出部份複數個層加以組合搭配。金屬層形成後，進行一圖樣化步驟，蝕刻該金屬層，形成金屬導線54。其中每一金屬導線54皆與接觸墊26其中之一之側邊邊緣處接觸。如此一來，沿著水平方向延伸的接觸墊26與相對應之金屬導線54便形成T型接觸，T型接觸至少有一部份沿著垂直方向延伸。稱之為T型接觸是由於其於金屬導線54與接觸墊26交界處之形狀類似”T”。圖樣化完成後，位於溝槽50不同側壁之金屬導線54於溝槽50底部處相連接。而且金屬導線54之連接部份54A之位置比接觸墊26要低，並有可能延伸至銲罩壩狀層34。
接下來如第6圖所示，於金屬導線54之連接部份54A處進行一預切步驟，因而將溝槽50延展形成一溝槽60。溝槽60延伸進入銲罩壩狀層34以及透明晶圓25的頂部部份以確保連接部份54A有徹底切開。然而，透明晶圓25的底部部份並未被預切步驟切開，於其他實施例中，溝槽60的底部仍在銲罩壩狀層34並且沒有延伸進入透明晶圓25中。預切步驟可以一晶圓切割方式進行。
如第7圖所示，接著形成一介電塗層62並覆蓋金屬導線54。介電塗層62可為一銲罩層，以下亦稱介電塗層62為銲罩層62。銲罩層62覆蓋金屬導線54且可能與金屬導線54接觸，並與銲罩壩狀層34形成一接觸面。銲罩層62與銲罩壩狀層34可以採用相同材質或不同材質。由於銲罩層62與銲罩壩狀層34分別於不同製程步驟中形成，因此即便皆採用相同的材質，兩者之間仍有一明顯的介面。然而，在銲罩層62內部便沒有介面存在。接著於銲罩層62中形成開口64以將金屬導線54暴露在外。開口64可直接生成於銲罩層62剩餘的部份以及晶粒100之上。
金屬凸塊66隨之形成於開口64之內，如第8圖所示。由此可知，金屬凸塊66透過金屬導線54與接觸墊26電性耦合，並與元件28電性耦合(未顯示於第8圖，請參考第10圖)。於一實施例中，金屬凸塊66為銲料凸塊，例如球柵陣列(Ball Grid Array,BGA)所使用的球體。於其他實施例中，金屬凸塊66無法回銲(reflow)，且以銅、鎳、鈀等材料形成。
如第9圖所示，隨之進行一晶圓切割步驟將銲罩層62、銲罩壩狀層34以及透明晶圓25切開，第9圖所示之封裝結構因此被分割為複數個獨立的晶粒70。此次晶圓切割的寬度比預切的寬度為小，因此介電塗層62填充於溝槽60之部份得以保留。
第11圖繪示第9圖結構之一部份68的放大圖。可以見得銲罩層62之剩餘部份將金屬導線54之邊緣55遮蓋，因此金屬導線沒有任何部份暴露於空氣中。由此可知，金屬導線54得以避免受到空氣中的水氣侵蝕。各個完成的晶粒70包括：透明晶圓25之一部份，透明晶粒25’；晶粒100；以及載體晶圓30之一部份，載體晶粒30’。由第9圖所示之結構平面圖，各個完成的晶粒70中，銲罩壩狀層34形成一四方形狀的環形，將真空間隙36環繞在內。如第9圖所示，接下來晶粒70可與其他封裝結構，如包括球柵陣列66的印刷電路板(Print Circuit Board,PCB)接合。
使用實施例之封裝結構時，金屬導線54(如第11圖所示)並無暴露在外，因此不會受到侵蝕。此種保護金屬導線54的方法僅需要一額外的銲罩層，因此不需要花費其他額外的成本。
根據部份實施例，本發明揭露一保護晶片級尺寸封裝中導電接觸之方法，包括對一封裝結構進行一第一晶粒切割，包括一第一金屬導線與一第二金屬導線延伸進入該封裝結構之一溝槽中，其中該第一金屬導線與該第二金屬導線與封裝結構內複數個元件中複數個接觸墊之側邊接觸。該第一金屬導線與該第二金屬導線透過一金屬連接部份形成連結。進行一預切步驟，將該金屬連接部份切開，以將該第一金屬線與該第二金屬線分離，其中該金屬連接部份經預切後剩餘的部份包括複數個邊緣。形成一絕緣層並將該第一金屬線與該第二金屬線覆蓋。進行一第二晶粒切割，將封裝結構切開，使第一晶粒與第二晶粒分離為獨立的部份。該金屬連接部份中剩餘部份之邊緣處被該絕緣層所覆蓋。
根據其他實施例，本發明揭露一保護晶片級尺寸封裝中導電接觸之方法，包括提供包括一元件晶圓之一封裝結構，該元件晶圓包括複數個元件晶粒，以及位於元件晶粒之間的切割道。一載體晶圓覆蓋該元件晶圓，並與該元件晶圓之頂端表面接合。一玻璃晶圓透過一壩狀層與該元件晶圓之底部表面接合，其中該壩狀層與切割道重疊，且未與上述元件晶粒的中央部份重疊。一第一溝槽形成於該載體晶圓與該元件晶圓之上，並將該元件晶圓內的接觸墊暴露在外。一第一介電塗層接著形成並延伸至第一溝槽。進行一第一晶粒切割步驟將第一介電塗層以及元件晶圓的切割道切開，其中經過第一晶粒切割步驟後，接觸墊的側面邊緣暴露在外。金屬導線形成於第一介電塗層的殘餘部分之上，並與接觸墊的側面邊緣接觸。進行一預切步驟將金屬導線之連接部份切開，其中每個連接部份皆與兩個金屬導線連接。形成一第二介電塗層以覆蓋金屬導線。進行一第二晶粒切割步驟，將封裝結構分離成為各自獨立的單元，其中金屬導線沒有任何暴露於空氣中的部份。
根據其他實施例，一元件晶粒包括複數個積體電路以及一接觸墊。一載體晶粒覆蓋於元件晶粒上方並與元件晶粒頂部表面接合。一第一介電塗層形成於該載體晶粒之一側壁。一金屬導線形成於第一介電塗層之上，並與第一介電塗層接觸。該金屬導線與接觸墊的側面邊緣接觸，以形成一T型接觸，其中金屬導線直接延伸至與載體晶粒與元件晶粒重疊。一第二介電塗層覆蓋金屬導線並與金屬導線接觸。所有金屬導線的邊緣都被覆蓋，其中沒有任何金屬導線的邊緣暴露於該第二介電塗層之外。
雖然實施例的方法構造以及其優點已於前文中詳述，應能理解在不背離本發明之精神與範疇的前提之下，所作的各種更動、置換、改變皆在本發明之專利保護範圍之內。再者，本發明之範疇並非僅侷限於專利說明書內文中所描述之製程、機台、生產，以及方法、手段及步驟之組合等實施例。擁有相關領域中一般知識技藝者可以根據以上所揭露之實施例或與任何已發展或尚未發展之技術方法結合，而獲得實質上相同的成果。因此，專利保護範圍包括內文中所描述之製程、機台、生產，以及方法、手段及步驟之組合等實施例。並且每個專利請求項皆代表一個獨立的實施例，因此各種專利請求項以及各種實施例之間的組合皆為專利保護之範圍。
20．．．元件晶圓
24．．．基板
24A．．．基板的上表面
25．．．透明晶圓
25’．．．透明晶粒
26．．．接觸墊
28．．．元件(影像感測器)
29．．．絕緣層
30．．．載體晶圓
30’．．．載體晶粒
31．．．氧化層
34．．．黏膠(壩狀層、銲罩壩狀層)
36．．．真空間隙
40．．．光阻
41．．．開口
42‧‧‧溝槽
46‧‧‧介電塗層
50‧‧‧溝槽
54‧‧‧金屬導線
55‧‧‧金屬導線之邊緣
54A‧‧‧金屬導線之連接部份
60‧‧‧溝槽
62‧‧‧介電塗層
64‧‧‧開口
66‧‧‧金屬凸塊
68‧‧‧部份結構
70‧‧‧獨立的晶粒
100‧‧‧晶粒
104‧‧‧切割道
120‧‧‧光線
W1、W2‧‧‧溝槽寬度
以下文字敘述搭配對應圖示應可使實施例更容易理解並突顯其發明特徵，其中：
第1圖至第9圖為製造包括T型接觸之一封裝結構之步驟流程剖面圖；
第10圖顯示該封裝結構在形成T型接觸之前的剖面圖；
第11圖顯示該封裝結構在形成T型接觸之後的剖面圖。
24．．．基板
25’．．．透明晶粒
26．．．接觸墊
28．．．元件(影像感測器)
29．．．絕緣層
30’．．．載體晶粒
31．．．氧化層
34．．．黏膠(壩狀層、銲罩壩狀層)
36．．．真空間隙
46．．．介電塗層
54．．．金屬導線
55．．．金屬導線之邊緣
54A．．．金屬導線之連接部份
62．．．介電塗層
66．．．金屬凸塊
70．．．獨立的晶粒
100．．．晶粒

Claims (9)

  1. 一種保護晶片級尺寸封裝中導電接觸之製造方法，包括：對一封裝結構進行一第一晶粒切割，該封裝結構包括：一元件晶圓，包括：一第一晶粒，其中該第一晶粒包括一第一接觸墊；以及一第二晶粒，其中該第二晶粒包括一第二接觸墊；一載體晶圓，與該元件晶圓接合，其中該第一晶粒切割於該封裝結構中形成一第一溝槽，其中該第一以及該第二接觸墊之側面邊緣暴露於該第一溝槽；一透明晶圓；以及一壩狀層，將該透明晶圓與該元件晶圓接合，其中該第一溝槽延伸至該壩狀層內部，且並未延伸入該透明晶圓內；形成一第一金屬導線以及一第二金屬導線，延伸進入該第一溝槽內，並分別與該第一以及該第二接觸墊之側面邊緣接觸，其中該第一以及該第二金屬導線透過一金屬連接部份形成連結；進行一預切步驟，將該金屬連接部份切開，以將該第一以及該第二金屬導線分離，其中該金屬連接部份經過該預切步驟後的剩餘部份包括複數個邊緣處；形成一第一介電塗層於該第一以及該第二金屬導線之上；以及 進行一第二晶粒切割將該封裝結構切開，其中該第一以及該第二晶粒分別被分割為一第一部份及一第二部份，其中該第一部份及該第二部份中該金屬連接部份之殘餘部份的邊緣被該第一介電塗層所覆蓋。
  2. 如申請專利範圍第1項所述之保護晶片級尺寸封裝中導電接觸之製造方法，其中於該預切步驟中，該透明晶圓之一上方部份被切割，而該透明晶圓之一下方部份未被切割。
  3. 如申請專利範圍第1項所述之保護晶片級尺寸封裝中導電接觸之製造方法，其中在形成該第一以及該第二金屬導線之前更包括：進行一蝕刻步驟以於該載體晶圓以及該元件晶圓中形成一第二溝槽，其中該第一及該第二接觸墊暴露於該第二溝槽之外；以及形成一第二介電塗層，延伸至該第二溝槽內，其中該第二介電塗層之一部份於該第一次晶粒切割時被移除，且其中該第一及該第二金屬導線形成於該第二介電塗層之上，並與該第二介電塗層接觸。
  4. 如申請專利範圍第3項所述之保護晶片級尺寸封裝中導電接觸之製造方法，其中該第二介電塗層包括一銲罩。
  5. 如申請專利範圍第1項所述之保護晶片級尺寸封裝中導電接觸之製造方法，其中該預切步驟形成一溝槽，寬度較該第二晶粒切割形成的溝槽寬度為小。
  6. 一種保護晶片級尺寸封裝中導電接觸之製造方 法，包括：提供一封裝結構，包括：一元件晶圓，包括複數個元件晶粒，以及位於上述元件晶粒之間的複數個切割道；一載體晶圓覆蓋於該元件晶圓之上且與該元件晶圓接合；一玻璃晶圓，位於該元件晶圓下方；複數個壩狀層將該元件晶圓的底部與該玻璃晶圓接合，其中上述壩狀層與上述切割道重疊，且不與上述元件晶粒的中央區域重疊；於該載體晶圓及該元件晶圓上形成一第一溝槽，直至該元件晶圓內的接觸墊暴露在外；形成一第一介電塗層延伸至該第一溝槽內；進行一第一晶粒切割將該第一介電塗層以及該元件晶圓之該切割道切開，其中該第一晶粒切割完成後，該接觸墊的側壁邊緣暴露在外；形成複數個金屬導線於該第一介電塗層剩餘部份之上，並與該接觸墊的側壁接觸；進行一預切步驟，將上述金屬導線的連接部份切開，其中每個該連接部份皆與兩條金屬導線連接；形成一第二介電塗層將上述金屬導線覆蓋；以及進行一第二晶粒切割將該封裝結構切割成各個獨立單元，其中上述任一獨立單元皆無任何上述金屬導線的剩餘部份暴露在外。
  7. 如申請專利範圍第6項所述之保護晶片級尺寸封 裝中導電接觸之製造方法，其中該第一晶粒切割形成一第二溝槽，該第二溝槽延伸入上述壩狀層，且並未延伸入該玻璃晶圓內。
  8. 如申請專利範圍第6項所述之保護晶片級尺寸封裝中導電接觸之製造方法，其中該預切步驟形成一第三溝槽，該第三溝槽延伸入該玻璃晶圓，且並未切穿該玻璃晶圓。
  9. 一種保護晶片級尺寸封裝中導電接觸之結構，包括：一元件晶粒，包括複數個積體電路以及一接觸墊；一載體晶粒，覆蓋該元件晶粒並與該元件晶粒的頂部接合；一第一介電塗層，位於該載體晶粒的側壁；一金屬導線，覆蓋於該第一介電塗層之上並與該第一介電塗層接觸，其中該金屬導線與該接觸墊之一側壁接觸以形成一T型接觸，且其中該金屬導線延伸至直接覆蓋該載體晶粒以及該元件晶粒；以及一第二介電塗層，覆蓋該金屬導線並與該金屬導線接觸，其中該金屬導線的所有邊緣皆被覆蓋，無任何該金屬導線的邊緣暴露於該第二介電塗層之外。
TW100115433A 2010-12-22 2011-05-03 保護晶片級尺寸封裝中導電接觸的結構以及其製造方法 TWI497615B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/976,437 US8507316B2 (en) 2010-12-22 2010-12-22 Protecting T-contacts of chip scale packages from moisture

Publications (2)

Publication Number Publication Date
TW201227846A TW201227846A (en) 2012-07-01
TWI497615B true TWI497615B (zh) 2015-08-21

Family

ID=46315634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100115433A TWI497615B (zh) 2010-12-22 2011-05-03 保護晶片級尺寸封裝中導電接觸的結構以及其製造方法

Country Status (3)

Country Link
US (1) US8507316B2 (zh)
CN (1) CN102569194B (zh)
TW (1) TWI497615B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI725605B (zh) * 2018-11-07 2021-04-21 美商豪威科技股份有限公司 焊料掩模阻障設計

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011103813A1 (en) * 2010-02-26 2011-09-01 Xintec Inc. Chip package and fabrication method thereof
US8637981B2 (en) * 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
CN103077951B (zh) 2013-01-09 2016-03-30 苏州晶方半导体科技股份有限公司 Bsi图像传感器的晶圆级封装方法
CN103367382B (zh) * 2013-07-23 2016-03-09 格科微电子（上海）有限公司 一种图像传感器芯片的晶圆级封装方法
CN103531579B (zh) * 2013-11-06 2017-04-05 北京思比科微电子技术股份有限公司 一种改善半导体芯片封装可靠性的结构及其制备方法
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
CN105449113B (zh) * 2014-08-14 2018-02-23 固安翌光科技有限公司 一种屏体封装盖、屏体及屏体封装与切割方法
TWI585870B (zh) * 2015-05-20 2017-06-01 精材科技股份有限公司 晶片封裝體及其製造方法
US9553022B1 (en) 2015-07-06 2017-01-24 Infineon Technologies Ag Method for use in manufacturing a semiconductor device die
JP6727948B2 (ja) 2015-07-24 2020-07-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法
WO2017017926A1 (en) * 2015-07-24 2017-02-02 Sony Semiconductor Solutions Corporation Imaging device, manufacturing method, and substrate dividing method
CN105655311A (zh) * 2016-01-02 2016-06-08 北京工业大学 晶圆级芯片封装背面互连结构及其制作方法
CN105632911A (zh) * 2016-01-02 2016-06-01 北京工业大学 降低边缘应力的晶圆级封装方法
US10737936B2 (en) * 2016-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for fabricating the same
CN107078068B (zh) * 2017-01-22 2019-11-08 深圳市汇顶科技股份有限公司 晶圆级芯片的封装方法及封装体
DE102017109670B4 (de) 2017-05-05 2019-12-24 Infineon Technologies Ag Herstellungsverfahren für ein Chippackage mit Seitenwandmetallisierung
US10868061B2 (en) 2018-08-13 2020-12-15 Semiconductor Components Industries, Llc Packaging structure for a sensor having a sealing layer
US10741523B2 (en) * 2018-10-11 2020-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN110498386B (zh) * 2019-08-29 2022-09-27 深迪半导体(绍兴)有限公司 一种半导体芯片及其加工方法
US11322464B2 (en) * 2019-10-01 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Film structure for bond pad
TWI739697B (zh) * 2020-01-02 2021-09-11 精材科技股份有限公司 晶片封裝體及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164553A1 (en) * 2007-01-04 2008-07-10 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
US20080169477A1 (en) * 2007-01-11 2008-07-17 Visera Technologies Company Limited Package structure for optoelectronic device and fabrication method thereof
US20080191343A1 (en) * 2007-02-13 2008-08-14 Xintec Inc. Integrated circuit package having large conductive area and method for fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807508B2 (en) * 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US8580657B2 (en) 2008-09-23 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting sidewalls of semiconductor chips using insulation films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164553A1 (en) * 2007-01-04 2008-07-10 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
US20080169477A1 (en) * 2007-01-11 2008-07-17 Visera Technologies Company Limited Package structure for optoelectronic device and fabrication method thereof
US20080191343A1 (en) * 2007-02-13 2008-08-14 Xintec Inc. Integrated circuit package having large conductive area and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI725605B (zh) * 2018-11-07 2021-04-21 美商豪威科技股份有限公司 焊料掩模阻障設計

Also Published As

Publication number Publication date
CN102569194A (zh) 2012-07-11
TW201227846A (en) 2012-07-01
US8507316B2 (en) 2013-08-13
CN102569194B (zh) 2014-11-12
US20120161308A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
TWI497615B (zh) 保護晶片級尺寸封裝中導電接觸的結構以及其製造方法
KR101918608B1 (ko) 반도체 패키지
TWI505433B (zh) 晶片封裝體及其製造方法
JP4847415B2 (ja) 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法
KR102524962B1 (ko) 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
TWI511253B (zh) 晶片封裝體
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
TWI436118B (zh) 相機模組及其製造方法
US8598720B2 (en) Semiconductor device and manufacturing method thereof
TW201637187A (zh) 應力釋放影像感測器封裝結構及方法
TWI574331B (zh) 晶片封裝結構及形成方法
JP5721742B2 (ja) ウェハ構造の電気的結合
TWI540655B (zh) 半導體結構及其製造方法
TWI540616B (zh) 晶圓級晶片陣列及其製造方法
CN109841576A (zh) 半导体器件、包括其的半导体晶片及半导体封装
US20080290479A1 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
CN109273406B (zh) 晶圆级芯片的封装方法
CN103435000A (zh) 集成mems器件的传感器的晶圆级封装结构及封装方法
TWI556383B (zh) 封裝結構及其製法
CN207250486U (zh) 晶圆级芯片封装结构
TW201712817A (zh) 封裝結構及封裝方法
CN107611096A (zh) 晶圆级芯片封装结构及其制备方法
CN107611094A (zh) 晶圆级芯片封装结构及其制备方法
WO2018033157A1 (zh) 一种半导体封装结构及其制造方法