TW201712817A - 封裝結構及封裝方法 - Google Patents

封裝結構及封裝方法 Download PDF

Info

Publication number
TW201712817A
TW201712817A TW105125153A TW105125153A TW201712817A TW 201712817 A TW201712817 A TW 201712817A TW 105125153 A TW105125153 A TW 105125153A TW 105125153 A TW105125153 A TW 105125153A TW 201712817 A TW201712817 A TW 201712817A
Authority
TW
Taiwan
Prior art keywords
wafer
upper cover
packaged
cover structure
cutting
Prior art date
Application number
TW105125153A
Other languages
English (en)
Other versions
TWI612624B (zh
Inventor
王之奇
洪方圓
Original Assignee
蘇州晶方半導體科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201520608933.9U external-priority patent/CN205050824U/zh
Priority claimed from CN201510496625.6A external-priority patent/CN105097724A/zh
Application filed by 蘇州晶方半導體科技股份有限公司 filed Critical 蘇州晶方半導體科技股份有限公司
Publication of TW201712817A publication Critical patent/TW201712817A/zh
Application granted granted Critical
Publication of TWI612624B publication Critical patent/TWI612624B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明提供了一種封裝結構和封裝方法，所述封裝結構包括：晶片單元，所述晶片單元的第一表面包括感應區域；以及上蓋板結構，所述上蓋板結構的第一表面具有凹槽結構；其中，所述晶片單元的第一表面與所述上蓋板結構的第一表面相對結合，所述感應區域位於所述凹槽結構和所述晶片單元的第一表面圍成的空腔之內；所述上蓋板結構還包括與第一表面相對的第二表面，且所述上蓋板結構第二表面的面積小於第一表面的面積。本發明的封裝結構和封裝方法可以減少入射至所述感應區域的干擾光線。

Description

封裝結構及封裝方法
本發明涉及半導體技術領域，尤其涉及一種封裝結構和一種封裝方法。
傳統技術上，IC晶片與外部電路的連接是透過金屬打線接合(Wire Bonding)的方式實現。隨著IC晶片特徵尺寸的縮小和積體電路規模的擴大，打線接合技術不再適用。
晶圓級晶片封裝(Wafer Level Chip size Packaging，WLCSP)技術是對整片晶圓進行封裝測試後再切割得到單個成品晶片的技術，封裝後的晶片尺寸與裸片一致。晶圓級晶片封裝技術顛覆了傳統封裝如陶瓷無引線晶片載具(Ceramic Leadless Chip Carrier)、有機無引線晶片載具(Organic Leadless Chip Carrier)的模式，順應了市場對微電子產品日益輕、小、短、薄化和低價化要求。經晶圓級晶片封裝技術封裝後的晶片達到了高度微型化，晶片成本隨著晶片的減小和晶圓尺寸的增大而顯著降低。晶圓級晶片封裝技術是可以將IC設計、晶圓製造、封裝測試、整合為一體的技術，是當前封裝領域的熱點和發展趨勢。
影像感測器晶片作為一種可以將光學圖像轉換成電子信號的晶片，其具有感應區域。當利用現有的晶圓級晶片封裝技術對影像感測器晶片進行封裝時，為了在封裝過程中保護上述的感應區域不受損傷和污染，通常會在感應區域位置形成一個上蓋基板。所述上蓋基板在完成晶圓級晶片封裝後，可以繼續保留，在影像感測器晶片的使用過程中繼續保護感應區域免受損傷和污染。
本發明實施例提供一種封裝結構和一種封裝方法。
本發明實施例提供了一種封裝結構。所述封裝結構包括：晶片單元， 所述晶片單元的第一表面包括感應區域；以及上蓋板結構，所述上蓋板結構的第一表面具有多個凹槽結構；其中，所述晶片單元的第一表面與所述上蓋板結構的第一表面相對結合，所述感應區域位於所述凹槽結構和所述晶片單元的第一表面圍成的空腔之內；所述上蓋板結構還包括與第一表面相對的第二表面，且所述上蓋板結構第二表面的面積小於第一表面的面積。
可選地，所述上蓋板結構還包括側壁，所述側壁包括垂直壁和傾斜壁，所述傾斜壁的第一端與所述上蓋板結構的第二表面的邊緣連接，其相對的第二端與所述垂直壁的頂端連接以使得所述上蓋板結構第二表面的面積小於第一表面的面積。
可選地，所述傾斜壁與所述垂直壁之間的夾角為120°~150°。
可選地，所述垂直壁頂端與所述上蓋板結構第二表面的高度差基於所述上蓋板結構的厚度、所述凹陷結構內側壁與所述上蓋板結構垂直壁之間的距離、以及所述上蓋板結構的折射率而定。
可選地，所述垂直壁頂端與所述上蓋板結構第二表面的高度差為所述上蓋板結構厚度的1/5~4/5。
可選地，所述上蓋板結構的材料為透光材料。
可選地，所述上蓋板結構的材料為無機玻璃或者有機玻璃，厚度為300μm~500μm。
可選地，所述晶片單元還包括：位於所述感應區域外的焊墊；從所述晶片單元的與第一表面相對的第二表面貫穿所述晶片單元的通孔，所述通孔暴露出所述焊墊；覆蓋所述晶片單元第二表面和所述通孔側壁表面的絕緣層；位於所述絕緣層表面且與所述焊墊電連接的金屬層；位於所述金屬層和所述絕緣層表面的阻焊層，所述阻焊層具有暴露出部分所述金屬層的開口；填充所述開口，並暴露在所述阻焊層表面之外的外接凸起。
對應於上述的封裝結構，本發明實施例還提供了一種封裝方法，所述封裝方法包括：提供待封裝晶圓，所述待封裝晶圓的第一表面包括多個晶片單元和位於晶片單元之間的切割道區域，所述晶片單元包括感應區域；提供封蓋基板，在所述封蓋基板的第一表面形成多個凹槽結構，所述凹槽結構與所述待封裝晶圓上的感應區域相對應；將所述封蓋基板的第一表面與所述待封裝晶圓的第一表面相對結合，使得所述凹槽結構與所述待封裝 晶圓的第一表面圍成空腔，所述感應區域位於所述空腔內；沿所述切割道區域對所述待封裝晶圓和所述封蓋基板進行切割，形成多個晶片封裝結構，所述晶片封裝結構包括所述晶片單元和位於所述晶片單元上的由切割所述封蓋基板形成的上蓋板結構，所述上蓋板結構包括位於所述晶片單元一側的第一表面和與所述第一表面相對的第二表面，且所述切割使得所述上蓋板結構的第二表面的面積小於第一表面的面積。
可選地，沿所述切割道區域對所述待封裝晶圓和所述封蓋基板進行切割包括：執行第一切割工藝，包括沿所述切割道區域從所述待封裝晶圓的與第一表面相對的第二表面開始切割，直至到達所述待封裝晶圓的第一表面形成第一切割溝槽；執行第二切割工藝，包括沿所述切割道區域從所述封蓋基板的與第一表面相對的第二表面開始切割到達預設深度，形成第二切割溝槽，所述第二切割溝槽的寬度沿從所述封蓋基板的第二表面到第一表面的方向逐漸減小；以及執行第三切割工藝，包括繼續切割所述封蓋基板，直至形成貫通所述第一切割溝槽和所述第二切割溝槽的第三切割溝槽，同時形成多個晶片封裝結構，其中，所述上蓋板結構還包括側壁，所述側壁包括垂直壁和傾斜壁，所述傾斜壁的第一端與所述封蓋基本的第二表面的邊緣連接，其相對的第二端與所述垂直壁的頂端連接以實現所述上蓋板結構的第二表面的面積小於第一表面的面積。
可選地，所述預設深度基於所述晶片封裝結構的上蓋板結構的厚度、所述凹陷結構內側壁與所述上蓋板結構側壁之間的距離、以及所述上蓋板結構的折射率而定。
可選地，所述預設深度為所述封蓋基板厚度的1/5~4/5。
可選地，所述第二切割工藝採用鑽頭研磨工藝，使得所述第二切割工藝形成的第二切割溝槽的剖面為倒三角形、倒梯形、圓弧形或者抛物線形。
可選地，所述第二切割工藝採用鑽頭研磨工藝。
可選地，所述第二切割溝槽的側壁與所述封蓋基板的第二表面之間的夾角為120°~150°。
可選地，所述晶片單元還包括焊墊，所述焊墊位於所述感應區域外，當將所述封蓋基板的第一表面與所述待封裝晶圓的第一表面相結合後，所述封裝方法還包括：從所述待封裝晶圓的與第一表面相對的第二表面進行 減薄；從所述待封裝晶圓的第二表面刻蝕所述待封裝晶圓，形成通孔，所述通孔暴露出所述晶片單元的焊墊；在所述待封裝晶圓的第二表面以及通孔的側壁表面形成絕緣層；在所述絕緣層表面形成連接焊墊的金屬層；在所述金屬層表面以及絕緣層表面形成具有開口的阻焊層，所述開口暴露出部分金屬層表面；在所述阻焊層表面上形成外接凸起，所述外接凸起填充所述開口。
本發明實施例的封裝結構的上蓋板結構的第二表面的面積小於第一表面的面積。例如，所述上蓋板結構的側壁包括了垂直壁和傾斜壁，所述傾斜壁的第一端與所述上蓋板結構的第二表面的邊緣連接，其相對的第二端與所述垂直壁的頂端連接。與習知技術的封裝結構相比，具有傾斜壁的側壁結構可以使得原來在所述側壁上發生反射的光線不能再進入上蓋板結構，減少了從所述上蓋板結構側壁反射進入感應區域的干擾光線，從而可以提高作為影像感測器的晶片封裝結構的成像品質。
進一步地，本發明的封裝結構中所述垂直壁頂端與所述上蓋板結構第二表面的高度差基於所述上蓋板結構的厚度、所述凹陷結構內側壁與所述上蓋板結構側壁之間的距離、以及所述上蓋板結構的折射率而定，可以使得從所述上蓋板結構的側壁全反射光線的只能照射至所述空腔壁的頂表面，而不會照射至所述感應區域，進一步減少了進入所述感應區域的干擾光線。
對應地，本發明實施例的封裝方法也具有上述優點。
200‧‧‧待封裝晶圓
200a‧‧‧待封裝晶圓的第一表面
200b‧‧‧待封裝晶圓的第二表面
210‧‧‧晶片單元
210a‧‧‧晶片單元的第一表面
210b‧‧‧晶片單元的第二表面
211‧‧‧感應區域
212‧‧‧焊墊
213‧‧‧絕緣層
214‧‧‧金屬層
215‧‧‧阻焊層
216‧‧‧外接凸起
220‧‧‧切割道區域
300‧‧‧封蓋基板
300a‧‧‧封蓋基板的第一表面
300b‧‧‧封蓋基板的第二表面
310‧‧‧凹槽結構
320‧‧‧空腔壁
330‧‧‧蓋板結構
330a‧‧‧晶片單元的第一表面
330b‧‧‧晶片單元的第二表面
330s‧‧‧垂直壁
330t‧‧‧傾斜壁
410‧‧‧第一切割溝槽
420‧‧‧第二切割溝槽
430‧‧‧第三切割溝槽
h‧‧‧高度
d‧‧‧空腔壁靠近感應區域的側壁到上蓋板結構的側壁之間的距離
I1‧‧‧入射光線
I3‧‧‧入射光線
α‧‧‧臨界角
圖1顯示出了習知技術的影像感測器晶片的剖面結構示意圖；圖2至圖9顯示出了本發明一實施例封裝方法中所形成的中間結構的結構示意圖；圖10顯示出了本發明一實施例的封裝結構的剖面結構示意圖；圖11顯示出了圖10所示的封裝結構的局部放大圖。
本發明的發明人對習知技術採用晶圓級晶片封裝技術對影像感測器晶片進行封裝的工藝進行了研究，發現習知技術形成的影像感測器的性能不 佳，而造成習知技術中形成的影像感測器的性能不佳的原因在於，在晶片封裝過程中形成於感應區域之上的上蓋基板會對進入感應區域的光線產生干擾，降低成像品質。
具體地，參考圖1，圖1顯示出了習知技術形成的影像感測器晶片的剖面結構示意圖。所述影像感測器晶片包括：襯底10；位於所述襯底10第一表面的感應區域20；位於所述襯底10第一表面，所述感應區域20兩側的焊墊21；從所述襯底10的與所述第一表面相對的第二表面貫穿所述襯底10的通孔(未標示)，所述通孔暴露出所述焊墊21；位於所述通孔側壁及襯底10第二表面的絕緣層11；從所述第二表面覆蓋所述焊墊21及部分絕緣層11的線路層12；覆蓋所述線路層12和絕緣層11的阻焊層13，所述阻焊層13具有開口；位於所述阻焊層13開口內通過所述線路層12與所述焊墊21電連接的焊球14；位於所述襯底10第一表面的感應區域20周圍的空腔壁31；以及位於所述空腔壁上的上蓋基板30。所述上蓋基板30與空腔壁21以及襯底10的第一表面構成空腔，使得所述感應器20位於所述空腔內，避免感應區20在封裝和使用過程中受到污染和損傷。通常所述上蓋基板30的厚度較大，例如400微米。
本發明的發明人發現，在上述的影像感測器晶片的使用過程中，光線I1入射至影像感測器的上蓋基板30，進入上蓋基板30的部分光線I2會照射至上蓋基板30的側壁30s，產生折射和反射現象，反射光線如果入射至所述感應區域20，就會對影像感測器的成像造成干擾。尤其是，如果光線I2的入射角度滿足特定條件，例如，當所述上蓋基板30為玻璃，玻璃外為空氣，而所述光線I2的入射角大於由玻璃到空氣的臨界角時，所述光線I2會在所述上蓋基板30的側壁30s處發生全反射，全反射光線I2在所述上蓋基板30內傳播，直至照射至所述感應區域20，會對所述感應區域20造成嚴重干擾。在具體影像感測器的成像過程中，所述干擾體現為在全反射光線I2光路的反方向上構成虛像，降低了成像品質。
此外，隨著晶圓級晶片封裝的微型化趨勢，晶圓級晶片上集成的感測器晶片的封裝體越多，單個成品晶片封裝體的尺寸越小，上蓋基板30側壁與感應區20邊緣的距離也越來越近，上述的干擾現象也更為明顯。
基於以上研究，本發明實施例提供了一種封裝方法和由所述封裝方法 形成的封裝結構。所述封裝方法包括分別提供待封裝晶圓和封蓋基板，將所述封蓋基板和所述待封裝晶圓相對結合，所述待封裝晶圓上的感應區域位於封蓋基板的凹槽結構和待封裝晶圓圍成的空腔內，接著沿所述待封裝晶圓上的切割道區域對所述待封裝晶圓和所述封蓋基板進行切割形成單個的晶片封裝結構，所述晶片封裝結構包括所述晶片單元和位於所述晶片單元上的由切割所述上蓋基板形成的上蓋板結構，且在上述切割過程中，使得所述上蓋板結構遠離晶片單元的第二表面的面積小於靠近晶片單元的第一表面的面積。所述上蓋板結構的第二表面的面積小於第一表面的面積，例如，可以讓所述上蓋板結構的第二表面與側壁構成的夾角部分被去除，使得從所述上蓋板結構的第二表面入射的光線在所述上蓋板結構的側壁的反射減少，進入光線感應區域的反射光也減少，從而可以提高作為影像感測器的晶片封裝結構的成像品質。對應地，由上述封裝方法形成的封裝結構也具有上述優點。
為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
需要說明的是，提供這些附圖的目的是有助於理解本發明的實施例，而不應解釋為對本發明的不當的限制。為了更清楚起見，圖中所示尺寸並未按比例繪製，可能會做放大、縮小或其他改變。
本發明實施例首先提供了一種封裝方法，請參考圖2至圖9，為本發明實施例的影像感測器晶片的封裝過程的結構示意圖。
首先，參考圖2和3，提供待封裝晶圓200，其中，圖2為所述待封裝晶圓200的俯視結構示意圖，圖3為圖2沿AA1的剖視圖。
所述待封裝晶圓200具有第一表面200a和與所述第一表面相對200a相對的第二表面200b。所述待封裝晶圓200的第一表面200a上具有多個晶片單元210和位於所述晶片單元210之間的切割道區域220。
本實施例中，所述待封裝晶圓200上的多個晶片單元210呈陣列排列，所述切割道區域220位於相鄰的晶片單元210之間，後續沿所述切割道區域220對所述待封裝晶圓200進行切割，可以形成多個包括所述晶片單元210的晶片封裝結構。
本實施例中，所述晶片單元210為圖像感測器晶片單元，所述晶片單元 210具有感應區211和位於所述感應區域211之外的焊墊212。所述感應區域211為光學感應區，例如，可以由多個光電二極體陣列排列形成，所述光電二極體可以將照射至所述感應區域211的光學信號轉化為電信號。所述焊墊212作為所述感應區域211內器件與外部電路連接的輸入和輸出端。在一些實施例中，所述晶片單元210形成於矽襯底上，所述晶片單元210還可以包括形成於矽襯底內的其他功能器件。
需要說明的是，在本發明實施例的封裝方法的後續步驟中，為了簡單明瞭起見，僅以圖2所示的沿所述待封裝晶圓200的AA1方向的截面圖為例進行說明，在其他區域執行相似的工藝步驟。
接著，參考圖4，提供封蓋基板300，所述封蓋基板300包括第一表面300a以及與所述第一表面300a相對的第二表面300b，在所述封蓋基板300的第一表面300a形成多個凹槽結構310，所述凹槽結構310與所述待封裝晶圓200上的感應區域211相對應。
本實施例中，所述封蓋基板300在後續工藝中覆蓋所述待封裝晶圓200的第一表面200a，用於對所述待封裝晶圓200上的感應區域211進行保護。由於需要光線透過所述封蓋基板300到達感應區域211，因此，所述封蓋基板300具有較高的透光性，為透光材料。所述封蓋基板300的兩個表面300a和300b均平整、光滑，不會對入射光線產生散射、漫射等。
可選地，所述封蓋基板300的材料可以為無機玻璃、有機玻璃或者其他具有特定強度的透光材料。本發明一實施例中，所述封蓋基板300的厚度為300μm~500μm，例如，可以為400μm。如果所述封蓋基板300的厚度過大，會導致最終形成的晶片封裝結構的厚度過大，不能滿足電子產品薄輕化的需求；如果所述封蓋基板300的厚度過小，則會導致封蓋基板300的強度較小，容易損傷，不能對後續所覆蓋的感應區域起到足夠的保護作用。
本發明一實施例中，在所述封蓋基板300的第一表面300a形成了多個凹槽結構310。所述凹槽結構310由所述封蓋基板300的第一表面300a和位於所述第一表面300a上的空腔壁320圍成。
本實施例，所述空腔壁320透過在所述封蓋基板300的第一表面300a上沉積空腔壁材料層後刻蝕形成。首先形成覆蓋所述封蓋基板300第一表面300a的空腔壁材料層(未示出)，接著對所述空腔壁材料層進行圖形化，去 除部分所述空腔壁材料層，形成所述空腔壁320。所述空腔壁320與位於空腔壁320之間的所述封蓋基板300的第一表面300a構成了凹槽結構310。所述凹槽結構310在所述封蓋基板300上的位置與所述感應區域211在所述待封裝晶圓200上位置相對應，從而使得在後續的結合工藝後，所述感應區域211可以位於所述凹槽結構310內。在一些實施例中，所述空腔壁材料層的材料為濕膜或乾膜光刻膠，透過噴塗、旋塗或者黏貼等工藝形成，對所述空腔壁材料層進行曝光和顯影進行圖形化後形成所述空腔壁320。在一些實施例中，所述空腔壁材料層還可以為氧化矽、氮化矽、氮氧化矽等絕緣介質材料，透過沉積工藝形成，後續採用光刻和刻蝕工藝進行圖形化形成所述空腔壁320。
在其他一些實施例中，所述空腔壁320還可以透過對所述封蓋基板300進行刻蝕後形成。具體地，可以在所述封蓋基板300上形成圖形化的光刻膠層，然後再以所述圖形化的光刻膠層為遮罩而蝕刻所述封蓋基板300，在所述封蓋基板300內形成所述凹槽結構310，所述空腔壁320即為所述封蓋基板300第一表面300a上的凸起部分。
接著，參考圖5，將所述封蓋基板300的第一表面300a與所述待封裝晶圓200的第一表面200a相對並結合，使得所述凹槽結構310與所述待封裝晶圓200的第一表面200a圍成空腔(未標示)，所述感應區域211位於所述空腔內。
本實施例中，透過黏合層(未示出)將所述封蓋基板300和所述待封裝晶圓200相結合。例如，可以在所述封蓋基板300第一表面300a的空腔壁320的頂表面上，和/或所述待封裝晶圓200的第一表面200a上，透過噴塗、旋塗或者黏貼的工藝形成所述黏合層，再將所述封蓋基板300的第一表面300a與所述待封裝晶圓200的第一表面200a相對壓合，透過所述黏合層結合。所述黏合層既可以實現黏接作用，又可以起到絕緣和密封作用。所述黏合層可以為高分子黏接材料，例如矽膠、環氧樹脂、苯並環丁烯等聚合物材料。
本實施例中，將所述封蓋基板300的第一表面300a與所述待封裝晶圓200的第一表面200a相對結合後，所述凹槽結構310與所述待封裝晶圓200的第一表面200a圍成空腔。所述空腔的位置與所述感應區域211的位置相對應，且所述空腔面積略大於所述感應區域211的面積，可以使得所述感應區 域211位於所述空腔內。本實施例中，將所述封蓋基板300和所述待封裝晶圓200相結合後，所述待封裝晶圓200上的焊墊212被所述封蓋基板300上的空腔壁320覆蓋。所述封蓋基板300可以在後續工藝中，起到保護所述待封裝晶圓200的作用。
接著，參考圖6，對所述待封裝晶圓200進行封裝處理。
具體地，首先，從所述待封裝晶圓200的第二表面200b對所述待封裝晶圓200進行減薄，以便於後續通孔的刻蝕，對所述待封裝晶圓200的減薄可以採用機械研磨、化學機械研磨工藝等；接著，從所述待封裝晶圓200的第二表面200b對所述待封裝晶圓200進行刻蝕，形成通孔(未標示)，所述通孔暴露出所述待封裝晶圓200第一表面200a一側的焊墊212；接著，在所述待封裝晶圓200的第二表面200b上以及所述通孔的側壁上形成絕緣層213，所述絕緣層213暴露出所述通孔底部的焊墊212，所述絕緣層213可以為所述待封裝晶圓200的第二表面200b提供電絕緣，還可以為所述通孔暴露出的所述待封裝晶圓200的襯底提供電絕緣，所述絕緣層213的材料可以為氧化矽、氮化矽、氮氧化矽或者絕緣樹脂；接著，在所述絕緣層213表面形成連接所述焊墊212的金屬層214，所述金屬層214可以作為再佈線層，將所述焊墊212引至所述待封裝晶圓200的第二表面200b上，再與外部電路連接，所述金屬層214經過金屬薄膜沉積和對金屬薄膜的刻蝕後形成；接著，在所述金屬層214表面及所述絕緣層213表面形成具有開口(未標示)的阻焊層215，所述開口暴露出部分所述金屬層214的表面，所述阻焊層215的材料為氧化矽、氮化矽等絕緣介質材料，用於保護所述金屬層214；再接著，在所述阻焊層215的表面上形成外接凸起216，所述外接凸起216填充所述開口，所述外接凸起216可以為焊球、金屬柱等連接結構，材料可以為銅、鋁、金、錫或鉛等金屬材料。
對所述待封裝晶圓200進行封裝處理後，可以使得後續切割獲得的晶片封裝結構透過所述外接凸起216與外部電路連接。所述晶片單元的感應區域211在將光信號轉換為電信號後，所述電信號可以依次透過所述焊墊212、金屬層214和外接凸起216，傳輸至外部電路進行處理。
接著，參考圖7至圖9，沿所述待封裝晶圓200的切割道區域220(同時參考圖3)對所述待封裝晶圓200和所述封蓋基板300進行切割，形成多個如 圖10所示的晶片封裝結構。參考圖10，所述晶片封裝結構包括晶片單元210和位於所述晶片單元210上的由切割所述封蓋基板300形成的上蓋板結構330，所述上蓋板結構330包括位於所述晶片單元210一側的第一表面330a和與所述第一表面330a相對的第二表面330b，且上述切割使得所述上蓋板結構330的第二表面330b的面積小於第一表面330a的面積。
本實施例中，對所述待封裝晶圓200和所述封蓋基板300的切割包括了第一切割工藝、第二切割工藝和第三切割工藝。具體地，參考圖7，首先，執行第一切割工藝，所述第一切割工藝沿如圖3所示的切割道區域220從所述待封裝晶圓200的第二表面200b開始切割，直至到達所述待封裝晶圓200的第一表面200a形成第一切割溝槽410。所述第一切割工藝可以採用切片刀切割或者雷射切割，所述切片刀切割可以採用金屬刀或者樹脂刀。
接著，參考圖8，執行第二切割工藝，所述第二切割工藝沿與圖3所述的切割道區域220對應的區域從所述封蓋基板300的第二表面300b開始切割，直至到達預設深度，形成第二切割溝槽420，所述第二切割溝槽420的寬度沿從所述封蓋基板300的第二表面300b到第一表面300a的方向逐漸減小。在一些實施例中，所述第二切割工藝採用鑽頭研磨工藝，所述鑽頭研磨工藝採用具有特定形狀的鑽頭加壓後在所述封蓋基板300的第二表面300b旋轉研磨並移動，形成所述第二切割溝槽420。所述鑽頭的頂端寬度小於低端寬度，可以使得所形成的第二切割溝槽420從所述封蓋基板300的第二表面300b到第一表面300a的寬度逐漸減小。根據鑽頭的形狀，所述第二切割溝槽420的剖面形狀可以為倒三角形、倒梯形、圓弧形或者抛物線形等，所述第二切割溝槽420的側壁與所述封蓋基板300的第二表面300b之間的夾角為120°~150°。本實施例中，所述第二切割溝槽420的側壁與所述封蓋基板300的第二表面300b之間的夾角為135°。所述第二切割溝槽420的預設深度為所述封蓋基板300厚度的1/5~4/5。例如，本實施例中，所述第二切割溝槽420的預設深度為所述封蓋基板300厚度的1/2。
接著，參考圖9，執行第三切割工藝，在一些實施例中，所述第三切割工藝沿所述第二切割溝槽420繼續切割所述封蓋基板300，直至到達所述待封裝晶圓200的第一表面200a形成第三切割溝槽430。所述第三切割溝槽430貫通所述第二切割溝槽420和所述第一切割溝槽410，從而完成整個切割工 藝，形成多個晶片封裝結構。所述第三切割工藝也可以採用切片刀切割或者雷射切割。但需要說明的是，所述第三切割工藝所形成的第三切割溝槽430的寬度應當小於所述第二切割溝槽420的平均寬度。
在其他一些實施例中，所述第三切割工藝也可以沿所述第一切割溝槽410繼續切割所述封蓋基板300，直至形成貫通所述第一溝槽410和所述第二溝槽420的第三切割溝槽430。
經過上述切割工藝後，形成了如圖10所示的晶片封裝結構。下面結合圖11對圖10所示的晶片封裝結構的工作過程進行說明，圖11為圖10中虛線框內部分的局部放大圖。上述切割工藝使得所述上蓋板結構330的第二表面330b的面積小於第一表面330a的面積，具體地，本實施例中也就是所述上蓋板結構330的第二表面330b與側壁構成的夾角部分被去除。使得最終形成的晶片封裝結構的側壁包括了垂直壁330s和傾斜壁330t，所述傾斜壁330t的第一端與所述上蓋板結構330的第二表面330b的邊緣連接，其相對的第二端與所述垂直壁330s的頂端連接。與圖1所示的習知技術形成的影像感測器相比，相同的入射光線I1，在圖1中，會在影像感測器的側壁30s會發生全反射，干擾感應區域20的成像；而參考圖11，在本發明實施例的晶片封裝結構中，由於所述上蓋板結構330的第二表面330b與垂直壁330s構成的夾角部分已被去除，所述光線I1不會入射所述上蓋板330，也就不會對感應區域211產生干擾。
需要說明的是，所述上蓋板結構330中的傾斜壁330t與垂直壁330s構成的夾角部分是在上述的第二切割工藝中形成，其形狀也取決於所述第二切割溝槽420(參考圖9)的形狀。參考圖11，在一些實施例中，上述的第二切割溝槽420的預設深度基於所述晶片封裝結構中上蓋板結構330的厚度、所述凹陷結構內側壁(本實施例中也就是所述空腔壁320靠近感應區域211的側壁)到所述上蓋板結構330的側壁330s之間的距離d、以及所述上蓋板結構330的折射率而定。
具體地，所述上蓋板結構330的折射率與上蓋板結構330外的空氣或其他介質的折射率決定了入射至所述上蓋板結構330的光線在所述側壁330處發生全反射的臨界角。繼續參考圖11，本實施例中，假設所述臨界角為α，所述空腔壁320靠近感應區域211的側壁到上蓋板結構330的側壁330s之間的 距離d，且所述上蓋板結構330的側壁330s與所述空腔壁320的頂表面垂直，當光線I3入射所述上蓋板結構330的部分光線在所述側壁330s上的入射角為α時，反射光線I4與所述空腔壁320的頂表面的夾角也為α，根據三角函數關係可以確定一個高度：h=tan(α)*d。所述高度h可以使得，當可能發生全反射的光線I3照射至高度h以下的垂直壁330s時，如果發生了全反射，其反射光線I4也只會照射至所述空腔壁320的頂表面，而不會照射至所述感應區域211，不會對所述感應區域211的成像產生干擾。因此，本實施例中所述第二切割溝槽420的預設深度設置為大於所述上蓋板結構320與所述高度h的差值，可以使得從所述上蓋板結構330的側壁全反射光線的不能進入所述感應區域211。
在其他一些實施例中，所述第二切割溝槽420的深度之決定還需要考慮所述感應區域211與所述空腔壁320內側壁的距離，所述空腔壁320的厚度，以及第三切割工藝形成的第三切割溝槽430的寬度等因素。總之，所述第二切割溝槽420的形狀使得在所述晶片封裝結構中，從所述上蓋板結構330的側壁全反射的光線不能進入所述感應區域211。
對應於上述的封裝方法所形成的晶片封裝結構，本發明實施例還提供了一種封裝結構。
參考圖10，所述封裝結構包括：晶片單元210，所述晶片單元210的第一表面210a包括感應區域211；上蓋板結構330，所述上蓋板結構330的第一表面330a具有多個凹槽結構310，所述凹槽結構由所述上蓋板結構330的第一表面330a和位於所述第一表面330a上的空腔壁320圍成；其中，所述晶片單元210的第一表面210a與所述上蓋板結構330的第一表面330a相對結合，使得所述感應區域211位於所述凹槽結構310和所述晶片單元330的第一表面330a圍成的空腔之內；所述上蓋板結構330還包括與第一表面330a相對的第二表面330b，且所述上蓋板結構330第二表面330b的面積小於第一表面330a的面積。
本實施例中，所述上蓋板結構330還包括位於所述第一表面330a和第二表面330b之間側壁，所述側壁包括垂直壁330s和傾斜壁330t，所述傾斜壁330t的第一端與所述上蓋板結構330的第二表面330b的邊緣連接，其相對的第二端與所述垂直壁330s的頂端連接。所述傾斜壁330t可以為所述上蓋板結 構330的第二表面330b與所述側壁構成的夾角部分被去除後形成。由於所述上蓋板結構330的第二表面330b與所述側壁構成的夾角部分被去除，原來在所述夾角部分的側壁上發生反射的光線不能再進入所述上蓋板結構330，減少了從所述上蓋板結構側壁反射進入感應區域的干擾光線，從而可以提高作為影像感測器的晶片封裝結構的成像品質。
本發明實施例中，所述傾斜壁330t與所述垂直壁330s之間的夾角為120°~150°，所述傾斜壁330t可以為平面、圓弧面或者抛物線面。例如，在一具體實施例中，所述傾斜壁330t為平面，所述傾斜壁330t與所述垂直壁330s之間的夾角為135°。
在一些實施例中，所述垂直壁330s頂端與所述上蓋板結構330第二表面330b的高度差基於所述上蓋板結構330的厚度、所述空腔壁320內側壁與所述上蓋板結構330的側壁之間的距離、以及所述上蓋板結構330的折射率而定。透過上述方法來決定被去除的夾角部分的高度，可以使得從所述上蓋板結構的側壁全反射的光線只能照射至所述空腔壁的頂表面，而不會照射至所述感應區域，進一步減少了進入所述感應區域的干擾光線。在一些實施例中，所述垂直壁330s頂端與所述上蓋板結構330的第二表面330b的高度差為所述上蓋板結構300厚度的1/5~4/5，例如，1/2。
在一些實施例中，所述上蓋板結構330的材料為透光材料，且所述上蓋板結構的厚度為300μm~500μm。具體地，例如，所述上蓋板結構330的材料為無機玻璃或者有機玻璃，厚度為400μm。
本實施例中，所述晶片單元210還包括：位於所述感應區域211外的焊墊212；從所述晶片單元210的與第一表面210a相對的第二表面210b貫穿所述晶片單元210的通孔(未標示)，所述通孔暴露出所述焊墊212；覆蓋所述晶片單元210第二表面210b和所述通孔側壁表面的絕緣層213；位於所述絕緣層213表面且與所述焊墊212電連接的金屬層214；位於所述金屬層214和所述絕緣層213表面的阻焊層215，所述阻焊層215具有暴露出部分所述金屬層214的開口；以及填充所述開口，並暴露在所述阻焊層215表面之外的外接凸起216。
關於所述封裝結構還可以參考對上述的封裝方法的描述，此處不再贅述。
雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以請求項所限定的範圍為准。
另外，本申請要求於2015年8月13日提交中國專利局、申請號為201510496625.6、發明名稱為“封裝結構及封裝方法”以及2015年8月13日提交中國專利局、申請號為201520608933.9、發明名稱為“封裝結構”的中國專利申請的優先權，其全部內容透過引用結合在本申請中。
210‧‧‧晶片單元
210a‧‧‧第一表面
210b‧‧‧第二表面
211‧‧‧感應區域
212‧‧‧焊墊
213‧‧‧絕緣層
214‧‧‧金屬層
215‧‧‧阻焊層
216‧‧‧外接凸起
310‧‧‧凹槽結構
320‧‧‧空腔壁
330‧‧‧蓋板結構
330a‧‧‧第一表面
330b‧‧‧第二表面
330s‧‧‧垂直壁
330t‧‧‧傾斜壁

Claims (15)

  1. 一種封裝結構，包括：晶片單元，所述晶片單元的第一表面包括感應區域；以及上蓋板結構，所述上蓋板結構的第一表面具有凹槽結構；其中，所述晶片單元的第一表面與所述上蓋板結構的第一表面相對結合，所述感應區域位於所述凹槽結構和所述晶片單元的第一表面圍成的空腔之內；所述上蓋板結構還包括與第一表面相對的第二表面，且所述上蓋板結構第二表面的面積小於第一表面的面積。
  2. 如請求項1所述的封裝結構，其中所述上蓋板結構還包括側壁，所述側壁包括垂直壁和傾斜壁，所述傾斜壁的第一端與所述上蓋板結構的第二表面的邊緣連接，其相對的第二端與所述垂直壁的頂端連接。
  3. 如請求項2所述的封裝結構，其中所述傾斜壁與所述垂直壁之間的夾角為120°~150°。
  4. 如請求項2所述的封裝結構，其中所述垂直壁頂端與所述上蓋板結構第二表面的高度差基於所述上蓋板結構的厚度、所述凹陷結構內側壁與所述上蓋板結構垂直壁之間的距離、以及所述上蓋板結構的折射率而定。
  5. 如請求項4所述的封裝結構，其中所述垂直壁頂端與所述上蓋板結構第二表面的高度差為所述上蓋板結構厚度的1/5~4/5。
  6. 如請求項1所述的封裝結構，其中所述上蓋板結構的材料為透光材料。
  7. 7.如請求項6所述的封裝結構，其中所述上蓋板結構的材料為無機玻璃或者有機玻璃，厚度為300μm~500μm。
  8. 如請求項1所述的封裝結構，其中所述晶片單元還包括：位於所述感應區域外的焊墊； 從所述晶片單元的與第一表面相對的第二表面貫穿所述晶片單元的通孔，所述通孔暴露出所述焊墊；覆蓋所述晶片單元第二表面和所述通孔側壁表面的絕緣層；位於所述絕緣層表面且與所述焊墊電連接的金屬層；位於所述金屬層和所述絕緣層表面的阻焊層，所述阻焊層具有暴露出部分所述金屬層的開口；填充所述開口，並暴露在所述阻焊層表面之外的外接凸起。
  9. 一種封裝方法，其特徵在於，包括：提供待封裝晶圓，所述待封裝晶圓的第一表面包括多個晶片單元和位於晶片單元之間的切割道區域，所述晶片單元包括感應區域；提供封蓋基板，在所述封蓋基板的第一表面形成多個凹槽結構，所述凹槽結構與所述待封裝晶圓上的感應區域相對應；將所述封蓋基板的第一表面與所述待封裝晶圓的第一表面相對結合，使得所述凹槽結構與所述待封裝晶圓的第一表面圍成空腔，所述感應區域位於所述空腔內；沿所述切割道區域對所述待封裝晶圓和所述封蓋基板進行切割，形成多個晶片封裝結構，所述晶片封裝結構包括所述晶片單元和位於所述晶片單元上的由切割所述封蓋基板形成的上蓋板結構，所述上蓋板結構包括位於所述晶片單元一側的第一表面和與所述第一表面相對的第二表面，且所述切割使得所述上蓋板結構的第二表面的面積小於第一表面的面積。
  10. 如請求項9所述的封裝方法，其中沿所述切割道區域對所述待封裝晶圓和所述封蓋基板進行切割包括：執行第一切割工藝，包括沿所述切割道區域從所述待封裝晶圓的與第一表面相對的第二表面開始切割，直至到達所述待封裝晶圓的第一表面形成第一切割溝槽；執行第二切割工藝，包括沿所述切割道區域從所述封蓋基板的與第一表面相對的第二表面開始切割到達預設深度，形成第二切割溝槽，所述第二切割溝槽的寬度沿從所述封蓋基板的第二表面到第一表面的方向逐漸減 小；以及執行第三切割工藝，包括繼續切割所述封蓋基板，直至形成貫通所述第一切割溝槽和所述第二切割溝槽的第三切割溝槽，同時形成多個晶片封裝結構。
  11. 如請求項10所述的封裝方法，其中所述預設深度基於所述晶片封裝結構的上蓋板結構的厚度、所述凹陷結構內側壁與所述上蓋板結構側壁之間的距離、以及所述上蓋板結構的折射率而定。
  12. 如請求項11所述的封裝方法，其中所述預設深度為所述封蓋基板厚度的1/5~4/5。
  13. 如請求項10所述的封裝方法，其中所述第二切割工藝採用鑽頭研磨工藝，使得所述第二切割工藝形成的第二切割溝槽的剖面為倒三角形、倒梯形、圓弧形或者抛物線形。
  14. 如請求項13所述的封裝方法，其中所述第二切割溝槽的側壁與所述封蓋基板的第二表面之間的夾角為120°~150°。
  15. 如請求項9所述的封裝方法，其中所述晶片單元還包括焊墊，所述焊墊位於所述感應區域外，當將所述封蓋基板的第一表面與所述待封裝晶圓的第一表面相結合後，所述封裝方法還包括：從所述待封裝晶圓的與第一表面相對的第二表面進行減薄；從所述待封裝晶圓的第二表面刻蝕所述待封裝晶圓，形成通孔，所述通孔暴露出所述晶片單元的焊墊；在所述待封裝晶圓的第二表面以及通孔的側壁表面形成絕緣層；在所述絕緣層表面形成連接焊墊的金屬層；在所述金屬層表面以及絕緣層表面形成具有開口的阻焊層，所述開口暴露出部分金屬層表面；在所述阻焊層表面上形成外接凸起，所述外接凸起填充所述開口。
TW105125153A 2015-08-13 2016-08-08 封裝結構及封裝方法 TWI612624B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
??201510496625.6 2015-08-13
CN201520608933.9U CN205050824U (zh) 2015-08-13 2015-08-13 封装结构
??201520608933.9 2015-08-13
CN201510496625.6A CN105097724A (zh) 2015-08-13 2015-08-13 封装结构及封装方法

Publications (2)

Publication Number Publication Date
TW201712817A true TW201712817A (zh) 2017-04-01
TWI612624B TWI612624B (zh) 2018-01-21

Family

ID=57983153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125153A TWI612624B (zh) 2015-08-13 2016-08-08 封裝結構及封裝方法

Country Status (3)

Country Link
US (1) US10490583B2 (zh)
TW (1) TWI612624B (zh)
WO (1) WO2017024994A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111147900A (zh) * 2020-01-02 2020-05-12 晶晨半导体（深圳）有限公司 运用于电视的用户兴趣采集系统和方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741523B2 (en) * 2018-10-11 2020-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11121031B2 (en) 2018-11-01 2021-09-14 Xintec Inc. Manufacturing method of chip package and chip package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4365743B2 (ja) * 2004-07-27 2009-11-18 富士通マイクロエレクトロニクス株式会社 撮像装置
JP2008166632A (ja) 2006-12-29 2008-07-17 Manabu Bonshihara 固体撮像装置及びその製造方法並びにカメラモジュール
JP5376961B2 (ja) 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP2010177569A (ja) 2009-01-30 2010-08-12 Panasonic Corp 光学デバイス及びその製造方法
US8697473B2 (en) 2011-01-31 2014-04-15 Aptina Imaging Corporation Methods for forming backside illuminated image sensors with front side metal redistribution layers
CN105097724A (zh) 2015-08-13 2015-11-25 苏州晶方半导体科技股份有限公司 封装结构及封装方法
CN205050824U (zh) 2015-08-13 2016-02-24 苏州晶方半导体科技股份有限公司 封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111147900A (zh) * 2020-01-02 2020-05-12 晶晨半导体（深圳）有限公司 运用于电视的用户兴趣采集系统和方法

Also Published As

Publication number Publication date
US10490583B2 (en) 2019-11-26
WO2017024994A1 (zh) 2017-02-16
TWI612624B (zh) 2018-01-21
US20190006404A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
TWI549247B (zh) 晶片封裝體
TWI497615B (zh) 保護晶片級尺寸封裝中導電接觸的結構以及其製造方法
US10529758B2 (en) Packaging method and packaging structure
CN106449546B (zh) 影像传感芯片封装结构及其封装方法
TWI615958B (zh) 影像傳感晶片封裝結構及封裝方法
TWI698989B (zh) 影像傳感晶片的封裝方法以及封裝結構
WO2017071649A1 (zh) 感光芯片封装结构及其封装方法
WO2017024994A1 (zh) 封装结构及封装方法
WO2021189817A1 (zh) 封装结构、半导体器件和封装方法
WO2017036381A1 (zh) 封装结构及封装方法
TW201824528A (zh) 影像感測晶片封裝結構及其封裝方法
CN105118843B (zh) 封装结构及封装方法
TWI612651B (zh) 封裝結構及封裝方法
WO2022227451A1 (zh) 封装结构和封装方法
CN205050824U (zh) 封装结构
CN204991710U (zh) 封装结构
WO2017059781A1 (zh) 影像传感芯片的封装方法以及封装结构
WO2021139296A1 (zh) 封装结构和封装方法
CN105097724A (zh) 封装结构及封装方法
WO2017071427A1 (zh) 影像传感芯片封装结构及封装方法
CN211555854U (zh) 封装结构和半导体器件
CN113823592A (zh) 芯片封装方法
WO2017157273A1 (zh) 半导体芯片封装结构及其封装方法