JP2010177569A - 光学デバイス及びその製造方法 - Google Patents

光学デバイス及びその製造方法 Download PDF

Info

Publication number
JP2010177569A
JP2010177569A JP2009020572A JP2009020572A JP2010177569A JP 2010177569 A JP2010177569 A JP 2010177569A JP 2009020572 A JP2009020572 A JP 2009020572A JP 2009020572 A JP2009020572 A JP 2009020572A JP 2010177569 A JP2010177569 A JP 2010177569A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
optical device
translucent substrate
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009020572A
Other languages
English (en)
Inventor
Hikari Sano
光 佐野
Takahiro Nakano
高宏 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009020572A priority Critical patent/JP2010177569A/ja
Priority to PCT/JP2009/005444 priority patent/WO2010086926A1/ja
Priority to CN2009801338154A priority patent/CN102138215A/zh
Publication of JP2010177569A publication Critical patent/JP2010177569A/ja
Priority to US13/037,626 priority patent/US20110147782A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】透光性基板の外周端面における反射光によるノイズの発生を防止し、且つ、透光性基板の光学的な有効領域の占有率を高くすることが可能な光学デバイスを提供する。
【解決手段】本発明の光学デバイスは、受光素子２が形成された半導体基板１と、半導体基板１の上方に受光素子２を覆うようにして配けられ、接着剤層５を介して半導体基板１に固定された透光性基板４とを備え、透光性基板４は、その外周端面に、上面から下面に向けて広がるように傾斜する湾曲面を有する。
【選択図】図１

Description

本発明は、デジタルカメラや携帯電話等に用いられる半導体素子、例えば撮像素子、フォトＩＣ等の受光素子、もしくはＬＥＤ、レーザー素子等の発光素子が形成された光学デバイスとそれを用いた電子機器、及び光学デバイスの製造方法に関するものである。
近年、各種電子機器に活用されている半導体装置において、半導体装置の小型化、薄型化、軽量化及び高密度実装化の要求が高まっている。さらに、微細加工技術の進歩による半導体素子の高集積化とあいまって、チップサイズパッケージあるいはベアチップの半導体素子を直接基板に実装する、いわゆるチップ実装技術が提案されている。
例えば、光学デバイスにおいては、光学素子が形成された半導体基板表面の受発光面を半導体基板と同程度の大きさの透光性基板で封減し、半導体基板の裏面に外部端子を設けることにより、光学デバイスの小型化とチップ実装性とを実現している。
従来の光学デバイスの一例として、図１０に示す貫通電極を備える固体撮像装置の構成を簡単に説明する（例えば、特許文献１参照）。図１０に示す従来の光学デバイスは、半導体基板１０１と、この半導体基板１０１の表面に設けられた複数の受光素子１０２と、半導体基板１０１表面の上方に設けられたマイクロレンズ１０３とを備える。半導体基板１０１は、その外周領域上に設けられた接着剤層１０５により半導体基板１０１と同程度の大きさの透光性基板１０４と接着されている。半導体基板１０１には、その表面から裏面に貫通する貫通孔１０７が設けられており、貫通孔１０７内には貫通電極１０６が設けられている。貫通電極１０６は導電膜１０９と導電体１１０とから構成され、導電体１１０はその一部が開口されており、外部端子１１０ａとなる部分を有する。半導体基板１０１の裏面側に形成された絶縁膜１０８と導電体１１０の上面は外部端子１１０ａを除きオーバーコート１１５で覆われており、外部端子１１０ａと接して外部電極１１２が設けられている。半導体基板１０１の表面側には、電極１１１及び絶縁膜１１３が設けられている。
国際公開第２００５／０２２６３１号
ところで、従来の半導体基板の受発光面側に透光性基板を備える光学デバイスにおいては、例えばゴーストやフレアの発生など、透光性基板の外周端面における反射光によるノイズの発生が懸念される。
これに対し、従来の固体撮像装置において、透光性基板の外周端面に斜面を形成することにより斜入射光が透光性基板の外周端面で反射されて半導体基板の受光面に到達するのを防ぎ、ゴーストやフレアを低減している（例えば、特開平１−２４８６７３号公報参照）。しかし、この固体撮像装置では、受光面と平行な透光性基板の上面の面積は外周端面に斜面を形成することによってその分小さくなる。透光性基板の外周端面の斜面が受光面となす角が小さいほど反射光によるノイズの低減に有効であるが、その分透光性基板の有効領域は狭小化されるため、透光性基板の有効領域の占有率向上には不利である。
一方、微細加工技術の進歩による半導体素子の高集積化やチップ実装技術の進展に伴い、半導体基板に対する光学的な有効領域の占有率が高まっており、それに伴い、透光性基板の有効領域の占有率向上の要求が高まっている。
例えば、大判の半導体基板が同じく大判の透光性基板で封減され、大判の半導体基板に光学素子を備える単位構造体が所定間隔で複数個形成されている場合、大判の半導体基板を各単位構造体に分離して個片化された光学デバイスが得られる。この実装体の製造方法においては、個片化後の透光性基板の大きさは半導体基板と同程度の大きさに限られるので、透光性基板の光学的な有効領域が制限されると、半導体基板における光学素子の形成領域も同じく制限されることになる。透光性基板の光学的な有効領域の制約によって、半導体基板の小型化や半導体基板における光学的な有効領域の占有率も制約される懸念がある。
近年では、前述したような貫通電極を備える固体撮像装置や裏面照射型の撮像装置（特開２００３−３１７８５号公報参照）など、半導体基板の受発光面側とは逆の他表面側に外部端子を設けることで、半導体基板に対する光学的な有効領域の占有率の向上が期待されている。また、更なる小型化を実現するため、上述のような半導体基板と同程度の大きさの透光性基板を備えた光学デバイスのチップ実装に対する需要が高まっており、透光性基板における有効領域の占有率向上が求められている。
そこで本発明は、かかる問題点に鑑み、透光性基板の外周側面における反射光によるノイズの発生を防止し、且つ透光性基板の光学的な有効領域の占有率を高くすることが可能な光学デバイスを提供することを目的とする。すなわち、光学特性に優れ且つ小型で光学的有効領域が大きい光学デバイスを提供することを目的とする。
上記目的を達成するために、本発明の光学デバイスは、光学素子が形成された半導体基板と、前記光学素子を覆うように、前記半導体基板の上方に設けられた透光性基板とを備え、前記透光性基板は、外周端面に、上面から下面に向けて広がるように傾斜している湾曲面を有することを特徴とする。
これにより、透光性基板は外周領域において外周端面に近いほど次第に厚みが薄くなるように形成され、透光性基板の外周端面における反射光が光学素子へ入射することが低減されるため、透光性基板の外周端面における反射光によるノイズの発生が防止される。また、透光性基板の外周端面を湾曲面とすることで従来の斜面とする場合に比べ同一サイズの透光性基板に対する光学的な有効領域を大きく取ることができ、透光性基板の光学的な有効領域の占有率を高くすることができる。
以上のように本発明の光学デバイスによれば、透光性基板の外周端面における反射光によるノイズの発生を防ぐことができる。また、透光性基板の外周に斜面を形成する場合に比べ、小型の透光性基板で光学的有効領域の占有率を高く取ることができる。従って、本発明の光学デバイスは、特に、半導体基板と同程度の大きさの透光性基板を備えたチップ実装タイプの光学デバイスに有効であり、例えば貫通電極を備える固体撮像装置や裏面照射型の撮像装置をはじめとする各種光学デバイスとそれを用いた電子機器に利用できる。
また、本発明の光学デバイスの製造方法によれば、個片化工程（チップ分離工程）における素子ダメージを低減し、小型で生産性の高いチップ実装構造を実現できる。従って、光学特性に優れた小型で信頼性の高い光学デバイスを実現することができる。
よって、本発明により、医療用機器等の各種光センサー、並びにデジタルスチルカメラ、携帯電話用カメラ及びビデオカメラ等のデジタル光学機器の小型化及び高機能化を実現可能であり、多種多様な光学機器及び装置等において実用的価値は極めて高い。
以下、本発明の光学デバイスの一例としての固体撮像装置及びその製造方法について、図面を参照しながら説明する。
図１は本実施形態の固体撮像装置の鳥瞰図（一部が切欠かれた斜視図）であり、図２Ａは同固体撮像装置の断面図であり、図２Ｂは同固体撮像装置の断面図（図２Ａの周辺領域Ｅの拡大断面図）である。
図１、図２Ａ及び図２Ｂに示すように、本実施形態の固体撮像装置は、半導体基板１、マイクロレンズ３、透光性基板４、接着剤層５、貫通電極６、絶縁膜８、電極１１、外部電極１２、絶縁膜１３、表面保護膜１４及びオーバーコート１５を備える。
半導体基板１の表面（図１、図２Ａ及び図２Ｂにおいては上面、以下上面と称す）には、半導体プロセスで、複数の受光素子（光学素子の一例）２が形成されている。半導体基板１の外周領域表面には、受光素子２の駆動や制御のための周辺回路（図示せず）が設けられている。
ガラス基板などの透光性基板４は、半導体基板１の上方に受光素子２を覆うように設けられている。透光性基板４は、その裏面（図１、図２Ａ及び図２Ｂにおいては下面、以下下面と称す）が接着剤層５を介して半導体基板１の上面に接着・固定されている。透光性基板４の下面は、半導体基板１の上面と同等の大きさを有する。なお、透光性基板４は、受光素子２を覆うようにして設けられ、受光素子２を保護し、ほこりが付着し画像に映りこむのを防ぐ目的や、加工やハンドリング時の半導体基板１の補強を図る目的などのために用いられる。
本実施形態の固体撮像装置においては、図２Ａに示すように、半導体基板１の外周領域表面に電極１１が形成されており、半導体基板１の上面側は、絶縁膜１３で覆われている。また、絶縁膜１３には素子と電極１１とを電気的に接続する導電体（図示せず）が形成されている。
半導体基板１の上面側には、図２Ｂに示すように、絶縁膜１３の表面を覆う表面保護膜１４が設けられている。表面保護膜１４では電極１１の表面の少なくとも一部上方の部分が開口されていてもよく、この開口部は、例えば、半導体プロセスにおける検査端子に用いられる。
絶縁膜１３及び表面保護膜１４は、半導体基板１の外周側面近傍領域すなわち大判の半導体基板の後述する製造工程における個片のための分離予定部分（スクライブ領域）上方で開口して形成されていることが好ましく、この場合には個片化工程におけるチッピングの発生を低減できる。
半導体基板１と接着剤層５との間の表面保護膜１４の表面には、各受光素子２と対応する位置にそれぞれマイクロレンズ３が設けられている。なお。マイクロレンズ３と表面保護膜１４との間にはカラーフィルターが設けられていてもよい。
図２Ａに示すように受光素子２の表面を覆って接着剤層５を形成する場合は、接着剤層５はマイクロレンズ３や透光性基板４と屈折率が近い材質で構成することが好ましい。この場合、接着剤層５とマイクロレンズ３及び透光性基板４との界面における入射光の屈折角を小さくして接着剤層５の厚み制約を緩和でき、受光素子２への集光性を向上させることができる。
半導体基板１の外周領域には、半導体基板１の上面から裏面（図１、図２Ａ及び図２Ｂにおいては下面、以下下面と称す）に向けて貫通する円筒状の貫通孔７が設けられている。そして、貫通孔７内には、図２Ａに示すように、貫通孔７の内壁面に接し、貫通孔７の内壁を被覆するようにして設けられた円筒状の絶縁膜８と、この絶縁膜８の内壁面に接して貫通電極６が設けられている。
貫通電極６は、貫通孔７内の円筒状の導電膜９と、この導電膜９に接して設けられた、導電膜９より厚い貫通孔７内の円柱状の導電体１０とにより構成されている。貫通電極６の導電膜９は電極１１と電気的に接続されている。
半導体基板１の下面側は、貫通電極６を除き全面的に絶縁膜８で覆われている。また、半導体基板１の下面側の絶縁膜８上には、貫通電極６の導電膜９及び導電体１０と一体的に形成された配線が形成されており、さらに導電体１０の一部が露出されてなる外部端子１０ａが形成されている。絶縁膜８及び導電体１０の表面は、外部端子１０ａが形成された部分及び半導体基板１の外周端面近傍を除き、オーバーコート１５により覆われている。
半導体基板１の下面側において、外部端子１０ａに接して外部電極１２が設けられている。外部電極１２は、貫通電極６及び電極１１を介して、半導体基板１の上面側の周辺回路に電気的に接続され、この周辺回路に受光素子２が電気的に接続された状態となっている。このように、半導体基板１の受発光面とは逆の裏面側に外部端子１０ａを設けることで、半導体基板１の周辺部分を狭小化することができ、半導体基板１の小型化と光学的な有効領域の占有率向上とが期待できる。
以上の説明で本実施形態の固体撮像装置について基本的な構成が理解されたが、以下本実施形態の固体撮像装置における特徴点について説明する。
本実施形態の固体撮像装置の透光性基板４は、図１、図２Ａ及び図２Ｂに示すように、その外周端面に上面から下面に向けて広がるように傾斜する湾曲面４Ａを有し、外周領域において外周端に近いほど次第に厚みが薄くなっている。このため、湾曲面４Ａにより、透光性基板４の外周端面における反射光が受光面へ入射することが低減され、ノイズの発生が防止される。また、透光性基板４の外周端面（外周側面）を湾曲面とすることで従来の斜面とする場合に比べ、同一サイズの透光性基板４に対する光学的な有効領域を大きく取ることができ、透光性基板４の小型化に有効である。
次に、本実施形態の固体撮像装置により奏される効果について図３Ａ及び図３Ｂを用いて詳細に説明する。図３Ａ及び図３Ｂは、本実施形態の固体撮像装置の断面構造を示す模式図である。なお、図３Ａ及び図３Ｂにおいては効果の説明のため、図が簡略化されており、透光性基板４、半導体基板１及び受光素子２のみが模式的に示され、その他の構成は省略されている。
図３Ａに示すように、透光性基板４の表面（図３Ａ及び図３Ｂにおいては上面、以下上面と称す）は、湾曲面４Ａにおける透光性基板４の下面と接する部分の接面４Ｃ、つまり湾曲面４Ａの最外周における立ち上がり部の接面４Ｃと交わる。透光性基板４の上面と湾曲面４Ａの交線は、湾曲面４Ａの接面４Ｃと透光性基板４の上面との交線より外周側に位置している。このため、湾曲面４Ａを形成する場合の透光性基板４の上面領域Ｄは、斜面を形成する場合の透光性基板４の上面領域Ｃに比べ広く形成することができる。従って、受光素子２に対応する透光性基板４の光学的な有効領域Ｂを大きく取ることができる。このため、受光素子２のサイズが同じ場合は、透光性基板４の外周端面を湾曲面４Ａとすることにより斜面とする場合に比べ透光性基板４を小型化することができる。
また、図３Ａに示すように、透光性基板４の上面の一点ａから入射した斜入射光２１０は、透光性基板４が外周端面に下面と垂直な垂直面４Ｄを備える場合、外周側面上の点ｂで反射されて受光素子２上の点ｃに入射する。これに対し、透光性基板４が外周端面に湾曲面４Ａを備える場合、斜入射光２１０は湾曲面４Ａ上の点ｄで反射されて半導体基板１の有効領域外の点ｅに到達するため、透光性基板４の外周端面で反射された斜入射光２１０による光学特性上の影響は無くなる。このように透光性基板４が湾曲面４Ａを備えることにより、透光性基板４の下面の法線方向に対する湾曲面４Ａの接面のなす斜角に応じて反射角が小さくなり、透光性基板４の外周端面による反射方向がより下向きになる。このため、斜入射光が透光性基板４の外周端面で反射されることによるノイズの発生を低減できる。
なお、図３Ｂに示すように、透光性基板４は光学的な有効領域を除く領域、すなわち湾曲面４Ａ及び透光性基板４の外周領域の上面４Ｂに遮光膜１７が形成された遮光構造を備えることが好ましい。湾曲面４Ａ上を遮光することで、斜入射光２２０が有効領域外の湾曲面４Ａ上の点ｆから入射し受光素子２上の点ｇに入射するのを防ぐことができる。また、透光性基板４の外周領域の上面４Ｂを遮光することで、斜入射光２３０が有効領域外の透光性基板４の外周領域の上面４Ｂの一点ｈから入射し湾曲面４Ａ上部の点ｉで反射され受光素子２上の点ｊに入射するのを防ぐことができる。このように透光性基板４が遮光構造を備えることにより、有効領域外からの入射光によるノイズの発生を防止できる。また、図３Ａ及び図３Ｂに示すように、透光性基板４の下面の法線方向に対する湾曲面４Ａの接面の斜角が透光性基板４の下面側に近い側よりも上面側に近い側で小さい場合、湾曲面４Ａの上部で反射される斜入射光によるノイズの影響が大きくなることが懸念される。しかし、透光性基板４の外周領域の上面４Ｂに接して遮光膜１７を形成することで、湾曲面４Ａの上部で反射される斜入射光２３０を透光性基板４の上面で遮光することができる。このため、透光性基板４の外周端面に上面側の接面の斜角が小さい湾曲面４Ａを形成しても、斜入射光の反射によるノイズの抑制効果が損なわれることはない。
また、図２Ｂに示すように、半導体基板１の外周領域の上面が面取りされ、半導体基板はその外周端面に透光性基板４の湾曲面４Ａと連続的な湾曲面１Ａを有することが好ましく、これは後述する個片化工程や個片化後のハンドリングにおけるチッピングを防止するのに有効である。
また、透光性基板４の湾曲面４Ａは粗面であることが好ましく、この場合には湾曲面４Ａにおける反射光や透過光を弱めることでさらに斜入射光の反射によるノイズの発生を低減できる。
次に、本実施形態の固体撮像装置を搭載した光学モジュールの一例について図４を用いて説明する。図４は、同光学モジュールの構成を示す断面図である。
この光学モジュールは、本実施形態の固体撮像装置及び鏡筒１７Ａと、同固体撮像装置の半導体基板１の下面側に設けられた配線基板１６とを備えており、外部電極１２と配線基板１６に形成された実装端子１６Ａとが電気的に接続されている。鏡筒１７Ａは、透光性基板４の上面側に配設されている。
ここで、ここで、透光性基板４の湾曲面４Ａ及び外周領域の上面４Ｂの遮光が、鏡筒１７Ａの支持構造体１７Ｂによって成されていることが好ましく、前述した遮光膜１７を固体撮像装置に備える場合と同様の効果を得ることができる。したがって、固体撮像装置に予め遮光構造すなわち遮光膜１７を形成する必要がなく、効率的に遮光できる。
また、鏡筒１７Ａは支持構造体１７Ｂと透光性基板４の外周領域の上面４Ｂとの接面、つまり上面４Ｂを基準面として配設されていることが好ましく、この場合には受光素子２に対する鏡筒１７Ａのあおり精度を向上することができ、鏡筒１７Ａ搭載時のあおり調整機構が不要となる。
以上に述べたように本実施形態の固体撮像装置によれば、透光性基板４の外周側面おける反射光によるノイズの発生を低減でき、且つ透光性基板４の光学的な有効領域の占有率を高くすることができる。従って、本実施形態の固体撮像装置は半導体基板１と同等以下の透光性基板４を備える小型の光学デバイスに適している。また、本実施形態の固体撮像装置は、半導体基板１に対する受光素子２の占有率が高く、周辺領域が狭い光学デバイスに有効であり、例えば、半導体基板１の受発光面とは逆の裏面側に外部電極１２が形成された本実施形態の固体撮像装置に示すような貫通電極６を備えた光学デバイスや、裏面照射型の光学デバイスなどに適している。特に、後述するような大判の透光性基板を用いて複数個の光学デバイスを一括形成後に個片化するチップサイズパッケージの製造方法では、透光性基板４の大きさは半導体基板１の大きさに制約される。従って、本実施形態の固体撮像装置は、チップサイズパッケージの製造方法で製造される光学デバイスの小型化と光学的な有効領域の占有率向上に有効である。
次に、上記図１、図２Ａ及び図２Ｂに示した本実施形態の固体撮像装置の製造方法の一例を、図５Ａ〜図６Ｃを用いて説明する。なお、本実施形態の固体撮像装置の製造方法では、半導体基板１は表面の複数箇所に受光素子２が所定間隔で形成された大判の半導体基板（半導体ウェハ）１を個片に分離して形成されるものである。また、半導体基板１の表面に接着剤層５を介して固定される透光性基板４も大判状態のものを個片に分離して形成されるものであるが、説明上の混乱を避けるために、半導体ウェハは半導体基板１と表現し、大判の透光性基板４も同じく透光性基板４と表現することとする。
図５Ａ〜図６Ｃは、大判の半導体基板１を個片に分離するための分離予定部分すなわちスクライブ領域Ａを挟んで左右に各々光学デバイスを構成する単位構造体の中心までを模式的に示した断面図である。
まず、図５Ａ〜図５Ｈを用いて、大判の半導体基板１上に一括形成される工程を説明する。なお、図５Ａ〜図５Ｈに示す工程では半導体基板１を図１、図２Ａ及び図２Ｂの状態から反転させて製造が進行している。従って、図５Ａ〜図５Ｈでは、半導体基板１は図１、図２Ａ及び図２Ｂの状態とは上下の表現が逆の状態となっているが、これらの図に記載されたとおりの上下表現を用いる。
先ずは、図５Ａに示すように、複数の受光素子２、マイクロレンズ３、電極１１、絶縁膜１３及び表面保護膜１４が形成された半導体基板１の上方に受光素子２を覆うように透光性基板４が配設され、接着剤層５により透光性基板４と半導体基板１とが接着され、透光性基板４及び半導体基板１が一体化される。そして、透光性基板４を支持材として半導体基板１の上面（図２の状態では下面）が研磨され、半導体基板１が所定の厚みに薄厚化される。
次に、図５Ｂに示すように、半導体基板１の上面側（図２Ａでは下面側）に、半導体基板１の電極１１上方に相当する箇所に開口部１８ａを有するマスク層１８が設けられる。そして、開口部１８ａの半導体基板１及び絶縁膜１３がドライエッチングなどの手法により除去され、電極１１の表面に達する貫通孔７が形成される。なお、残存するマスク層１８は絶縁膜１３を貫通する工程の前もしくは後に、例えばプラズマアッシングやウェット処理を用いて除去される。また、貫通孔７の形成にはドライエッチングの他に必要に応じてウェットエッチングが用いられても良く、それぞれ好適なエッチングガスやエッチング液が選択される。
次に、図５Ｃに示すように、電極１１の少なくとも一部が露出するように、貫通孔７の内壁と半導体基板１の上面（図２Ａでは下面）とに絶縁膜８が形成される。ここで、絶縁膜８は、例えば、酸化シリコンのＣＶＤ膜が貫通孔７の内壁全面と半導体基板１の上面に一体的に形成された後、貫通孔７内の底面部分の絶縁膜８が電極１１を露出させる形で部分的に除去されて形成される。
次に、貫通孔７内部と半導体基板１の上面側に所望の形状の導電体が形成され、電極１１から外部電極１２に至る貫通電極６と配線とが形成される。その一例を図５Ｄ〜図５Ｆに示す。
先ずは、図５Ｄに示すように、貫通孔７内壁と半導体基板１の上面（図２Ａでは下面）に形成された絶縁膜８上と、貫通孔７底部の電極１１の露出面とに例えばスパッタなどにより一層以上の導電膜９が形成される。
次に、図５Ｅに示すように、貫通電極６が形成される箇所と所望の形状の配線が形成される箇所が開口されたマスク層１９が導電膜９上に形成され、メッキにより導電体１０が形成される。ここで、例えば導電膜９としてはＴｉ／Ｃｕの積層膜が用いられ、導電体１０はＣｕを用いて形成されることが好ましい。なお、後述する個片化工程を容易にするため、マスク層１９はスクライブ領域上を少なくとも覆っていることが好ましく、スクライブ領域上にメッキによる導電体１０が形成されないようにされる。
次に、図５Ｆに示すように、マスク層１９がウェット処理などにより除去された後、導電体１０をマスクとしたウェットエッチングなどの手法により、導電膜９の導電体１０が形成された箇所以外の箇所が除去される。これにより、電極１１から導電膜９及び導電体１０に至る電気的経路が形成される。
なお、本実施形態の製造方法では絶縁膜８は半導体基板１の上面全面を覆って形成されるとしたが、絶縁膜８は少なくとも導電体１０と半導体基板１との間に形成されていれば良い。従って、図５Ｆに示す工程において導電膜９が除去されると同時に絶縁膜８の導電体１０が形成された箇所以外の箇所がエッチング除去されてもよい。また、導電体１０が導電膜９上の全面に形成された後、導電体１０の貫通電極６が形成される箇所と所望の形状の配線が形成される箇所とをマスキングして導電体１０がエッチングされ、貫通電極６と配線とが同時に形成されても良い。
次に、図５Ｇに示すように、半導体基板１の上面側（図２Ａでは下面側）の電気的絶縁と表面保護のために、半導体基板１の上面側にオーバーコート１５が形成される。オーバーコート１５は導電体１０の少なくとも外部端子１０ａ以外の箇所を覆って形成され、電気的絶縁性を確保することが好ましく、また、個片化を容易にするためオーバーコート１５は少なくともスクライブ領域上で開口されることが好ましい。
次に、図５Ｈに示すように、導電体１０上の外部端子１０ａに外部電極１２が接続される。外部電極１２は例えば半田ボールを外部電極１２上に設けリフロー処理などにより外部端子１０ａと接合して形成される。なお、個片化工程への適応性を踏まえて、外部電極１２は後述する個片化工程の後で形成されても良い。
次に、図６Ａ〜図６Ｃを用いて、大判の半導体基板１表面に受光素子２を備える単位構造体が所定間隔で複数個形成されてなる中間体を分離して各単位構造体に個片化する工程の一例を、本発明の特徴を踏まえて説明する。なお、図６Ａ〜図６Ｃに示す工程では半導体基板１を図５Ｈに示す状態から上下反転させて製造が進行している。従って、図６Ａ〜図６Ｃでは、図１、図２Ａ及び図２Ｂと同様の上下関係となっており、図６Ａ〜図６Ｃに記載されたとおりの上下表現を用いる。
先ず、図６Ａに示すように、半導体基板１を上下反転させ、ダイシングシート２０の接着剤層２０ａに外部電極１２が埋め込まれるようにして接着剤層２０ａとオーバーコート１５の表面とが接着される。そしてこの状態で、スクライブ領域Ａの透光性基板４に透光性基板４の上面からダイシングブレード２１を当て分割ライン（スクライブライン）に沿って移動させてライン状の半貫通溝が形成される。
ここで、図６Ａに示す工程でブレード幅が所望の形状に加工されたダイシングブレード２１を用いることにより、ブレード形状を転写して透光性基板４の分割ラインに所望の湾曲面４Ａを形成することができる。先端に近いほど幅が細くなるように加工された曲面形状のブレードをダイシングブレード２１として用いることで、切削抵抗を低減し、また、切削屑の排出性を良くしてダイシングダメージを低減するとともに、所望の湾曲面４Ａを形成することができる。このような先細りしたブレードを用いて形成される湾曲面４Ａにより、透光性基板４は分割ライン上から離れるほど肉厚になるように形成され、分割ライン近傍の素子へのダイシングダメージの発生を抑制することができる。ダイシングブレード２１により湾曲面４Ａを形成することにより、湾曲面４Ａの表面が粗化されるため、前述したように、湾曲面４Ａにおける反射光や透過光を弱めることができ、光学的ノイズの低減効果を期待することができる。
また、図６Ａに示す工程で、一体化された半導体基板１及び透光性基板４に、透光性基板４を貫通し、半導体基板１の内部にまで達する半貫通溝を形成することにより、スクライブ領域Ａの半導体基板１にも浅い溝を形成することができる。この溝により、個片化された半導体基板１において外周領域の湾曲面１Ａとなる箇所が面取された形状となるため、この後の個片化工程や個片化後のハンドリングにおいてチッピングの発生を低減することができる。
次に、図６Ｂに示すように、露出した半導体基板１の上面に対してレーザー発生装置２２を用いてレーザー照射するなどにより、スクライブ領域Ａの半導体基板１内部に分割の起点となる欠陥１Ｂが形成される。その後、例えばダイシングシート２０を外方に引っ張ること（エキスパンド）により、欠陥１Ｂが起点となって半導体基板１は個片に分割される。これにより、透光性基板４の外周端面に上面から下面に向けて広がるように傾斜する湾曲面が形成されるように、一体化された半導体基板１及び透光性基板４が分割される。なお、エキスパンドの替わりにスクライブ領域Ａの半導体基板１の上面を支点にその両サイドを押圧し、へき開するなどの分割手法が用いられても良い。また、図６Ａで形成した半貫通溝の幅よりも小さい幅のダイシングブレードを用いて分割ラインに沿ったダイシングを行い、半貫通溝の底部の半貫通溝の幅より小さい幅の領域を除去することで半導体基板１は個片化されても良い。半導体基板１の上面の溝幅より小さい幅のダイシングブレードを用いて切断した場合、半導体基板１のみが切断されるのでダイシングダメージを低減することができる。
以上のように図５Ａ〜図６Ｂに示す工程を経て図６Ｃに示すように個片化された単位構造体である固体撮像装置が形成される。
このように製造された固体撮像装置は、例えば図４に示すように配線基板１６に実装され、鏡筒１７Ａを備える光学モジュールに組み込まれて、その後様々な光学機器に搭載される。なお、一般的に、個片化工程と鏡筒１７Ａの搭載工程とは別ラインを用いて行われるので、ダストの付着等を防ぐため透光性基板４の上面が保護シートなどで覆われ密封された状態で固体撮像装置は搬送されるのが好ましい。ここで、各個片としての固体撮像装置の透光性基板４の上面に保護シールを貼り付けた場合、保護シールの周辺にダストが付着する。そのため、図７に示すように、個片化後の固体撮像装置が配列されたダイシングシート２０を、エキスパンドリング２５を用いてキスパンドした状態で、大判の保護シート２４をダイシングシート２０の外周と貼り付けて固体撮像装置を密封することが好ましく、これによりダストレスでの搬送を行うことができる。
以上にように本実施形態の固体撮像装置の製造方法によれば、個片化工程で半導体基板１の個片化を行うと同時に透光性基板４の外周領域に湾曲面４Ａを形成することができる。
また、透光性基板４と半導体基板１とを接合した状態で一括して切断する場合、異種材料の切断によるダイシングダメージの増加が懸念される。しかし、本実施形態の固体撮像装置の製造方法によれば、二段階に分けて分割（透光性基板４の分割及び半導体基板１の分割）が行われるためダイシングダメージを低減することができる。また、前述したように、一段階目の分割で透光性基板４を貫通し、半導体基板１内部に達する溝を形成し、半導体基板１の上面を面取することで、その後に続く二段階目の分割や個片化後のハンドリングによるチッピングの発生を抑制することができる。さらに、一段階目の分割における半導体基板１の切削量が少なくなり、また前述したように先端ほど細い形状のブレードを用いて分割を行うことにより切削性が向上するため、ダイシングブレードへの負荷が少なくなり、従ってブレードの磨耗が抑えられブレードを長期間使用することができる。ブレードダイシングの負荷が低減されることで、ダイシング速度の高速化やスクライブ領域Ｂの狭小化による取れ数増加を図ることができるので、固体撮像装置の生産性を向上させることができる。
（変形例）
以下では、図８Ａ及び図８Ｂを用いて、本実施形態の固体撮像装置及びその製造方法の変形例を説明する。図８Ａ及び図８Ｂは、スクライブ領域Ａを図の中央とした左右の２つの固体撮像装置の断面図である。なお、図８Ａ及び図８Ｂでは説明の簡略化のため、透光性基板４、半導体基板１及び受光素子２のみが模式的に示され、その他の構成は省略されている。
図８Ａの固体撮像装置では、透光性基板４の上面側の外周端面が湾曲面４Ａとされ、残りの下面側の外周端面（透光性基板４の外周端面の透光性基板４の下面と接する部分）は透光性基板４の下面及び半導体基板１の上面と垂直な垂直面４Ｅとされている。
本構成では受光素子２と平行な透光性基板４の上面領域Ｄについて、湾曲面４Ａの傾斜を比較的緩やかに形成できるため、比較的大きい入射角を有する斜入射光２４０に対しても、透光性基板４の外周端面での反射光が受光素子２に入射するのを防ぐことができる。このとき、透光性基板４の垂直面４Ｅに斜入射光２５０が入射しても、垂直面４Ｅは透光性基板４の下面に近い箇所に設けられているため垂直面４Ｅでの反射光の進行距離が短く受光素子２に達しないため、特に問題とならない。このような構成は、例えば、図６Ａ及び図６Ｂに示す工程においてスクライブ領域Ａの透光性基板４にその下面に達しない半貫通溝を形成し、その後半貫通溝の幅より小さい幅のブレードを用いて透光性基板４の残りの部分及び半導体基板１を一括してブレードダイシングし、半貫通溝の底部の半貫通溝の幅より小さい幅の領域を除去するなどにより形成される。ここで、半貫通溝の深さが減った分だけ透光性基板４の切削厚みが減少しているため、ダイシングダメージを抑制することができる。本構成は、例えば固体撮像装置が裏面照射型の光学デバイスなどであり、極薄厚の半導体基板１を備える場合などに適している。
図８Ｂの固体撮像装置では、透光性基板４の外周端面の湾曲面４Ａがブレードダイシングでなく、エッチングなど他の手法を用いて形成される。例えばエッチングにより形成される場合、まず図６Ａに示す工程において透光性基板４の下面に至る半貫通溝がエッチングにより形成され、次に図６Ｂに示す工程において半貫通溝の底部の幅より小さい幅で半導体基板１のみが切断される。本構成では、分割におけるダイシングダメージを低減できる。また、透光性基板４にガラス基板を用いてサンドブラストで半貫通溝を形成するなどの手法を用いることにより、湾曲面４Ａを粗面に形成することができる。
以上、本発明の光学デバイスについて、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
例えば、貫通電極６は本発明の光学デバイスにおいて必須要件ではなく、透光性基板４の外周端面の少なくとも一部が上面から下面に向けて広がるように傾斜する湾曲面とされていればよく、光学デバイスは本発明の主旨を損なわない範囲で様々な構成をとることができる。例えば、受光素子２が半導体基板１の上面に偏って形成されている場合は、透光性基板４の外周端面の幅が狭い箇所にのみ上記湾曲面が形成され、外周端面の幅が十分に広い箇所には湾曲面が形成されない構成としてもよい。
また、本発明の光学デバイスは、裏面照射型の光学デバイス、受光デバイス、及び発光デバイスなど様々な種類の半導体装置及びそれを搭載した電子機器に適用できる。この場合、本発明の光学デバイスの主要構成は、本実施形態に示す構成に限られず、各々に搭載されている光学素子に適した構成をとることができる。上記実施形態の固体撮像装置では、受光素子２は半導体基板１の上面に形成され、外部端子１０ａは半導体基板１の下面に形成され、受光素子２及び外部端子１０ａは貫通電極６により電気的に接続されるとした。しかし、例えば裏面照射型の光学デバイスでは、貫通電極は形成されず、受光素子２及び外部端子１０ａは共に半導体基板１の下面に形成されており、貫通電極を介さずに互いに電気的に接続されている。また、上記実施形態の固体撮像装置では、受光素子２の表面を覆って接着剤層５を形成するとした。しかし、例えば受光デバイスなどにおいては、接着剤層の光劣化を防ぐため接着剤層の受光素子が形成された領域が開口され、半導体基板１の周辺領域のみ接着剤層５が設けられてもよい。また、接着剤層５の耐湿性などの観点から、半導体基板１上面に直接透光性基板４が形成されても良い。
また、本発明の光学デバイスが裏面照射型の光学デバイスなどであり、極薄厚の半導体基板１を備える場合は、個片化工程が２段階に分けられず、透光性基板４と半導体基板１とは一括してブレードダイシングされてもよい。この場合においても、先端ほど細くなった形状のブレードを用いることで、ダイシングダメージを低減するとともに、所望の湾曲面４Ａを形成することができる。
また、上記実施形態の固体撮像装置の製造方法では、大判の半導体基板１と大判の透光性基板４とを貼り合せた中間体を個片化することによって固体撮像装置が製造されるとした。しかし、半導体基板１及び透光性基板４のどちらか一方もしくは両方を個片化後に貼り合せることによって固体撮像装置が製造されてもよい。
また、上記実施形態の固体撮像装置では、透光性基板４の外周端面が陥没した湾曲面（円弧状の凹曲面）４Ａ、つまり透光性基板４の下面側から上面側に次第に斜角が大きくなる湾曲面とされるとした。しかし、湾曲面の形状は必ずしも本形状に限らず、各種形状の湾曲面について同様の斜入射角に対する透光性基板４の外周端面での反射光によるノイズの発生を抑制する効果がある。その一例を、図９Ａ及び図９Ｂを用いて説明する。図９Ａ及び図９Ｂは固体撮像装置の断面構造を示す模式図である。なお、図９Ａ及び図９Ｂでは説明の簡略化のため、透光性基板４、半導体基板１及び受光素子２のみが模式的に示され、その他の構成は省略されている。
図９Ａの固体撮像装置では、透光性基板４の外周端面が突出した湾曲面（円弧状の凸曲面）４Ａ、つまり透光性基板４の下面側から上面側に次第に斜角が小さくなる湾曲面４Ａとされている。本構成では受光素子２と平行な透光性基板４の上面領域Ｄについてサイズを維持したまま、透光性基板４の外周端面に斜面４Ｆを形成する場合に比べサイズを小さくでき透光性基板４の小型化に有利である。また、斜角が小さい上面側の湾曲面４Ａで反射される斜入射光２６０は反射光の向きが下向きになるので受光素子２に入射するのが防がれる。また、斜角が大きい下面側の湾曲面４Ａで反射される斜入射光２７０も反射光の進行距離が短く受光素子２に達しない。従って、透光性基板４の外周端面における反射光によるノイズの発生を防ぐことができる。
図９Ｂの固体撮像装置では、透光性基板４の外周端面が変曲点を有する湾曲面４Ａとされている。本構成でも透光性基板４の外周端面における反射光によるノイズの発生を防ぐことができる。
図９Ａ及び図９Ｂの固体撮像装置における透光性基板４の外周端面のＲ形状の湾曲面４Ａは、例えば透光性基板４の外周端面の上端のみをエッチングしたり、イオンミリングにより該上端の角を落として丸みをつけたりすることにより形成される。このように、透光性基板４の外周端面をＲ形状の湾曲面４Ａとすることにより、鏡筒１７Ａに搭載前の透光性基板４上面の拭取工程において、拭取用ウェスが透光性基板４の外周端面に引っ掛ってダストが発生するのを防止することができる。
また、上記実施形態では、説明の便宜上、半導体基板の一主表面を上面と称し他主表面を下面と称したが、上面及び下面が入れ替えられても、本発明と同様の効果が得られることは言うまでもない。
本発明は、光学デバイス及びその製造方法に利用でき、特にデジタルスチルカメラ、携帯電話用カメラ及びビデオカメラ等のデジタル光学機器、並びに医療用機器等の各種光センサーに利用可能である。
本発明の実施形態の固体撮像装置の鳥瞰図である。 同実施形態の固体撮像装置の断面図である。 同実施形態の固体撮像装置の断面図である。 同実施形態の固体撮像装置の模式図である。 同実施形態の固体撮像装置の模式図である。 同実施形態の固体撮像装置を搭載した光学モジュールの断面図である。 同実施形態の固体撮像装置の製造方法を説明するための示す断面図である。 同実施形態の固体撮像装置の製造方法を説明するための示す断面図である。 同実施形態の固体撮像装置の製造方法を説明するための示す断面図である。 同実施形態の固体撮像装置の製造方法を説明するための示す断面図である。 同実施形態の固体撮像装置の製造方法を説明するための示す断面図である。 同実施形態の固体撮像装置の製造方法を説明するための示す断面図である。 同実施形態の固体撮像装置の製造方法を説明するための示す断面図である。 同実施形態の固体撮像装置の製造方法を説明するための断面図である。 同実施形態の固体撮像装置の製造方法を説明するための断面図である。 同実施形態の固体撮像装置の製造方法を説明するための断面図である。 同実施形態の固体撮像装置の製造方法を説明するための断面図である。 同実施形態の固体撮像装置の製造方法を説明するための斜視図である。 同実施形態の固体撮像装置の製造方法の変形例を説明するための断面図である。 同実施形態の固体撮像装置の製造方法の変形例を説明するための断面図である。 同実施形態の固体撮像装置の変形例の模式図である。 同実施形態の固体撮像装置の変形例の模式図である。 従来の固体撮像装置の断面図である。
１、１０１ 半導体基板
１Ａ、４Ａ 湾曲面
１Ｂ 欠陥
２、１０２ 受光素子
３、１０３ マイクロレンズ
４、１０４ 透光性基板
４Ｂ 上面
４Ｃ 接面
４Ｄ、４Ｅ 垂直面
４Ｆ 斜面
５、２０ａ、１０５ 接着剤層
６、１０６ 貫通電極
７、１０７ 貫通孔
８、１３、１０８、１１３ 絶縁膜
９、１０９ 導電膜
１０、１１０ 導電体
１０ａ、１１０ａ 外部端子
１１、１１１ 電極
１２、１１２ 外部電極
１４ 表面保護膜
１５、１１５ オーバーコート
１６ 配線基板
１６Ａ 実装端子
１７ 遮光膜
１７Ａ 鏡筒
１７Ｂ 支持構造体
１８、１９ マスク層
１８ａ 開口部
２０ ダイシングシート
２１ ダイシングブレード
２２ レーザー発生装置
２４ 保護シート
２５ エキスパンドリング
２１０、２２０、２３０、２４０、２５０、２６０、２７０ 斜入射光

Claims (17)

  1. 光学素子が形成された半導体基板と、
    前記光学素子を覆うように、前記半導体基板の上方に設けられた透光性基板とを備え、
    前記透光性基板は、外周端面に、上面から下面に向けて広がるように傾斜している湾曲面を有する
    光学デバイス。
  2. 前記半導体基板は、外周端面に、前記湾曲面と連続的な湾曲面を有する
    請求項１に記載の光学デバイス。
  3. 前記透光性基板は、外周端面の前記透光性基板の下面と接する部分に、前記透光性基板の下面と垂直な面を有する
    請求項１に記載の光学デバイス。
  4. 前記透光性基板は、外周端面に、Ｒ形状の湾曲面を有する
    請求項１に記載の光学デバイス。
  5. 前記湾曲面は粗面である
    請求項１に記載の光学デバイス。
  6. 前記光学デバイスは、さらに、前記透光性基板の外周領域の上面と前記湾曲面とに設けられた遮光膜を備える
    請求項１に記載の光学デバイス。
  7. 前記光学デバイスは、さらに、前記透光性基板の外周領域の上面を基準面として配設された鏡筒を備えており、前記鏡筒によって構造的に、前記透光性基板の外周領域の上面と前記湾曲面との遮光がなされている
    請求項１に記載の光学デバイス。
  8. 前記透光性基板の下面は、前記半導体基板の上面と同等の大きさを有する
    請求項１に記載の光学デバイス。
  9. 前記光学素子は、前記半導体基板の上面に形成されており、
    前記光学デバイスは、さらに、
    前記半導体基板の下面に設けられた外部端子と、
    前記半導体基板を貫通して設けられ、前記光学素子と前記外部端子とを電気的に接続する貫通電極とを備える
    請求項１に記載の光学デバイス。
  10. 前記光学素子は、前記半導体基板の下面に形成されており、
    前記光学デバイスは、さらに、前記半導体基板の下面に設けられ、前記光学素子と電気的に接続された外部端子を備える
    請求項１に記載の光学デバイス。
  11. 前記湾曲面は、陥没した湾曲面である
    請求項１に記載の光学デバイス。
  12. 前記湾曲面は、突出した湾曲面である
    請求項１に記載の光学デバイス。
  13. 請求項１〜１２のいずれか１項に記載の光学デバイスを搭載した光学機器。
  14. 複数の光学素子が形成された半導体基板の上方に前記光学素子を覆うように透光性基板を設け、前記半導体基板及び前記透光性基板を一体化する一体化工程と、
    前記一体化された半導体基板及び透光性基板を分割する個片化工程とを含み、
    前記個片化工程において、前記透光性基板の外周端面に上面から下面に向けて広がるように傾斜する湾曲面が形成されるように前記分割が行われる
    光学デバイスの製造方法。
  15. 前記個片化工程は、
    前記一体化された半導体基板及び透光性基板に、前記透光性基板を貫通し、前記半導体基板の内部まで達する溝を形成する溝形成工程と、
    前記溝の底部の前記溝の幅より小さい幅の領域を除去する除去工程とを含む
    請求項１４に記載の光学デバイスの製造方法。
  16. 前記個片化工程は、
    前記透光性基板に半貫通溝を形成する溝形成工程と、
    前記溝の底部の前記溝の幅より小さい幅の領域を除去する除去工程とを含む
    請求項１４に記載の光学デバイスの製造方法。
  17. 前記個片化工程において、先端に近いほど幅が細くなるように先端部が加工されたダイシングブレードを用いて前記分割が行われる
    請求項１４に記載の光学デバイスの製造方法。
JP2009020572A 2009-01-30 2009-01-30 光学デバイス及びその製造方法 Pending JP2010177569A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009020572A JP2010177569A (ja) 2009-01-30 2009-01-30 光学デバイス及びその製造方法
PCT/JP2009/005444 WO2010086926A1 (ja) 2009-01-30 2009-10-19 光学デバイス及びその製造方法
CN2009801338154A CN102138215A (zh) 2009-01-30 2009-10-19 光学器件及其制造方法
US13/037,626 US20110147782A1 (en) 2009-01-30 2011-03-01 Optical device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009020572A JP2010177569A (ja) 2009-01-30 2009-01-30 光学デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010177569A true JP2010177569A (ja) 2010-08-12

Family

ID=42395196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009020572A Pending JP2010177569A (ja) 2009-01-30 2009-01-30 光学デバイス及びその製造方法

Country Status (4)

Country Link
US (1) US20110147782A1 (ja)
JP (1) JP2010177569A (ja)
CN (1) CN102138215A (ja)
WO (1) WO2010086926A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114370A (ja) * 2010-11-26 2012-06-14 Fujikura Ltd 半導体パッケージ
WO2017094502A1 (ja) * 2015-11-30 2017-06-08 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2018006443A (ja) * 2016-06-29 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2021089979A (ja) * 2019-12-04 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 半導体素子および電子機器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2472579A1 (de) * 2010-12-30 2012-07-04 Baumer Innotec AG Kontaktierung von Bauelementen auf Substraten
US8872293B2 (en) * 2011-02-15 2014-10-28 Sony Corporation Solid-state imaging device and method of manufacturing the same and electronic apparatus
TWI505413B (zh) * 2011-07-20 2015-10-21 Xintec Inc 晶片封裝體及其製造方法
JP2013143520A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像装置および撮像装置の製造方法
US9263496B2 (en) * 2012-01-17 2016-02-16 Sony Corporation Method of manufacturing an image sensor by joining a pixel circuit substrate and a logic circuit substrate and thereafter thinning the pixel circuit substrate
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US20160190353A1 (en) * 2014-12-26 2016-06-30 Xintec Inc. Photosensitive module and method for forming the same
JP6727948B2 (ja) 2015-07-24 2020-07-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法
WO2017017926A1 (en) * 2015-07-24 2017-02-02 Sony Semiconductor Solutions Corporation Imaging device, manufacturing method, and substrate dividing method
US10490583B2 (en) 2015-08-13 2019-11-26 China Wafer Level Csp Co., Ltd. Packaging structure and packaging method
CN105097724A (zh) * 2015-08-13 2015-11-25 苏州晶方半导体科技股份有限公司 封装结构及封装方法
CN105070734A (zh) * 2015-09-02 2015-11-18 苏州晶方半导体科技股份有限公司 封装结构及封装方法
JP6989383B2 (ja) * 2015-11-05 2022-01-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP6734654B2 (ja) * 2016-01-21 2020-08-05 浜松ホトニクス株式会社 受光モジュール及び受光モジュールの製造方法
JP2017204619A (ja) * 2016-05-13 2017-11-16 キヤノン株式会社 モジュール、その製造方法および電子機器
JP6729537B2 (ja) * 2017-11-20 2020-07-22 日亜化学工業株式会社 発光装置及びその製造方法
WO2023036139A1 (zh) * 2021-09-09 2023-03-16 台州观宇科技有限公司 显示设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271969A (ja) * 1987-04-29 1988-11-09 Olympus Optical Co Ltd 固体撮像素子
JP2006041183A (ja) * 2004-07-27 2006-02-09 Fujitsu Ltd 撮像装置
JP2008166632A (ja) * 2006-12-29 2008-07-17 Manabu Bonshihara 固体撮像装置及びその製造方法並びにカメラモジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927606A (ja) * 1995-07-12 1997-01-28 Fuji Film Micro Device Kk Ｃｏｇ構造の固体撮像素子
US6168965B1 (en) * 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP3759435B2 (ja) * 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP4257844B2 (ja) * 2003-11-04 2009-04-22 パナソニック株式会社 半導体装置およびその製造方法
JP4672301B2 (ja) * 2004-07-28 2011-04-20 富士フイルム株式会社 固体撮像装置及び固体撮像装置の製造方法
JP2006270568A (ja) * 2005-03-24 2006-10-05 Alps Electric Co Ltd カメラモジュール、及びその取付構造
KR100738653B1 (ko) * 2005-09-02 2007-07-11 한국과학기술원 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
JP4667408B2 (ja) * 2007-02-23 2011-04-13 富士フイルム株式会社 裏面照射型固体撮像素子の製造方法
JP4380718B2 (ja) * 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
JP5159192B2 (ja) * 2007-07-06 2013-03-06 株式会社東芝 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271969A (ja) * 1987-04-29 1988-11-09 Olympus Optical Co Ltd 固体撮像素子
JP2006041183A (ja) * 2004-07-27 2006-02-09 Fujitsu Ltd 撮像装置
JP2008166632A (ja) * 2006-12-29 2008-07-17 Manabu Bonshihara 固体撮像装置及びその製造方法並びにカメラモジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114370A (ja) * 2010-11-26 2012-06-14 Fujikura Ltd 半導体パッケージ
WO2017094502A1 (ja) * 2015-11-30 2017-06-08 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
US10986292B2 (en) 2015-11-30 2021-04-20 Sony Semiconductor Solutions Corporation Solid-state image pickup device and electronic apparatus to increase yield
JP2018006443A (ja) * 2016-06-29 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2021089979A (ja) * 2019-12-04 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 半導体素子および電子機器

Also Published As

Publication number Publication date
WO2010086926A1 (ja) 2010-08-05
US20110147782A1 (en) 2011-06-23
CN102138215A (zh) 2011-07-27

Similar Documents

Publication Publication Date Title
WO2010086926A1 (ja) 光学デバイス及びその製造方法
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
US8368096B2 (en) Solid state image pick-up device and method for manufacturing the same with increased structural integrity
EP2597860B1 (en) Image capture device, endoscope, and manufacturing method of image capture device
JP4693827B2 (ja) 半導体装置とその製造方法
TWI549247B (zh) 晶片封裝體
US8500344B2 (en) Compact camera module and method for fabricating the same
TW201347153A (zh) 半導體裝置、半導體裝置之製造方法、半導體晶圓及電子機器
WO2009130839A1 (ja) 光学デバイスとこれを備えた電子機器
JP2006024891A (ja) 半導体装置及びその製造方法
WO2010086936A1 (ja) 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法
JP2010165939A (ja) 固体撮像装置及びその製造方法
CN109103208B (zh) 一种影像传感芯片的封装方法及封装结构
US20070120041A1 (en) Sealed Package With Glass Window for Optoelectronic Components, and Assemblies Incorporating the Same
KR101310742B1 (ko) 배면 조사형 이미지 센서 및 그 제조방법
JP2013161873A (ja) 固体撮像装置及びカメラモジュール
JP2009295880A (ja) 半導体装置、半導体装置の製造方法、半導体装置の検査方法
JP5965984B2 (ja) 撮像装置
TW202301451A (zh) 半導體裝置和製造半導體裝置的方法
JP2010040850A (ja) 半導体装置及びその製造方法
JP2008235789A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009