TWI574331B - 晶片封裝結構及形成方法 - Google Patents
晶片封裝結構及形成方法 Download PDFInfo
- Publication number
- TWI574331B TWI574331B TW103128253A TW103128253A TWI574331B TW I574331 B TWI574331 B TW I574331B TW 103128253 A TW103128253 A TW 103128253A TW 103128253 A TW103128253 A TW 103128253A TW I574331 B TWI574331 B TW I574331B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- pad
- forming
- circuit board
- trench
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10156—Shape being other than a cuboid at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
Description
本發明涉及半導體封裝技術,特別涉及一種晶片封裝結構及形成方法。
隨著科技水準的不斷發展,越來越多的消費電子產品對尺寸的要求越來越趨於小型化,例如目前的智慧手機日益輕薄小型化,以滿足廣大消費者對智慧手機便於攜帶且功能強大、高智慧的期望。由於消費電子產品越來越趨於小型化,目前對消費電子產品內的電子晶片的封裝技術提出了越來越高的要求。
公開號為CN102844769A的中國專利文獻公開了一種感測器封裝結構,請參考圖1,為所述感測器封裝結構的剖面結構示意圖,包括:基底10、位於基底10表面的感應晶片12和第一連接焊墊11,位於所述感應晶片12表面的第二連接焊墊14,所述第一連接焊墊11和第二連接焊墊14之間透過導線15相連接;位於所述感應晶片12周圍且覆蓋所述導線15的封裝層16,所述封裝層16完全覆蓋導線15、第二連接焊墊14表面和第一連接焊墊11表面,且利用所述封裝層16將感應晶片12與基底10固定。
由於部分封裝層16位於感應晶片12表面,使得所述感測器封裝結構的總厚度為基底10的厚度、感應晶片12的厚度與位於感應晶片12表面的封裝層16的厚度之和,所述感測器封裝結構的厚度較大,不利於產品小型化。
本發明解決的問題是提供一種晶片封裝結構及形成方法,能有效的降低晶片封裝結構的總厚度。
為解決上述問題,本發明提供一種晶片封裝結構的形成方法,包括:提供待封裝晶圓,所述待封裝晶圓包括複數個晶片,每一個晶片包括晶片功能區和位於所述晶片功能區外側的複數第一焊墊;沿著待封裝晶圓的切割道方向對待封裝晶圓進行蝕刻以形成溝槽,所述溝槽的寬度大於切割道的寬度;在所述切割道兩側的溝槽底部表面形成第二焊墊,在所述待封裝晶圓表面、溝槽的側壁和底部表面形成連接第一焊墊和第二焊墊的金屬互連層;在所述第一焊墊和金屬互連層表面形成鈍化層,且所述鈍化層暴露出第二焊墊表面;在所述第二焊墊表面形成連接結構;沿著切割道對待封裝晶圓進行切割形成分立的晶片;利用所述連接結構將所述分立的晶片與封裝電路板固定連接。
可選的,所述連接結構為錫球、銅柱或頂部表面具有金層的銅柱。
可選的,當連接結構為銅柱時,形成所述銅柱的具體技術為:在所述待封裝晶圓表面形成具有通孔的光罩層,所述通孔暴露出第二焊墊;利用電鍍技術在所述通孔內形成銅柱;去除所述光罩層。
可選的,當連接結構為頂部表面具有金層的銅柱時,形成所述頂部表面具有金層的銅柱的具體技術為:在所述待封裝晶圓表面形成具有通孔的光罩層,所述通孔暴露出第二焊墊;利用電鍍技術在所述通孔內形成銅柱;
利用電鍍技術或化學氣相沈積技術在所述銅柱的頂部表面形成金層;去除所述光罩層。
可選的,利用所述連接結構將分立的晶片與封裝電路板固定連接的技術為金屬鍵合技術。
可選的,當所述第一焊墊位於晶片功能區的兩側時,在每一個晶片具有第一焊墊的兩側的切割道對應位置形成溝槽;當所述第一焊墊位於晶片功能區的四周時,在每一個晶片具有第一焊墊的四周的切割道對應位置形成溝槽。
可選的,所述連接結構的高度小於所述溝槽的深度。
可選的,所述溝槽的深度等於所述連接結構的高度和封裝電路板的厚度之和。
可選的,所述溝槽的深度範圍為50微米~200微米。
可選的,所述封裝電路板為印刷電路板或軟性電路板。
本發明還提供了一種晶片封裝結構,包括:晶片和封裝電路板;所述晶片包括晶片功能區、位於所述晶片功能區外側的複數第一焊墊和位於晶片邊緣的溝槽,位於所述溝槽底部表面的第二焊墊,所述第二焊墊與第一焊墊之間透過金屬互連層電連接,覆蓋所述金屬互連層、第一焊墊且暴露出第二焊墊的鈍化層,位於所述第二焊墊表面的連接結構;透過所述連接結構將晶片和封裝電路板固定連接。
可選的,所述連接結構為錫球、銅柱或頂部表面具有金層的銅柱。
可選的,當所述第一焊墊位於晶片功能區的兩側時,所述溝槽位於每一個晶片的具有第一焊墊的兩側邊緣;當所述第一焊墊位於晶片功能區的四周時,所述溝槽位於每一個晶片的具有第一焊墊的四周邊緣。
可選的,所述封裝電路板為印刷電路板或軟性電路板。
可選的,所述連接結構的高度小於所述溝槽的深度。
可選的,所述溝槽的深度等於所述連接結構的高度和封裝電路板的厚度之和。
可選的,所述溝槽的深度範圍為50微米~200微米。
與現有技術相比,本發明的技術方案具有以下優點:本發明沿著待封裝晶圓的切割道方向對待封裝晶圓進行蝕刻以形成溝槽,所述溝槽的寬度大於切割道的寬度;在所述切割道兩側的溝槽底部表面形成第二焊墊和連接結構;利用所述連接結構將晶片和封裝電路板固定連接。由於所述連接結構位於晶片邊緣的溝槽內,因此本發明的晶片封裝結構的總厚度小於晶片的厚度、連接結構的高度和封裝電路板的厚度之和,從而有利於產品小型化。且由於至少部分切割道對應的位置形成溝槽,切割道對應位置的待封裝晶圓的位置變薄,利用較少的切割時間即能順利地將待封裝晶圓進行切割,且不容易對待封裝晶圓造成損傷。
進一步,當所述溝槽的深度等於所述連接結構的高度和封裝電路板的厚度之和,使得所述晶片封裝結構的總厚度僅等於晶片的厚度,從而可以大幅降低晶片的封裝尺寸,更有利於電子產品的小型化。
10‧‧‧基底
11‧‧‧第一連接焊墊
12‧‧‧感應晶片
14‧‧‧第二連接焊墊
15‧‧‧導線
16‧‧‧封裝層
100‧‧‧晶圓
110‧‧‧晶片
111‧‧‧晶片功能區
112‧‧‧第一焊墊
113‧‧‧第二焊墊
114‧‧‧金屬互連層
115‧‧‧鈍化層
120‧‧‧切割道
130‧‧‧溝槽
135‧‧‧連接結構
140‧‧‧封裝電路板
圖1是現有技術的一種感測器封裝結構的剖面結構示意圖;圖2至圖13是本發明實施例的晶片封裝結構的形成過程的結構示意圖。
由於現有技術的感測器封裝結構的總厚度為基底的厚度、感應晶片的厚度和位於感應晶片表面的封裝層的厚度之和,所述感測器封裝結構的總厚度較大,不利於產品小型化,因此,本發明提供了一種晶片封裝結構及形成方法,先在晶片的邊緣形成溝槽,並在溝槽的底部形成連接結構,利用所述連接結構將晶片和封裝電路板固定連接,由於用於固定連接的連接結構位於所述溝槽內,因此本發明實施例的晶片封裝結構的總厚度小於晶片的厚度、連接結構的高度和封裝電路板的厚度之和,從而有利於產品小型化。
為使本發明的上述目的、特徵和優點能夠更為明顯易懂,下面結合附圖對本發明的具體實施例做詳細的說明。
本發明實施例提供了一種晶片封裝結構的形成方法,請參考圖2~圖13,為所述晶片封裝結構的形成方法的結構示意圖。
請一併參考圖2、圖3和圖4,圖2為整個待封裝晶圓的俯視結構示意圖,圖3為部分待封裝晶圓的俯視結構示意圖,圖4是沿著圖3的AA’線方向的部分待封裝晶圓的剖面結構示意圖,提供待封裝晶圓100,所述待封裝晶圓100包括複數個晶片110和位於晶片110之間的切割道120,每一個晶片110包括晶片功能區111和位於所述晶片功能區111外側的複數第一焊墊112。
所述待封裝晶圓100包括複數呈矩陣排列的晶片110和位於晶片110之間的切割道120,後續對待封裝晶圓100進行切片時沿著所述切割道120將待封裝晶圓100切割成複數個分立的晶片。
所述待封裝晶圓100的每一個晶片110包括晶片功能區111和位於所述晶片功能區111外側的複數第一焊墊112。所述晶片功能區111為晶片的核心電路或感測器單元,例如圖像感測器的感光單元、指紋感應單元等。所述第一焊墊112與晶片功能區111電連接,用於將晶片功能區111與後續封裝的封裝
電路板電連接。在本實施例中,所述晶片110為指紋感測器晶片,所述晶片功能區111內具有指紋感應單元。
在本實施例中,所述第一焊墊112位於晶片功能區111的兩側,後續在每一個晶片110具有第一焊墊112的兩側的切割道120對應位置形成溝槽。在其他實施例中,當所述第一焊墊位於晶片功能區的四周時,後續在每一個晶片具有第一焊墊的四周的切割道對應位置形成溝槽。
請參考圖5和圖6,圖5為所述部分待封裝晶圓的俯視結構示意圖,圖6是沿著圖5的AA’線方向的部分待封裝晶圓的剖面結構示意圖,沿著待封裝晶圓100的切割道120方向對待封裝晶圓110進行蝕刻,形成溝槽130,所述溝槽130的寬度大於切割道120的寬度,所述溝槽130與晶片功能區111位於晶片110的同一側。
在本實施例中,形成所述溝槽130的技術包括:在所述待封裝晶圓100表面形成第一光阻層(未圖示),對所述第一光阻層進行曝光顯影,形成圖形化的第一光阻層,所述圖形化的第一光阻層對應于後續形成的溝槽的位置;以所述圖形化的第一光阻層為光罩,對所述待封裝晶圓100表面進行蝕刻以形成溝槽130。
所述溝槽130的位置對應於切割道120的位置,所述溝槽130的長度方向與對應的切割道120方向平行,所述溝槽130的寬度方向與對應的切割道120方向平行。在本實施例中,所述第一焊墊112位於晶片功能區111的兩側,因此在每一個晶片110具有第一焊墊112的兩側的切割道120對應位置形成溝槽130。在其他實施例中,當所述第一焊墊位於晶片功能區的四周時,在每一個晶片具有第一焊墊的四周的切割道對應位置形成溝槽。
在本實施例中,每一個晶片110對應的溝槽130的長度等於晶片110的邊長,即對所述待封裝晶圓100表面進行蝕刻時,所有橫向或所有縱向的
切割道120對應的位置都被切割形成的溝槽130。在其他實施例中,請參考圖7,每一個晶片110對應的溝槽130的長度也可以小於晶片110的邊長。
在本實施例中,所述溝槽130的中心線位置與切割道120中心線位置相重疊,且由於所述溝槽130的寬度大於切割道120的寬度,位於切割道120兩側的溝槽130底部後續用於形成第二焊墊和連接結構。在其他實施例中,所述溝槽的中心線位置與切割道中心線位置有少許偏差,但所述切割道完全位於溝槽的區域內,且位於切割道兩側的溝槽底部後續用於形成第二焊墊和連接結構。
在本實施例中,所述溝槽130的深度範圍為50微米~200微米。在其他實施例中,所述溝槽的深度和寬度也可以為其他合適的值。
請參考圖8和圖9,圖8為所述部分待封裝晶圓的俯視結構示意圖,圖9是沿著圖8的AA’線方向的部分待封裝晶圓的剖面結構示意圖,在所述切割道120兩側的溝槽130底部表面形成第二焊墊113,在所述待封裝晶圓100表面、溝槽130的側壁和底部表面形成連接第一焊墊112和第二焊墊113的金屬互連層114。
在本實施例中,形成所述第二焊墊113和金屬互連層114的具體技術包括:利用物理氣相沈積技術在所述待封裝晶圓100表面、溝槽130的側壁和底部表面形成金屬互連薄膜(未圖示),對所述金屬互連薄膜進行蝕刻,形成位於切割道120兩側的溝槽130底部表面的第二焊墊113和連接所述第一焊墊112和第二焊墊113的金屬互連層114。所述第二焊墊113與第一焊墊112一一對應。所述第二焊墊113和金屬互連層114的材料為鋁、鋁銅合金等。
在其他實施例中,也可以採用電鍍技術形成所述第二焊墊和金屬互連層。在其他實施例中,所述第二焊墊和金屬互連層也可以採用不同技術分開形成。
請參考圖10,在所述第一焊墊112和金屬互連層114表面形成鈍化層115,且所述鈍化層115暴露出第二焊墊113表面。
所述鈍化層115用於將第一焊墊112和金屬互連層114與外界隔離,避免外界的水氣、雜物會影響第一焊墊112和金屬互連層114的電學性能。所述鈍化層115的材料為氧化矽、氮化矽、氮氧化矽、氮碳化矽或樹脂等。在本實施例中,所述鈍化層115的材料為氧化矽,形成所述鈍化層115的具體技術為:在所述待封裝晶圓100表面、第一焊墊112、第二焊墊113和金屬互連層114表面形成鈍化薄膜,對所述第二焊墊113和晶片功能區111對應位置的鈍化薄膜進行蝕刻,直到暴露出所述第二焊墊113和晶片功能區111,形成覆蓋所述第一焊墊112和金屬互連層114表面且暴露出所述第二焊墊113表面的鈍化層115。所述暴露出的第二焊墊113表面後續用於形成連接結構。
在本實施例中,由於所述晶片110為指紋感測器晶片,因此蝕刻去除了所述晶片功能區111表面的鈍化薄膜。在其他實施例中,也可以不去除所述晶片功能區表面的鈍化薄膜,只去除第二焊墊表面的鈍化層。
請參考圖11,在所述第二焊墊113表面形成連接結構135。
所述連接結構135用於後續將晶片與封裝電路板固定連接。所述連接結構135為錫球、銅柱或頂部表面具有金層的銅柱。
在本實施例中,所述連接結構135為銅柱,形成所述銅柱的技術包括:在所述待封裝晶圓100表面形成具有通孔的光罩層(未圖示),所述通孔底部暴露出所述第二焊墊113表面;利用電鍍技術在所述通孔內形成銅柱,所述銅柱的高度小於所述通孔的高度且小於所述溝槽的深度;去除所述光罩層。在本實施例中,所述光罩層為光阻層,在其他實施例中,所述光罩層還可以為其他硬光罩層,例如氧化矽層、氮化矽層、樹脂層等。由於用於固定連接的連接結構135位於所述溝槽130內,因此本發明實施例的晶片封裝結構的總厚
度小於晶片的厚度、連接結構的高度和封裝電路板的厚度之和,從而有利於產品小型化。且由於所述銅柱的高度小於所述溝槽的深度,因此利用所述連接結構135將晶片與封裝電路板固定連接時,最終形成的晶片封裝結構的總厚度小於晶片的厚度和封裝電路板的厚度之和,進一步有利於最終形成的電子設備小型化。
在其他實施例中,所述連接結構還可以為頂部表面具有金層的銅柱,形成技術包括:在所述待封裝晶圓表面形成具有通孔的光罩層,所述通孔底部暴露出所述第二焊墊表面;利用電鍍技術在所述通孔內形成銅柱,所述銅柱的高度小於所述通孔的高度且小於所述溝槽的深度;利用電鍍技術或化學氣相沈積技術在銅柱的頂部表面形成金層;去除所述光罩層。由於金層的導通電阻更小,有利於提高導通電流,且延展性更好,更容易利用金屬鍵合的方式與封裝電路板對應的焊墊相鍵合從而固定連接。
當所述連接結構135為銅柱或頂部表面具有金層的銅柱時,先形成所述銅柱或頂部表面具有金層的銅柱,再對所述待封裝晶圓進行切割形成分立的晶片。
在其他實施例中,當所述連接結構為錫球時,先對所述待封裝晶圓進行切割形成分立的晶片,再在暴露出的第二焊墊表面形成錫球,利用所述錫球將所述分立的晶片與封裝電路板固定連接。
請參考圖12,沿著切割道120(請參考圖11)對待封裝晶圓100進行切割形成分立的晶片110。
對待封裝晶圓100進行切片的技術為切片刀切割或雷射切割,其中由於雷射切割具有更小的切口寬度,因此本實施例採用雷射對待封裝晶圓100進行切割。所述切割技術沿著切割道120對待封裝晶圓100進行切割,且由於至少部分切割道對應的位置形成溝槽,對應位置的待封裝晶圓100的位置變
薄,利用較少的切割時間即能順利地將待封裝晶圓100進行切割,且不容易對待封裝晶圓100造成損傷。
請參考圖13,利用所述連接結構135將所述分立的晶片110與封裝電路板140固定連接。
所述封裝電路板140為印刷電路板(PCB)或軟性電路板(FPC),所述封裝電路板140具有焊墊(未圖示)和金屬線(未圖示),所述連接結構135與封裝電路板140的焊墊相連接,使得分立的晶片110與封裝電路板140固定連接。所述封裝電路板140的厚度可以小於、等於或大於所述溝槽的深度。在本實施例中,所述封裝電路板140的厚度和連接結構135的高度之和等於溝槽的深度,使得所述晶片封裝結構的總厚度僅等於晶片的厚度,從而可以大幅降低晶片的封裝尺寸,有利於電子產品的小型化。
在本實施例中,所述連接結構135為銅柱,所述銅柱透過金屬鍵合技術與封裝電路板140的焊墊相連接鍵合,使得所述分立的晶片110與封裝電路板140固定連接。所述金屬鍵合技術為共晶鍵合、金屬擴散鍵合、陽極鍵合、粘結鍵合等其中的一種。
在其他實施例中,所述連接結構為頂部表面具有金層的銅柱,所述頂部表面具有金層的銅柱透過金屬鍵合技術與封裝電路板的焊墊相連接鍵合,使得所述分立的晶片與封裝電路板固定連接。所述金屬鍵合技術為共晶鍵合、金屬擴散鍵合、陽極鍵合、粘結鍵合等其中的一種。
在其他實施例中,當所述連接結構為錫球時,對待封裝晶圓進行切割形成分立的晶片後,在晶片暴露出的第二焊墊表面形成用於焊接錫球,並透過焊接技術使得所述錫球與封裝電路板的焊墊相焊接,從而使得所述分立的晶片與封裝電路板固定連接。
利用上述形成方法,本發明實施例還提供了一種晶片封裝結構,請參考圖13,為所述晶片封裝結構的剖面結構示意圖,包括:晶片110和封裝電路板140;所述晶片110包括晶片功能區111、位於所述晶片功能區111外側的複數第一焊墊112和位於晶片110邊緣的溝槽,位於所述溝槽底部表面的第二焊墊113,所述第二焊墊113與第一焊墊112之間透過金屬互連層114電連接,覆蓋所述金屬互連層114、第一焊墊112且暴露出第二焊墊113的鈍化層115,位於所述第二焊墊114表面的連接結構135;透過所述連接結構135將晶片110和封裝電路板140固定連接。
所述連接結構135為錫球、銅柱或頂部表面具有金層的銅柱。所述連接結構135的高度大於、小於或等於所述溝槽的深度。在本實施例中,所述連接結構135小於所述溝槽的深度,且所述溝槽的深度等於所述連接結構的高度和封裝電路板的厚度之和,從而能有效的降低晶片封裝結構的厚度,有利於電子產品的小型化。
在本實施例中,當所述第一焊墊112位於晶片功能區111的兩側時,所述溝槽位於每一個晶片110的具有第一焊墊112的兩側邊緣。在其他實施例中,當所述第一焊墊位於晶片功能區的四周時,所述溝槽位於每一個晶片的具有第一焊墊的四周邊緣。
在本實施例中,所述溝槽的深度範圍為50微米~200微米。在其他實施例中,所述溝槽的深度也可以為其他合適的值。
雖然本發明披露如上,但本發明並非限定於此。任何本領域技術人員,在不脫離本發明的精神和範圍內,均可作各種更動與修改,因此本發明的保護範圍應當以申請專利範圍所限定的範圍為準。
110‧‧‧晶片
111‧‧‧晶片功能區
112‧‧‧第一焊墊
113‧‧‧第二焊墊
114‧‧‧金屬互連層
115‧‧‧鈍化層
135‧‧‧連接結構
140‧‧‧封裝電路板
Claims (17)
- 一種晶片封裝結構的形成方法,包括:提供待封裝晶圓,所述待封裝晶圓包括複數個晶片,每一個晶片包括晶片功能區和位於所述晶片功能區外側的複數第一焊墊;沿著待封裝晶圓的切割道方向對待封裝晶圓進行蝕刻,形成溝槽,所述溝槽的寬度大於切割道的寬度,且所述溝槽與晶片功能區位於晶片的同一側;在所述切割道兩側的溝槽底部表面形成第二焊墊,在所述待封裝晶圓表面、溝槽的側壁和底部表面形成連接第一焊墊和第二焊墊的金屬互連層;在所述第一焊墊和金屬互連層表面形成鈍化層,且所述鈍化層暴露出第二焊墊表面;在所述第二焊墊表面形成連接結構,所述連接結構為錫球或銅柱;沿著切割道對待封裝晶圓進行切割形成分立的晶片;利用所述連接結構將所述分立的晶片與封裝電路板固定連接,所述封裝電路板與晶片功能區位於晶片的同一側。
- 如請求項1所述的晶片封裝結構的形成方法,所述連接結構為頂部表面具有金層的銅柱。
- 如請求項2所述的晶片封裝結構的形成方法,當連接結構為銅柱時,形成所述銅柱的具體技術為:在所述待封裝晶圓表面形成具有通孔的光罩層,所述通孔暴露出第二焊墊;利用電鍍技術在所述通孔內形成銅柱;去除所述光罩層。
- 如請求項2所述的晶片封裝結構的形成方法,當連接結構為頂部表面具有金層的銅柱時,形成所述頂部表面具有金層的銅柱的具體技術為:在所述待封裝晶圓表面形成具有通孔的光罩層,所述通孔暴露出第二焊墊;利用 電鍍技術在所述通孔內形成銅柱;利用電鍍技術或化學氣相沈積技術在所述銅柱的頂部表面形成金層;去除所述光罩層。
- 如請求項2或4所述的晶片封裝結構的形成方法,利用所述連接結構將分立的晶片與封裝電路板固定連接的技術為金屬鍵合技術。
- 如請求項1所述的晶片封裝結構的形成方法,當所述第一焊墊位於晶片功能區的兩側時,在每一個晶片具有第一焊墊的兩側的切割道對應位置形成溝槽;當所述第一焊墊位於晶片功能區的四周時,在每一個晶片具有第一焊墊的四周的切割道對應位置形成溝槽。
- 如請求項1所述的晶片封裝結構的形成方法,所述連接結構的高度小於所述溝槽的深度。
- 如請求項1所述的晶片封裝結構的形成方法,所述溝槽的深度等於所述連接結構的高度和封裝電路板的厚度之和。
- 如請求項1所述的晶片封裝結構的形成方法,所述溝槽的深度範圍為50微米~200微米。
- 如請求項1所述的晶片封裝結構的形成方法,所述封裝電路板為印刷電路板或軟性電路板。
- 一種晶片封裝結構,包括:晶片和封裝電路板;所述晶片包括:晶片功能區;位於所述晶片功能區外側的複數第一焊墊和位於晶片邊緣的溝槽,其中,所述溝槽與晶片功能區位於晶片的同一側;位於所述溝槽底部表面的第二焊墊,所述第二焊墊與第一焊墊之間透過金屬互連層電連接;覆蓋所述金屬互連層、第一焊墊且暴露出第二焊墊的鈍化層; 位於所述第二焊墊表面的連接結構,所述連接結構為錫球或銅柱;透過所述連接結構將晶片和封裝電路板固定連接,其中,所述封裝電路板與晶片功能區位於晶片的同一側。
- 如請求項11所述的晶片封裝結構,所述連接結構為頂部表面具有金層的銅柱。
- 如請求項11所述的晶片封裝結構,當所述第一焊墊位於晶片功能區的兩側時,所述溝槽位於每一個晶片的具有第一焊墊的兩側邊緣;當所述第一焊墊位於晶片功能區的四周時,所述溝槽位於每一個晶片的具有第一焊墊的四周邊緣。
- 如請求項11所述的晶片封裝結構,所述封裝電路板為印刷電路板或軟性電路板。
- 如請求項11所述的晶片封裝結構,所述連接結構的高度小於所述溝槽的深度。
- 如請求項11所述的晶片封裝結構,所述溝槽的深度等於所述連接結構的高度和封裝電路板的厚度之和。
- 如請求項11所述的晶片封裝結構,所述溝槽的深度範圍為50微米~200微米。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310428902.0A CN103489802B (zh) | 2013-09-18 | 2013-09-18 | 芯片封装结构及形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201513244A TW201513244A (zh) | 2015-04-01 |
TWI574331B true TWI574331B (zh) | 2017-03-11 |
Family
ID=49829938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103128253A TWI574331B (zh) | 2013-09-18 | 2014-08-18 | 晶片封裝結構及形成方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN103489802B (zh) |
TW (1) | TWI574331B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9602804B2 (en) * | 2015-03-26 | 2017-03-21 | Intel Corporation | Methods of forming integrated package structures with low Z height 3D camera |
US20160307873A1 (en) * | 2015-04-16 | 2016-10-20 | Mediatek Inc. | Bonding pad arrangment design for semiconductor package |
CN104851853A (zh) * | 2015-05-19 | 2015-08-19 | 苏州晶方半导体科技股份有限公司 | 指纹识别芯片的封装结构及封装方法 |
CN106257669B (zh) * | 2016-07-14 | 2018-12-28 | 王培林 | 功率器件及其制备方法 |
CN108447842A (zh) * | 2018-04-28 | 2018-08-24 | 苏州晶方半导体科技股份有限公司 | 一种指纹芯片的封装结构以及封装方法 |
CN109449120A (zh) * | 2018-09-29 | 2019-03-08 | 中国电子科技集团公司第十研究所 | 一种优化划片质量的方法 |
CN110854070A (zh) * | 2019-11-19 | 2020-02-28 | 华天科技(昆山)电子有限公司 | 半导体器件及其封装方法 |
CN114391305B (zh) * | 2021-05-06 | 2023-06-13 | 英诺赛科(苏州)科技有限公司 | 氮化物基半导体模块及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4622574A (en) * | 1985-07-29 | 1986-11-11 | The Perkin-Elmer Corporation | Semiconductor chip with recessed bond pads |
US20070216028A1 (en) * | 2006-03-14 | 2007-09-20 | Samsung Electronics Co., Ltd. | Micro-element package and manufacturing method thereof |
-
2013
- 2013-09-18 CN CN201310428902.0A patent/CN103489802B/zh active Active
-
2014
- 2014-08-18 TW TW103128253A patent/TWI574331B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4622574A (en) * | 1985-07-29 | 1986-11-11 | The Perkin-Elmer Corporation | Semiconductor chip with recessed bond pads |
US20070216028A1 (en) * | 2006-03-14 | 2007-09-20 | Samsung Electronics Co., Ltd. | Micro-element package and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN103489802B (zh) | 2016-09-28 |
CN103489802A (zh) | 2014-01-01 |
TW201513244A (zh) | 2015-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI574331B (zh) | 晶片封裝結構及形成方法 | |
US9231018B2 (en) | Wafer level packaging structure for image sensors and wafer level packaging method for image sensors | |
US8673690B2 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
TWI582913B (zh) | 半導體封裝件及其製法 | |
JP2005252078A (ja) | 半導体装置及びその製造方法 | |
TWI493634B (zh) | 晶片封裝體及其形成方法 | |
US9601531B2 (en) | Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions | |
KR102222415B1 (ko) | 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법 | |
TWI594382B (zh) | 電子封裝件及其製法 | |
TWI485818B (zh) | 晶片封裝體及其形成方法 | |
US20210242112A1 (en) | Semiconductor device with frame having arms and related methods | |
TW201250959A (en) | Semiconductor structure and fabrication method thereof | |
TWI540616B (zh) | 晶圓級晶片陣列及其製造方法 | |
US8426303B2 (en) | Manufacturing method of semiconductor device, and mounting structure thereof | |
KR101059625B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
CN203521394U (zh) | 芯片封装结构 | |
CN211929479U (zh) | 半导体器件 | |
CN103681610B (zh) | 芯片叠层结构及其制造方法 | |
JP4371719B2 (ja) | 半導体装置及びその製造方法 | |
US8836134B2 (en) | Semiconductor stacked package and method of fabricating the same | |
Beelen-Hendrikx | Trends in IC packaging | |
TWI249214B (en) | Assembly process | |
US10074581B2 (en) | Chip package having a patterned conducting plate and a conducting pad with a recess | |
JP2008016527A (ja) | 半導体装置およびその製造方法 | |
JP2010199625A (ja) | 半導体装置及びその製造方法 |