CN114391305B - 氮化物基半导体模块及其制造方法 - Google Patents

氮化物基半导体模块及其制造方法 Download PDF

Info

Publication number
CN114391305B
CN114391305B CN202180004494.9A CN202180004494A CN114391305B CN 114391305 B CN114391305 B CN 114391305B CN 202180004494 A CN202180004494 A CN 202180004494A CN 114391305 B CN114391305 B CN 114391305B
Authority
CN
China
Prior art keywords
conductive
semiconductor
semiconductor device
semiconductor chip
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180004494.9A
Other languages
English (en)
Other versions
CN114391305A (zh
Inventor
姚卫刚
周春华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Priority to CN202210358136.4A priority Critical patent/CN114980481A/zh
Publication of CN114391305A publication Critical patent/CN114391305A/zh
Application granted granted Critical
Publication of CN114391305B publication Critical patent/CN114391305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1059—Connections made by press-fit insertion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

包括可移除地压配在形成于印刷电路板(50A)中的腔(510A)中的半导体装置(30A)的半导体模块(10A)及其制造方法。所述半导体装置(30A)和所述印刷电路板(50A)的腔(510A)可彼此配合并分别充当电插头和电插座。可以免去在所述印刷电路板(50A)上焊接所述半导体装置(30A)。因此，封装过程可以更加灵活，且焊料接头的可靠性问题可被去除。

Description

氮化物基半导体模块及其制造方法
技术领域
本发明总体上涉及一种电子装置封装。更确切地说，本发明涉及一种包含装配在印刷电路板(PCB)中的氮化物半导体装置的氮化物基半导体模块及制造PCB和半导体装置的方法。
背景技术
氮化镓(GaN)装置等氮化物半导体装置在大功率开关和高频应用等半导体技术和装置的发展中十分普遍。通常，氮化物半导体装置封装在有引线或无引线封装中，并借助通孔安装或表面安装式组装在印刷电路板(PCB)中。这两种工艺都需要使用焊料，以提供组件与PCB之间的电连接。由于焊接接头与PCB的热膨胀系数不匹配，焊接接头可能会劣化，并且在功率循环中存在可靠性问题。对于大功率开关和高频应用来说，通过PCB的散热路径不足以耗散掉装置产生的热量。此外，引线封装的引线具有寄生阻抗和电抗，限制了高频性能。因此，需要改进氮化物半导体装置的封装设计，使得它们可以更灵活地进行大批量生产，并且更加可靠。
发明内容
本公开的目标是提供一种可以解决上述可靠性及寄生阻抗和电抗问题的电子封装及其制造方法。
根据本申请的一个方面，提供包括可移除地压配在形成于印刷电路板中的腔中的氮化物基装置的氮化物基半导体模块及其制造方法。氮化物基半导体装置和印刷电路板的腔可彼此配合并分别充当电插头和电插座。可以免去在印刷电路板上焊接氮化物基装置。因此，封装过程可以更加灵活，且焊料接头的可靠性问题可被去除。此外，散热器可在半导体装置接收在印刷电路板的腔中之后安装在半导体装置的顶部和/或底部上。散热效率可大大增强。
根据本申请的另一方面，半导体装置包括：氮化物基芯片，其具有形成有多个导电衬垫的有源表面和与有源表面相对的无源表面；壳体，其围封氮化物基芯片且具有顶表面、底表面和多个侧表面；以及多个导电路径，其配置成将氮化物基芯片电连接到外部系统，每一导电路径具有在多个侧表面上露出且在多个侧表面上面沿着多个侧表面从壳体的顶表面延伸到底表面的多个外部导电触点。壳体具有大体上与氮化物基芯片的形状共形的形状，从而实现芯片级封装。多个外部导电触点可与印刷电路板的腔中的多个内部导电引线电耦合，使得氮化物基半导体装置可以充当电插头，从而与由印刷电路板的腔充当的电插座配合。
根据本申请的又一方面，印刷电路板包括：上表面；与上表面相对的下表面；布置于上表面和下表面之间的一个或多个衬底层；腔，其具有大体上垂直于上表面和下表面的一个或多个内侧壁；以及多个内部导电引线，其固定在印刷电路板的上表面上并从其延伸，且弯曲到腔中。印刷电路板的腔具有与氮化物基半导体装置的壳体的形状共形的形状，使得氮化物基半导体装置可以可移除地压配到印刷电路板的腔中。印刷电路板的腔中的多个内部导电引线配置成可弹性地接触氮化物基半导体装置的多个外部导电触点并且可与其电耦合，使得腔可以充当电插座，从而与由氮化物基半导体装置充当的电插头配合。
附图说明
下文参考附图更详细地描述本公开的优选实施例，在附图中：
图1A是根据本公开的实施例的半导体模块的简化俯视图，图1B是沿着图1A中的切割线A-A'截得的半导体模块的横截面视图；
图2是根据本申请的实施例的安装有散热器的电子组合件的横截面视图；
图3A是根据本发明的另一实施例的半导体模块的简化俯视图，图3B是沿着图3A中的切割线A-A'截得的横截面视图；
图4是根据本申请的另一实施例的安装有散热器的电子组合件的横截面视图；
图5A示出图1A中的半导体装置的俯视图的更多细节，图5B示出图1B中的半导体装置的横截面视图的更多细节；
图6A是根据本发明的另一实施例的半导体装置的俯视图，图6B是沿着图6A中的切割线A-A'截得的横截面视图；
图7A、图7B、图7C、图7D、图7E、图7F、图7G和图7H描绘用于制造多个根据图5A和图5B的实施例的半导体装置的方法的步骤；
图8A、图8B、图8C、图8D、图8E、图8F、图8G和图8H描绘用于制造多个根据图6A和图6B的实施例的半导体装置的方法的步骤；
图9A示出图1A的印刷电路板的俯视图的更多细节，图9B示出图1B的印刷电路板的横截面视图的更多细节；
图10A和图10B示出半导体装置如何装配到图9A和图9B的印刷电路板中；
图11A、图11B和图11C描绘用于制造根据图9A和图9B的实施例的印刷电路板的方法的步骤；
图12A示出图2A的印刷电路板的俯视图的更多细节，图12B示出图2B的印刷电路板的横截面视图的更多细节；
图13A和图13B示出半导体装置如何装配到图12A和12B的印刷电路板中；
图14A、图14B和图14C描绘用于制造根据图12A和图12B的实施例的印刷电路板的方法的步骤。
应注意，各种特征可能并不按比例绘制。事实上，为了论述的清晰性起见，可任意增加或减小各种特征的尺寸。
具体实施方式
根据以下结合附图作出的详细描述将容易理解本公开的优选实施例。在所有附图和详细描述中使用共同参考标号来指示相同或相似组件。
相对于特定组件或组件群组或者组件或组件群组的特定平面针对如相关联图中所示组件的定向指定例如“上方”、“下方”、“向上”、“左”、“右”、“向下”、“第一”、“第二”、“竖直”、“水平”、“侧”、“较高”、“下”、“上”、“上面”、“下面”等空间描述。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式进行空间布置，其限制条件为本公开的实施例的优点是不会因此布置而有偏差。
此外，应注意，在实际装置中，由于装置制造条件，描绘为近似矩形的各种结构的实际形状可能会弯曲、具有圆边、具有稍微不均匀的厚度等。使用直线和直角仅仅是为了方便表示层和特征。
在以下描述中，作为优选实例阐述了包括可移除地压配在印刷电路板中的半导体装置的半导体模块及其制造方法，等等。本领域的技术人员将清楚，可以在不脱离本公开的范围和精神的情况下进行包含添加和/或替换在内的修改。可以省略具体细节，以免模糊本公开；然而，编写本公开是为了使本领域技术人员能够在不进行不当实验的情况下实践本文中的教示。
图1A是根据本公开的实施例的半导体模块10A的简化俯视图，图1B是沿着图1A中的切割线A-A'截得的半导体模块10A的横截面视图。
半导体模块10A可包括印刷电路板50A。印刷电路板50A可以是具有导电层的多层板，所述导电层经图案化且形成于可为玻璃纤维或其它绝缘衬底层的衬底层之间。印刷电路板50A可具有腔510A和多个内部导电引线520，所述内部导电引线从印刷电路板50A的表面501延伸并弯曲到腔510A中。
半导体装置30A可具有壳体31A和在壳体31A的多个侧表面303上露出的多个外部导电触点341。
印刷电路板50A的腔510A和半导体装置30A的壳体31A可具有彼此共形的形状，使得半导体装置30A可以可移除地压配到印刷电路板50A的腔510A中。
半导体的多个外部导电触点341可配置成可弹性地接触印刷电路板50A的腔510A中的多个内部导电引线520并且可与其电耦合，使得半导体装置30A可充当电插头，从而与充当电插座的腔510A配合。
参考图2。在一些实施例中，在半导体装置30A装配到印刷电路板50A的腔510A中之后，可以在半导体装置30A的顶表面上安装第一散热器910A，并在半导体装置30A的底表面上安装第二散热器920A。
图3A是根据本发明的另一实施例的半导体模块10B的简化俯视图，图3B是沿着图3A中的切割线A-A'截得的横截面视图。图3A-3B的半导体模块10B类似于图1A-1B的半导体模块10A，但是半导体模块10B包括具有腔510B的印刷电路板50B，所述腔具有盲孔结构。为简单起见，图3A-3B和图1A-1B中的相同元件具有相同的参考标号，并且不再另外详细描述。
参考图4。在一些实施例中，在半导体装置30A装配到印刷电路板50B的腔510B中之后，可以在半导体装置的顶表面上安装散热器910B。
应理解，半导体模块可进一步包括安装到印刷电路板的其它电子组件。所述其它电子组件可包含不同种类的半导体或IC装置、晶体管、二极管、例如电阻器、电容器、电阻器包、电感器、变换器的无源电子组件，以及例如连接器、跨接导线、柱、柄部、引导件、机械支架和机械装置的其它组件。
图5A示出图1A的半导体装置30A的俯视图的更多细节，图5B示出半导体装置30A的横截面视图的更多细节。
半导体装置30A可包括半导体芯片310、围封半导体芯片310且配置成保护半导体芯片的壳体31A，以及配置成将半导体芯片310电连接到外部系统(未示出)的多个导电路径32A。
半导体芯片可具有形成有多个导电衬垫313的有源表面311；以及与有源表面相对的无源表面312。
在各种实施例中，半导体芯片310可以是例如但不限于包含多个半导体层的氮化物基芯片，并且半导体层可包含例如氮化镓(GaN)、氮化铝镓(AlGaN)、硅或氟离子的材料。
壳体31A可具有顶表面301、底表面302和多个侧表面303。壳体31A可包括定位在半导体芯片310下方的绝缘层320和围绕半导体芯片310的包封层330。壳体31A可大体上形成为与半导体芯片310的形状大体上共形的形状，以实现芯片级封装。
绝缘层320可具有面向半导体芯片310的第一表面321和与第一表面321相对的第二表面322。绝缘层320的第一表面321可与半导体芯片310的有源表面311接触。
包封层330可具有邻近半导体芯片310的无源表面312的第一表面331，以及与第一表面331相对且邻近绝缘层320的第二表面322的第二表面332。
包封层330的第一表面331可与半导体芯片310的无源表面312大体上共平面。因而，包封层330的第一表面331和半导体芯片310的无源表面312形成半导体装置30A的顶表面。
包封层330的第二表面332可与绝缘层320的第二表面322大体上共平面。因而，包封层330的第二表面332和绝缘层320的第二表面322形成半导体装置30A的底表面。
在一些实施例中，所述多个侧表面303可大体上垂直于半导体芯片310的有源表面311。也就是说，侧表面303可大体上与半导体芯片310的有源表面311形成90°的角度。在一些实施例中，侧表面303可以倾斜并与半导体芯片310的有源表面311形成角度α。角度α可在大致90°到大致135°的范围内。
所述多个导电路径32A可包括多个外部导电触点341，所述外部导电触点在壳体31A的侧表面303上露出并沿着其延伸以提供到外部电路(未示出)的电连接。在一些实施例中，所述多个外部导电触点341可沿着侧表面303的整个高度从壳体31A的底表面302延伸到顶表面301。
在一些实施例中，半导体装置310可包括一个或多个晶种层(未示出)，它们分别安置在所述一个或多个外部导电触点341下面以增强外部导电触点341和包封层之间的粘附。
所述多个导电路径32A可进一步包括多个导电通孔351，所述导电通孔与半导体芯片310的导电衬垫313电耦合，并大体上纵向地从半导体芯片310的有源表面311延伸到壳体31A的底表面302。所述多个导电通孔可形成为穿过绝缘层从绝缘层320的第一表面321到第二表面322。
所述多个导电路径32A可进一步包括多个导电迹线352，所述导电迹线分别从导电通孔351且在底表面302上面大体上横向地延伸到壳体31A的侧表面303，以与外部导电触点341电耦合。导电迹线352可在绝缘层320的第二表面322和包封层330的第二表面332上形成。
导电迹线352和外部导电触点341形成接收半导体芯片的杯形件。由导电迹线352和外部导电触点341形成的杯形件可环绕/围封半导体芯片。由导电迹线352和外部导电触点341形成的杯形件可环绕/围封绝缘层320。由导电迹线352和外部导电触点341形成的杯形件可环绕/围封包封层330。
图6A是根据本发明的另一实施例的半导体装置30B的俯视图，图6B是沿着图6A中的切割线A-A'截得的横截面视图。图6A-6B的半导体装置30B类似于图5A-5B的半导体装置30A，但是其包封层430配置成完全包封半导体芯片310。为简单起见，图6A-6B和图5A-5B中的相同元件具有相同的参考标号，并且不再另外详细描述。
如图6A和6B中所示，包封层430可具有在半导体芯片的无源表面312上方的第一表面431，以及与第一表面431相对且邻近绝缘层320的第二表面322的第二表面432。因而，包封层的第一表面431形成半导体装置30B(或壳体)的顶表面。
图7A、7B、7C、7D、7E、7F、7G和7H描绘用于制造多个根据图5A-5B的实施例的半导体装置的方法的步骤。为简单起见，此实施例中仅示出两个半导体装置。应理解，方法可用于制造一批任何数目个半导体装置。
在图7A中所示的步骤中，提供底板并向其施加多个绝缘粘合剂。底板可包括但不限于硅(Si)或碳化硅(SiC)衬底。绝缘粘合剂可呈通过分配或打印过程施加在底板上的糊剂的形式。或者，绝缘粘合剂可呈通过拾放过程施加在底板上的膜的形式。
在图7B中所示的步骤中，在绝缘粘合剂上倒装多个半导体芯片，其中每个半导体芯片的导电衬垫面向绝缘粘合剂。接着，可以固化绝缘粘合剂以将半导体芯片固定在底板上并在半导体芯片下面分别形成多个绝缘层。
在图7C中所示的步骤中，可以施加包封物以形成环绕所述多个半导体芯片且在绝缘层上面的包封层。包封层可具有：第一表面，其邻近半导体芯片的无源表面且与其大体上共平面；以及第二表面，其邻近绝缘层的第二表面且与其大体上共平面。可以施加包封层以环绕半导体芯片，而不遮盖半导体芯片的无源表面。或者，可以施加包封层以完全遮盖半导体芯片，然后移除包封层的顶部部分，露出半导体芯片的无源表面。
在图7D中所示的步骤中，移除底板，露出绝缘层的第二表面，使得绝缘层的第二表面和包封层的第二表面一起形成半导体装置的底表面。
在图7E中所示的步骤中，穿过绝缘层形成一个或多个导电通孔，使得导电通孔大体上纵向地从绝缘层的第一表面延伸到第二表面并各自电连接到半导体芯片的一个或多个导电衬垫。
导电通孔的形成可包括：通过光刻工艺和蚀刻工艺在绝缘层中形成穿孔；在穿孔的侧壁上形成氧化物内衬；用金属等导电材料填充穿孔，然后在穿孔外部进行抛光以移除多余金属。
在图7F中所示的步骤中，在绝缘层的第二表面和包封层的第二表面上形成一个或多个导电迹线，使得所述一个或多个导电迹线分别电连接到导电通孔，且在半导体装置的底表面上面大体上横向地延伸。
导电迹线可以通过使用化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺、物理气相沉积(PVD)、另一适用工艺或其组合沉积金属材料来形成。
在图7G中所示的步骤中，在包封层中形成一个或多个导电通孔，使得所述一个或多个导电通孔分别电连接到所述一个或多个导电迹线，并且穿过包封层大体上纵向地从包封层的第一表面延伸到第二表面。
导电通孔的形成可包括：通过光刻工艺和蚀刻工艺在包封层中形成穿孔；在穿孔的侧壁上形成氧化物内衬；用金属等导电材料填充穿孔，然后在穿孔外部进行抛光以移除多余金属。
在图7H中所示的步骤中，半导体装置通过切割彼此分开，使得所述一个或多个导电通孔在半导体装置的侧表面上露出并沿着其大体上纵向地延伸以形成一个或多个外部导电触点341。
图8A、8B、8C、8D、8E、8F、8G和8H描绘用于制造多个根据图6A-6B的实施例的半导体装置的方法的步骤。图8A、8B、8C、8D、8E、8F、8G和8H中所示的方法类似于图7A、7B、7C、7D、7E、7F、7G和7H中所示的方法，但是在图8C的步骤中，可以施加包封物以形成完全地遮盖所述多个半导体芯片且在绝缘层上面的包封层，使得包封层可具有在半导体芯片的无源表面上方的顶表面。
图9A示出印刷电路板50A的俯视图的更多细节，图9B是沿着图9A中的切割线A-A'截得的横截面视图。
印刷电路板50A可包括上表面501和与上表面相对的下表面502。上表面501和下表面502中的每一个可沉积有以衬垫503和迹线504为图案的导电金属层。
在各种实施例中，印刷电路板可进一步包括布置于上表面和下表面之间的一个或多个衬底层(未示出)，每一衬底层具有两侧以迹线和衬垫为图案的导电金属层和用于将导电迹线和衬垫互连的一个或多个通孔。
腔510A可具有穿孔结构，此穿孔结构在印刷电路板50A的上表面处具有顶部开口且在印刷电路板50A的下表面处具有底部开口。
印刷电路板50A的多个内部导电引线520可以是电连接到腔510A附近的多个导电衬垫503且在印刷电路板50A的上表面501上的多个导电引线520。导电引线520中的每一个可具有第一引线部分521，此部分固定在导电衬垫503上且从导电衬垫503延伸到腔510A的边缘511。导电引线520中的每一个可进一步具有第二引线部分522，此部分从第一引线部分521弯曲且沿着内侧壁503大体上纵向向下延伸到腔510A中。在一些实施例中，每一导电引线可进一步具有第三引线部分，此部分从第二引线部分弯曲且大体上横向地朝向腔的中心区域延伸。
参考图10A-10B。当半导体装置30A插入到印刷电路板50A的腔510A中时，所述多个内部导电引线520可配置成与半导体装置30A的多个外部导电触点341接触。所述多个内部导电引线可处于第一状态，此时它们不与半导体装置30A的外部导电触点341接触；并且可以可逆地变成第二状态，此时它们与半导体装置30A的外部导电触点341接触。
更确切地说，第二引线部分522是可弹性变形的，以在半导体装置30A插入到腔中时弹性地接触半导体装置的外部导电触点341。例如，在第一状态下，第二引线部分522具有弯曲表面。当半导体装置30A插入到腔510A中时，第二引线部分522被半导体装置30A推动，并且具有紧靠着腔510A中的内侧壁503的可移动端523，使得第二引线部分522变形成具有与半导体装置30A的外部导电触点341耦合的大体平坦表面。
此外，导电引线520可在第一状态下使其第二引线部分522相对于其第一引线部分521以第一弯曲角度β1弯曲；并在第二状态下使其第二引线部分522相对于其第一引线部分521以小于第一弯曲角度β1的第二弯曲角度β2弯曲。
图11A、11B和11C描绘用于制造根据图9A-9B的实施例的印刷电路板的方法的步骤。
在图11A中所示的步骤中，提供在上表面和底表面上具有导电迹线和衬垫且以其为图案的印刷电路板。导电迹线和衬垫可通过镀铜形成，然后使用金、银、锡、镍或各种合金进行表面精镀。
在图11B中所示的步骤中，在印刷电路板中通过机器切割或激光钻孔形成穿孔腔。也就是说，腔可在印刷电路板的上表面处具有顶部开口，且在印刷电路板的下表面处具有底部开口。
在图11C中所示的步骤中，将多个内部导电引线放置到腔附近的多个导电衬垫并通过焊接将其固定在印刷电路板的上表面上，使得每一导电引线可具有大体上从导电衬垫横向延伸到腔边缘的第一引线部分；以及从第一引线部分弯曲且沿着内侧壁大体上纵向向下延伸到腔中的第二引线部分。在一些实施例中，每一导电引线可进一步具有第三引线部分，此部分从第二引线部分弯曲且大体上横向地朝向腔的中心区域延伸。
图12A示出印刷电路板50B的俯视图的更多细节，图12B是沿着图12A中的切割线A-A'截得的横截面视图。图12A和图12B的印刷电路板50B类似于图9A和图9B的印刷电路板50A，但是印刷电路板50B包括具有盲孔结构的腔510B。为简单起见，图12A和图12B及图9A和图9B中的相同元件具有相同的参考标号，并且不再另外详细描述。
如图12A和图12B中所示，印刷电路板700的腔510B可具有在印刷电路板50B的上表面501处的顶部开口和形成于印刷电路板的上表面和下表面之间的衬底层处的底部基底512B。
类似地，参考图13A和图13B，腔510B可具有与半导体装置30A的外部形状共形的内部形状，使得半导体装置30A可以可移除地装配到腔510B中。
图14A、14B和14C描绘用于制造根据图12A和图12B的实施例的印刷电路板的方法的步骤。图14A、14B和14C中所示的方法类似于图11A、11B和11C中所示的方法，但是在图14B的步骤中，在印刷电路板中通过机器切割或激光钻孔形成盲孔腔。也就是说，腔可以是在印刷电路板的上表面处具有顶部开口且在印刷电路板的上表面和下表面之间的衬底层处具有底部基底的盲孔。
出于说明和描述的目的，已提供本发明的前述描述。它并不意图是穷尽性的或将本发明限制于所公开的精确形式。许多修改以及变化对于本领域的普通技术人员来说将是显而易见的。
选择和描述实施例是为了最佳地阐释本发明的原理和其实际应用，借此使本领域的其他技术人员能够理解本发明的各种实施例和适合于所预期的特定用途的各种修改。
如本文中所使用且不另外定义，术语“大体上(substantially/substantial)”、“大致”和“约”是用于描述并考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个提及物。在描述一些实施例时，一个组件设置“在另一组件上或上面”可涵盖前者组件直接在后者组件上(例如，与后者组件物理接触)的情况，以及一个或多个中间组件定位在前者组件和后者组件之间的情况。
虽然已参考本公开的具体实施例描述并说明本公开，但这些描述和说明并非限制性的。本领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，进行各种改变且取代等效物。
所述图示可能未必按比例绘制。归因于制造过程和公差，本公开中的工艺再现与实际设备之间可能存在区别。此外，应了解，实际装置和层可能相对于图式的矩形层描绘存在偏差，且可能归因于例如保形沉积、蚀刻等制造工艺而包含角表面或边缘、圆角等。可存在未具体说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限制性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适宜于本公开的目标、精神和范围。所有此类修改都既定在所附权利要求书的范围内。
虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中特定指示，否则操作的次序和分组并非限制性的。

Claims (17)

1.一种半导体装置，其特征在于，包括：
半导体芯片，其具有形成有多个导电衬垫的有源表面和与所述有源表面相对的无源表面；
壳体，其围封所述半导体芯片且具有顶表面、底表面和多个侧表面；以及
多个导电路径，其配置成将所述半导体芯片电连接到外部系统，每一导电路径具有在所述多个侧表面上露出且在所述多个侧表面上面沿着所述多个侧表面从所述壳体的顶表面延伸到所述底表面的多个外部导电触点，所述多个导电路径进一步各自包括多个导电通孔以及各自包括多个导电迹线，所述导电通孔各自与所述半导体芯片的导电衬垫电耦合且大体上纵向地从所述半导体芯片的有源表面延伸到所述壳体的底表面，所述导电迹线分别从所述多个导电通孔且在所述壳体的底表面上面大体上横向地延伸到所述壳体的侧表面，以与所述多个外部导电触点电耦合；且
其中所述壳体具有大体上与所述半导体芯片的形状共形的形状，从而实现芯片级封装；且
其中所述多个外部导电触点能够与印刷电路板的腔中的多个内部导电引线电耦合，使得所述半导体装置充当电插头，从而与由所述印刷电路板的所述腔充当的电插座配合。
2.根据权利要求1所述的半导体装置，其特征在于，所述壳体包括：
绝缘层，其定位在所述半导体芯片下方，且具有面向所述半导体芯片的第一绝缘表面和与所述第一绝缘表面相对的第二绝缘表面；以及
包封层，其围封所述半导体芯片且具有邻近所述半导体芯片的无源表面的第一包封表面和与所述第一包封表面相对且邻近所述第二绝缘表面的第二包封表面。
3.根据权利要求2所述的半导体装置，其特征在于，所述导电迹线形成于所述第二绝缘表面和所述第二包封表面上。
4.根据权利要求2所述的半导体装置，其特征在于，所述导电迹线和所述外部导电触点形成用于接收所述半导体芯片的杯形件。
5.根据权利要求4所述的半导体装置，其特征在于，由所述导电迹线和所述外部导电触点形成的杯形件环绕/围封所述半导体芯片。
6.根据权利要求4所述的半导体装置，其特征在于，由所述导电迹线和所述外部导电触点形成的杯形件环绕/围封所述绝缘层。
7.根据权利要求4所述的半导体装置，其特征在于，由所述导电迹线和所述外部导电触点形成的杯形件环绕/围封所述包封层。
8.根据权利要求1所述的半导体装置，其特征在于，所述多个侧表面大体上垂直于所述半导体芯片的有源表面。
9.根据权利要求1所述的半导体装置，其特征在于，所述多个侧表面倾斜并与所述半导体芯片的有源表面形成角度α。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，所述半导体芯片是GaN基HEMT裸片。
11.一种半导体模块，其特征在于，包括：
半导体装置，其包括：
半导体芯片，其具有形成有多个导电衬垫的有源表面和与所述有源表面相对的无源表面；
壳体，其围封所述半导体芯片且具有顶表面、底表面和多个侧表面；以及
多个导电路径，其配置成将所述半导体芯片电连接到外部系统，每一导电路径具有在所述多个侧表面上露出且在所述多个侧表面上面沿着所述多个侧表面从所述壳体的顶表面延伸到所述壳体的底表面的多个外部导电触点，所述多个导电路径进一步各自包括多个导电通孔以及各自包括多个导电迹线，所述导电通孔各自与所述半导体芯片的导电衬垫电耦合且大体上纵向地从所述半导体芯片的有源表面延伸到所述壳体的底表面，所述导电迹线分别从所述多个导电通孔且在所述壳体的底表面上面大体上横向地延伸到所述壳体的侧表面，以与所述多个外部导电触点电耦合；
印刷电路板，其具有腔和多个内部导电引线，所述内部导电引线固定在所述印刷电路板的表面上并从所述表面延伸，且弯曲到所述腔中；
其中所述印刷电路板的所述腔和所述半导体装置的壳体具有彼此共形的形状，使得所述半导体装置能够可移除地压配到所述印刷电路板的所述腔中；且
其中所述半导体模块的多个外部导电触点配置成能够与所述印刷电路板的腔中的多个内部导电引线接触并且能够与所述多个内部导电引线电耦合，使得所述半导体装置充当电插头，从而与充当电插座的所述腔配合。
12.根据权利要求11所述的半导体模块，其特征在于，所述印刷电路板的所述腔具有穿孔结构。
13.根据权利要求12所述的半导体模块，其特征在于，进一步包括安装在所述半导体装置的顶表面上的第一散热器和安装在所述半导体装置的底表面上的第二散热器。
14.根据权利要求11所述的半导体模块，其特征在于，所述印刷电路板的所述腔具有盲孔结构。
15.根据权利要求14所述的半导体模块，其特征在于，进一步包括安装在所述半导体装置的顶表面上的第一散热器。
16.一种用于制造一个或多个半导体装置的方法，其特征在于，每一半导体装置适于可移除地压配到印刷电路板的腔中，并充当电插头以与由所述印刷电路板的所述腔充当的电插头配合，所述方法包括：
形成围封一个或多个半导体芯片的一个或多个壳体，其中每一壳体具有顶表面、底表面和多个侧表面，所述一个或多个壳体的形成包括：
在底板上施加一个或多个绝缘粘合剂；
在所述一个或多个绝缘粘合剂上分别放置所述一个或多个半导体芯片；
固化所述一个或多个绝缘粘合剂以在所述一个或多个半导体芯片下方分别形成一个或多个绝缘层；
施加包封物以形成围绕所述一个或多个半导体芯片且遮盖所述一个或多个绝缘层的一个或多个包封层；以及
移除所述底板，使得所述一个或多个绝缘层和所述一个或多个包封层形成分别围封所述多个半导体芯片的一个或多个壳体；以及
在每一壳体中形成多个导电路径以将每一半导体芯片电连接到外部系统，其中所述多个导电路径各自具有在所述多个侧表面上露出且在所述多个侧表面上面沿着所述多个侧表面从所述壳体的顶表面延伸到所述壳体的底表面的多个外部导电触点。
17.根据权利要求16所述的方法，其特征在于，在所述一个或多个壳体中的每一个中形成所述多个导电路径包括：
穿过所述一个或多个绝缘层中的每一个形成多个第一导电通孔，使得所述第一导电通孔大体上纵向地从所述绝缘层的第一表面延伸到所述绝缘层的第二表面，并各自电连接到所述半导体芯片的多个导电衬垫；
在所述绝缘层的第二表面及所述一个或多个包封层中的每一个的第二表面上形成多个导电迹线，使得所述多个导电迹线分别电连接到所述多个第一导电通孔且在所述壳体的底表面上面大体上横向地延伸；
穿过所述包封层形成多个第二导电通孔，使得所述多个第二导电通孔分别电连接到所述多个导电迹线，且穿过所述包封层大体上纵向地从所述壳体的顶表面延伸到所述壳体的底表面；以及
通过切割将所述一个或多个半导体装置彼此分开，使得所述一个或多个导电通孔露出以形成一个或多个外部导电触点。
CN202180004494.9A 2021-05-06 2021-05-06 氮化物基半导体模块及其制造方法 Active CN114391305B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210358136.4A CN114980481A (zh) 2021-05-06 2021-05-06 一种适于实施氮化物基半导体装置的印刷电路板、半导体模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/091952 WO2022233000A1 (en) 2021-05-06 2021-05-06 Nitride-based semiconductor module and method for manufacturing thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210358136.4A Division CN114980481A (zh) 2021-05-06 2021-05-06 一种适于实施氮化物基半导体装置的印刷电路板、半导体模块及其制造方法

Publications (2)

Publication Number Publication Date
CN114391305A CN114391305A (zh) 2022-04-22
CN114391305B true CN114391305B (zh) 2023-06-13

Family

ID=81199211

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210358136.4A Pending CN114980481A (zh) 2021-05-06 2021-05-06 一种适于实施氮化物基半导体装置的印刷电路板、半导体模块及其制造方法
CN202180004494.9A Active CN114391305B (zh) 2021-05-06 2021-05-06 氮化物基半导体模块及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210358136.4A Pending CN114980481A (zh) 2021-05-06 2021-05-06 一种适于实施氮化物基半导体装置的印刷电路板、半导体模块及其制造方法

Country Status (3)

Country Link
US (2) US20230354525A1 (zh)
CN (2) CN114980481A (zh)
WO (1) WO2022233000A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9223653D0 (en) * 1991-11-12 1992-12-23 Kes Systems & Service Pte Ltd Integrated circuit chip socket using elastomeric connectors
US5176525A (en) * 1991-04-17 1993-01-05 Data I/O Corporation Modular socket apparatus
JPH09205264A (ja) * 1996-01-26 1997-08-05 Omron Corp 実装基板、当該実装基板の製造方法および当該実装基板に使用する回路基板
JPH1075021A (ja) * 1996-08-29 1998-03-17 Kyocera Corp 回路基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
JPH10321987A (ja) * 1997-05-15 1998-12-04 Sony Corp プリント配線基板及びその製造方法
JP2004363364A (ja) * 2003-06-05 2004-12-24 Hitachi Chem Co Ltd 金属表面処理方法、多層回路基板の製造方法、半導体チップ搭載基板の製造方法、半導体パッケージの製造方法及び半導体パッケージ
US7061076B2 (en) * 2004-08-12 2006-06-13 Honeywell International Inc. Solderless component packaging and mounting
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
US20120001339A1 (en) * 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
TWI426584B (zh) * 2010-12-22 2014-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法
DE102011013449B4 (de) * 2011-03-09 2013-12-05 Continental Automotive Gmbh Baugruppe mit einem Träger, einem SMD-Bauteil und einem Stanzgitterteil
JP6139653B2 (ja) * 2013-02-12 2017-05-31 株式会社村田製作所 部品内蔵樹脂多層基板
CN103489802B (zh) * 2013-09-18 2016-09-28 苏州晶方半导体科技股份有限公司 芯片封装结构及形成方法
KR101681028B1 (ko) * 2015-11-17 2016-12-01 주식회사 네패스 반도체 패키지 및 그 제조방법
CN109716509A (zh) * 2016-09-30 2019-05-03 英特尔公司 内插器封装上的嵌入式管芯
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
TWI728165B (zh) * 2017-08-08 2021-05-21 晶元光電股份有限公司 三族氮化物高速電子遷移率場效應電晶體元件
EP3686925B1 (en) * 2017-09-21 2021-08-04 Mitsubishi Electric Corporation Semiconductor device and power conversion device provided with same
EP3709777A1 (en) * 2019-03-11 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Solder-free component carrier connection using an elastic element, and method
CN111244074A (zh) * 2020-03-10 2020-06-05 英诺赛科(苏州)半导体有限公司 氮化镓半导体器件及其封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5176525A (en) * 1991-04-17 1993-01-05 Data I/O Corporation Modular socket apparatus
GB9223653D0 (en) * 1991-11-12 1992-12-23 Kes Systems & Service Pte Ltd Integrated circuit chip socket using elastomeric connectors
JPH09205264A (ja) * 1996-01-26 1997-08-05 Omron Corp 実装基板、当該実装基板の製造方法および当該実装基板に使用する回路基板
JPH1075021A (ja) * 1996-08-29 1998-03-17 Kyocera Corp 回路基板

Also Published As

Publication number Publication date
US20230354525A1 (en) 2023-11-02
WO2022233000A1 (en) 2022-11-10
US20220359454A1 (en) 2022-11-10
CN114391305A (zh) 2022-04-22
CN114980481A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US8207022B1 (en) Exposed die overmolded flip chip package method
US7261596B2 (en) Shielded semiconductor device
US9559043B2 (en) Multi-level leadframe with interconnect areas for soldering conductive bumps, multi-level package assembly and method for manufacturing the same
US11476172B2 (en) Radio frequency module
CN108231701B (zh) 无线封装模块及其制作方法
US10128221B2 (en) Package assembly having interconnect for stacked electronic devices and method for manufacturing the same
JP2015082576A (ja) 電子装置、電子機器及び電子装置の製造方法
TWI614861B (zh) 電子封裝結構及其製法
US20160284663A1 (en) Chip package assembly and manufacturing method thereof
CN114391305B (zh) 氮化物基半导体模块及其制造方法
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
US20180240738A1 (en) Electronic package and fabrication method thereof
US20050218526A1 (en) Semiconductor device
JP3652102B2 (ja) 電子回路モジュール
JP3660817B2 (ja) 電子回路モジュール
CN116741641A (zh) 具有表面安装结构的扁平无引线封装体
US20240038619A1 (en) Thermally enhanced embedded die package
CN217983329U (zh) 半导体封装结构
KR100891652B1 (ko) 반도체 칩 실장용 기판
JP2012248611A (ja) モジュール
US20110204386A1 (en) Metal based electronic component package and the method of manufacturing the same
WO2023063976A1 (en) Semiconductor power device with press-fit mounting
KR100871380B1 (ko) 수동소자가 탑재된 반도체 패키지
KR101473356B1 (ko) 히트 슬러그의 접지방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant