KR100871380B1 - 수동소자가 탑재된 반도체 패키지 - Google Patents

수동소자가 탑재된 반도체 패키지 Download PDF

Info

Publication number
KR100871380B1
KR100871380B1 KR1020070059312A KR20070059312A KR100871380B1 KR 100871380 B1 KR100871380 B1 KR 100871380B1 KR 1020070059312 A KR1020070059312 A KR 1020070059312A KR 20070059312 A KR20070059312 A KR 20070059312A KR 100871380 B1 KR100871380 B1 KR 100871380B1
Authority
KR
South Korea
Prior art keywords
plate
patterns
semiconductor chip
pattern
semiconductor package
Prior art date
Application number
KR1020070059312A
Other languages
English (en)
Inventor
양승택
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070059312A priority Critical patent/KR100871380B1/ko
Priority to US11/777,346 priority patent/US7834437B2/en
Application granted granted Critical
Publication of KR100871380B1 publication Critical patent/KR100871380B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 패키지는, 중앙부 및 양측 가장자리부 각각에 다수의 제1 및 제2비아패턴이 형성되고, 상면에 상기 제1비아패턴과 제2비아패턴을 연결시키는 연결배선이 형성된 플레이트; 상기 연결배선을 포함한 플레이트의 상면에 형성된 다수의 수동소자; 상기 플레이트 하면에 부착되며, 상기 제1바아패턴들과 대응하는 위치에 배치되도록 구비되어 상기 제1비아패턴들과 전기적으로 연결되는 다수의 본딩 패드를 갖는 반도체 칩; 및 상기 플레이트 하면의 각 제2비아패턴에 부착된 다수의 외부접속단자를 포함한다.

Description

수동소자가 탑재된 반도체 패키지{Semiconductor package loaded passive device}
도 1은 본 발명의 실시예에 따른 반도체 패키지를 도시한 단면도.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 다른 실시예에 따른 스택 형태의 반도체 패키지를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 플레이트 102 : 제1비아 패턴
104 : 제2비아 패턴 106 : 연결배선
110 : 수동소자 112 : 제1금속 패턴
114 : 제2금속 패턴 116 : 절연막
118 : 캡핑막 120 : 반도체 칩
122 : 본딩 패드 130 : 범프
140 : 매립재 150 : 외부접속단자
H1 : 제1비아패턴 영역 H2 : 제2비아패턴 영역
T : 홈
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 반도체 칩의 열에 의한 열화를 방지함과 아울러 신뢰성 저하를 방지할 수 있는 수동소자가 탑재된 반도체 패키지에 관한 것이다.
노트북컴퓨터, 휴대전화, PDA(Personal Digital Assistant)등과 같은 전자제품의 경박단소화는 관련 부품들, 즉, 인쇄회로 기판(Printed Circuit Board : 이하 "PCB"라고 함)에 실장되는 반도체 패키지의 소형화가 요구되고 있다.
통상의 반도체 패키지는 적어도 하나 이상의 반도체 칩이 탑재된 형태를 가지며, 상기 반도체 패키지를 이용하여 특정의 전자 회로 세트를 구현하기 위해서는 상기 반도체 패키지 뿐만 아니라 특성 열화가 없는 신호의 전달에 필수적인 여러 가지 수동소자(Passives)들을 장착시켜야 한다. 수동소자로는 저항(Resistor, R), 인덕터(Inductor, L), 축전기(Capacitor, C)등이 있고, 이들은 통상 반도체 패키지가 장착되는 PCB 상에 장착된다.
그러나, 상기 신호 특성의 열화 방지 등에 필수적인 수동소자들이 PCB 상에 장착되기 때문에 PCB의 면적이 불필요하게 커지게 되는 문제가 있으며, 이러한 문제가 제품의 소형화를 저해시키는 요인으로 작용하게 된다. 또한, PCB 상에 수동소자를 직접 장착하기 때문에 신호선의 길이가 길어져 신호 전달의 지연이 발생하거나, 또는, 신호 전달 과정에서 노이즈가 삽입되는 문제가 있으며, 이러한 문제들로 인해 신호 특성의 근본적인 열화를 방지하는데 한계를 가질 수밖에 없다. 그리고, 일반적으로 회로에서 수동소자들이 차지하는 비중은 80%정도이며, 수동소자들이 인쇄회로기판에서 차지하는 면적은 50% 정도가 된다.
따라서, 수동소자는 전자기기의 가격, 크기, 신뢰성에 중대한 영향을 미친다. 이에, 각각의 부품을 개별적으로 소형화시키는 방법 이외에 여러 가지 부품들을 집적시켜 하나의 모듈(Module)로 만들거나 또는 실장밀도를 향상시키기 위하여 수동소자들을 다층인쇄회로 기판(Multi-layered printed circuit board)에 내장시키는 내장형 수동소자에 대한 기술이 연구되고 있다.
내장형 수동소자를 구현하기 위한 기술로는 수동소자가 반도체 칩에 일체로 형성되는 SoC(System on Chip)와 기능성 소자가 패키지 형태로 내장되는 SiP(System in Package)가 있다.
그러나, 웨이퍼 레벨에서 다층 금속 배선으로 이루어진 수동소자를 형성함에 있어서는, 얇은 두께를 가진 웨이퍼의 휨(Warpage)에 의해 상기 다층 금속 배선을 형성하는 공정이 까다로우며 반도체 칩의 열화가 발생한다.
또한, 다층인쇄회로 기판 상에 수동소자를 형성할 경우에는, 기판과 다층 금속 배선의 열팽창 계수(Coefficient Thermal Expansion : CTE)의 차이로 인하여 반도체 패키지의 신뢰성이 열화된다.
본 발명은 반도체 칩의 열에 의한 열화를 방지함과 아울러 신뢰성 저하를 방지할 수 있는 수동소자가 탑재된 반도체 패키지를 제공한다.
본 발명에 따른 반도체 패키지는, 중앙부 및 양측 가장자리부 각각에 다수의 제1 및 제2비아패턴이 형성되고, 상면에 상기 제1비아패턴과 제2비아패턴을 연결시키는 연결배선이 형성된 플레이트; 상기 연결배선을 포함한 플레이트의 상면에 형성된 다수의 수동소자; 상기 플레이트 하면에 부착되며, 상기 제1바아패턴들과 대응하는 위치에 배치되도록 구비되어 상기 제1비아패턴들과 전기적으로 연결되는 다수의 본딩 패드를 갖는 반도체 칩; 및 상기 플레이트 하면의 각 제2비아패턴에 부착된 다수의 외부접속단자를 포함하는 것을 특징으로 한다.
상기 플레이트는 웨이퍼인 것을 특징으로 한다.
상기 제1 및 제2비아패턴은 주석(Sn), 니켈(Ni), 알루미늄(Al), 구리(Cu) 및 금(Au) 중 어느 하나 또는 이들의 합금으로 형성된 것을 특징으로 한다.
상기 수동소자는 다수의 제1금속 패턴, 상기 금속 패턴들을 덮는 절연막 및 상기 제1금속 패턴과 대응하는 위치의 상기 절연막 상에 형성된 제2금속 패턴을 포함하는 것을 특징으로 한다.
상기 제2금속 패턴을 포함한 절연막 상에는 상기 제2금속 패턴을 덮도록 형성된 캡핑막을 더 포함하는 것을 특징으로 한다.
상기 플레이트의 제1비아패턴과 상기 반도체 칩의 본딩 패드는 범프에 의해 상호 전기적으로 연결된 것을 특징으로 한다.
상기 플레이트와 상기 반도체 칩 사이 공간에 형성된 매립재를 더 포함하는 것을 특징으로 한다.
상기 외부접속단자는 솔더볼인 것을 특징으로 한다.
상기 외부접속단자는 상기 반도체 칩의 하면보다 돌출되도록 형성된 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지는, 적어도 둘 이상이 스택된 패키지 유닛을 포함하는 반도체 패키지에 있어서, 상기 패키지 유닛은, 중앙부 및 가장자리부 각각에 다수의 제1 및 제2비아패턴이 형성되고, 상면에 상기 제1비아패턴과 제2비아패턴을 연결시키는 연결배선이 형성된 플레이트; 상기 연결배선을 포함한 플레이트의 상면에 형성된 수동소자; 상기 제2비아패턴과 연결되는 상기 수동소자 내에 형성된 제3비아패턴; 상기 플레이트의 하면에 부착되고, 상기 플레이트 하면에 부착되며, 상기 제1바아패턴들과 대응하는 위치에 배치되도록 구비되어 상기 제1비아패턴들과 전기적으로 연결되는 다수의 본딩 패드를 갖는 반도체 칩; 및 상기 웨이퍼 하면의 각 제2비아패턴에 부착된 다수의 외부접속단자를 포함하는 것을 특징으로 한다.
상기 플레이트는 웨이퍼인 것을 특징으로 한다.
상기 제1 내지 제3비아패턴은 주석(Sn), 니켈(Ni), 알루미늄(Al), 구리(Cu) 및 금(Au) 중 어느 하나 또는 이들의 합금으로 형성된 것을 특징으로 한다.
상기 수동소자는 다수의 제1금속 패턴, 상기 금속 패턴들을 덮는 절연막 및 상기 제1금속 패턴과 대응하는 위치의 상기 절연막 상에 형성된 제2금속 패턴을 포함하는 것을 특징으로 한다.
상기 제2금속 패턴을 포함한 절연막 상에는 상기 제2금속 패턴을 덮도록 형성된 캡핑막을 더 포함하는 것을 특징으로 한다.
상기 플레이트의 제1비아패턴과 상기 반도체 칩의 본딩 패드는 범프에 의해 상호 전기적으로 연결된 것을 특징으로 한다.
상기 플레이트와 상기 반도체 칩 사이 공간에 형성된 매립재를 더 포함하는 것을 특징으로 한다.
상기 외부접속단자는 솔더볼인 것을 특징으로 한다.
상기 외부접속단자는 상기 반도체 칩의 하면보다 돌출되도록 형성된 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 소자가 형성된 웨이퍼보다 두께운 두께를 갖는 웨이퍼로 이루어진 플레이트의 내부에 다수의 비아 패턴을 형성하고, 상기 플레이트의 상부에 수동소자를 형성하며, 이러한 플레이트의 하부에 반도체 칩을 부착하여 단품 형태 또는 스택된 형태의 반도체 패키지를 형성한다.
따라서, 본 발명은 종래보다 두꺼운 웨이퍼 상에 수동소자를 형성함으로써 종래 얇은 두께를 갖는 웨이퍼의 휨에 의해 발생하는 수동소자 형성 공정의 문제를 해결할 수 있고, 별도의 웨이퍼 상에 다층 금속 배선 및 캡핑막으로 이루어진 다층 구조를 갖는 수동소자를 형성함으로써 상기 수동소자를 형성하는 과정에서 열에 의해 반도체 칩이 받게되는 손상을 근본적으로 차단하여 반도체 패키지의 신뢰성을 향상시킬 수 있다.
자세하게, 도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 플레이트(100)의 중앙부 및 양측 가장자리부 영역에 각각 다수의 제1 및 제2비아 패턴(102, 104)이 형성되어 있으며, 상기 플레이트(100)의 상면에는 상기 제1비아 패턴(102)과 제2비아 패턴(104)을 전기적으로 연결하는 연결 배선(106)이 형성되어 있다. 상기 플레이트(100)는 실리콘 웨이퍼를 포함한 다양한 종류의 웨이퍼로 이루어지며, 상기 제1 및 제2비아 패턴(102, 104)은 주석(Sn), 니켈(Ni), 알루미늄(Al), 구리(Cu) 및 금(Au) 중 어느 하나 또는 이들의 합금으로 형성된다.
상기 플레이트(100)의 상면에는 상기 제1 및 제2비아 패턴(102, 104)과 전기적으로 연결되는 수동소자(110)가 형성된다. 상기 수동소자(110)는 상기 플레이트(100)의 상면에 형성된 다수의 제1금속 패턴(112)과 상기 제1금속 패턴(112)을 덮는 절연막(116) 및 상기 제1금속 패턴(114)과 대응하는 위치의 상기 절연막(116) 상에 형성된 제2금속 패턴(114)을 포함하여 구성된다. 상기 제2금속 패턴(114)을 포함한 절연막(116) 상에는 상기 제2금속 패턴(114)을 절연 및 보호하기 위해 상기 제2금속 패턴(114)을 덮도록 캡핑막(118)이 형성된다.
상기 플레이트(100)의 하부에는 상기 제1비아 패턴(102)들과 대응하는 위치에 배치되도록 구비되어 상기 제1비아 패턴(102)들과 전기적으로 연결되는 다수의 본딩 패드(122)를 갖는 반도체 칩(120)이 부착되어 전기적 및 물리적으로 연결된다. 상기 제1비아 패턴(102)과 상기 반도체 칩(120)의 본딩 패드(122)는 범프(130)를 통하여 연결되며, 상기 본딩 패드(122)는 재배선되어 형성된다. 상기 플레이트(100)와 상기 반도체 칩(120) 사이에는 조인트 부를 보호하기 위하여 매립재(140)가 형성된다.
상기 플레이트(100)의 하부에는 상기 제2비아 패턴(104)과 전기적 및 물리적으로 연결되는 외부접속단자(150)가 부착된다. 바람직하게, 상기 외부접속단자(150)는 솔더볼이다. 상기 외부접속단자(150)는 상기 수동소자(110) 및 반도체 칩(120)을 포함하는 플레이트(100)를 외부회로에 실장하기 위하여 부착된다. 따라서, 상기 외부접속단자(150)는 상기 플레이트(100)의 하면으로부터 상기 반도체 칩(120) 하면까지의 높이보다 높은 높이를 갖는 크기로, 즉, 상기 반도체 칩(120)의 하면보다 돌출되는 높이로 구비된다.
이와 같은, 본 발명에 따른 반도체 패키지는 플레이트의 상부에 수동소자를 형성하고 하부에 반도체 칩을 부착하여 구현함으로써, 종래 소자가 형성된 얇은 두께를 갖는 웨이퍼의 휨에 의해 발생하는 수동소자 형성 공정의 문제를 해결할 수 있다. 또한, 기판을 대신하여 웨이퍼 상에 다층 금속 배선으로 이루어진 수동소자를 형성함으로써 상기 수동소자의 형성 과정에서 열에 의해 발생하는 반도체 칩의 열화를 해결할 수 있다.
이하에서는 본 발명에 따른 반도체 패키지의 제조 방법을 2a 내지 도 2f를 참조하여 상세하게 설명하도록 한다.
도 2a를 참조하면, 실리콘 웨이퍼를 포함한 다양한 종류의 웨이퍼로 이루어진 플레이트(100)를 마련한 후, 상기 플레이트(100)의 제1 및 제2비아 패턴 영역(H1, H2)에 상기 플레이트(100)가 관통되지 않는 깊이로 다수개의 홈(T)을 형성한다. 상기 제1 및 제2비아 패턴 영역(H1, H2)은 각각 상기 플레이트(100)의 중앙부 및 양측 가장자리부에 배치된다.
도 2b를 참조하면, 상기 홈(T)의 내부를 주석(Sn), 니켈(Ni), 알루미늄(Al), 구리(Cu) 및 금(Au) 중 어느 하나 또는 이들의 합금으로 매립하여 제1 및 제2비아 패턴(102, 104)을 각각 형성한다. 상기 금속 물질은 스퍼터링 공정, 전해도금 및 무전해도금 공정 중 어느 하나의 공정으로 형성한다.
상기 제1 및 제2비아 패턴(102, 104)을 포함한 상기 플레이트(100)의 상면에 금속막을 형성한 후, 이를 패터닝하여 상기 플레이트(100)의 상면에 대응하는 제1비아 패턴(102)과 제2비아 패턴(104)을 개별적으로 상호 연결시키는 연결 배선(106)을 형성함과 아울러 수동소자를 형성하기 위한 제1금속 패턴(112)을 형성한다. 그런 다음, 상기 제1금속 패턴(112)을 덮도록 유전물질로 이루어진 절연막(116)을 형성한다.
도 2c를 참조하면, 상기 절연막(116) 상에 금속막을 형성한 후, 이를 패터닝하여 상기 제1금속 패턴(112)과 대응하는 위치의 상기 절연막(116) 부분 상에 제2금속 패턴(114)을 형성하여 상기 제1 및 제2금속 패턴(112, 114)과 절연막(116)을 포함하는 수동소자(110)를 형성한다. 상기 연결 배선(106)과 제1 및 제2금속 패턴(112, 114)용 금속막은 스퍼터링 또는 전해도금 공정을 이용하여 주석(Sn), 니켈(Ni), 알루미늄(Al), 구리(Cu) 및 금(Au) 중 어느 하나 또는 이들의 합금으로 형성한다.
이어서, 상기 제2금속 패턴(114)을 외부로부터 보호하기 위하여, 상기 제2금속 패턴(114)을 포함한 절연막(116) 상에 캡핑막(118)을 형성한다.
도 2d를 참조하면, 그라인딩 공정 및 식각 공정 중 적어도 어느 하나의 공정을 이용하여 상기 플레이트(100)의 내부에 형성된 상기 제1비아 패턴(102)과 제2비 아 패턴(104)이 노출되도록 상기 플레이트(100)의 하면을 제거한다. 이때, 상기 플레이트(100) 하면의 제거는, 바람직하게, 제1 및 제2비아 패턴(102, 104)의 저면이 상기 플레이트(100) 하면으로부터 소정 길이만큼 돌출되도록 수행한다.
도 2e를 참조하면, 상기 플레이트(100)의 하면에 상기 노출된 제1비아 패턴(102)과 대응하도록 상면에 재배선된 본딩 패드(122)가 구비된 반도체 칩(120)을 부착한다. 이때, 상기 반도체 칩(120)은 상기 본딩 패드(122)에 형성된 범프(130)를 매개로 상기 제1비아 패턴(102)에 부착된다.
도 2f를 참조하면, 상기 플레이트(100)와 상기 반도체 칩(120) 사이에 상기 범프(130)를 매개로 형성된 조인트 부를 보호하기 위한 매립재(140)를 충진시킨다.
그런 다음, 상기 플레이트(100)의 제2비아 패턴(104)에 외부접속단자(150), 바람직하게, 솔더볼을 부착하여 본 발명의 실시예에 따른 수동소자를 구비한 반도체 패키지의 제조를 완성한다. 상기 외부접속단자(150)는 외부회로에의 실장 수단으로서, 상기 플레이트(100)의 하면로부터 상기 반도체 칩(120)의 하면까지의 높이보다 높은 높이를 갖는 크기를 갖도록 한다.
한편, 전술한 본 발명의 실시예에 따른 반도체 패키지의 제조 방법은, 바람직하게, 웨이퍼 레벨의 플레이트를 사용하여 진행하며, 최종적으로 칩 레벨로 쏘잉하여 다수개의 반도체 패키지를 얻는다.
전술한, 본 발명의 실시예는 단품 형태로 반도체 패키지를 구현하였으나, 본 발명의 다른 실시예로서 전술한 구조의 패키지 유닛을 적어도 둘 이상 스택하여 스택 형태의 반도체 패키지로도 구현할 수 있다.
자세하게, 도 3은 본 발명의 다른 실시예에 따른 스택 형태의 반도체 패키지를 도시한 단면도이다.
도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 패키지는 적어도 둘 이상의 패키지 유닛(260)을 스택하여 형성되며, 상기 패키지 유닛(260)은 다음과 같이 구성된다.
상기 패키지 유닛(260)은 상술한 도 2f에서와 같은 구조에서의 수동소자(210), 즉, 상기 제2비아 패턴(204)과 대응하는 위치의 절연막(216) 및 캡핑막(218)을 관통하는 제3비아 패턴(208)이 형성되어 구성된다.
자세하게, 내부에 제1 및 제2비아 패턴(202, 204)이 형성된 플레이트(200)의 상면에 상기 제1 및 제2비아 패턴(202, 204)을 연결하는 연결 배선(206)과 제1 및 제2금속 패턴(212, 214)과 절연막(216)으로 이루어진 수동소자(210)가 구비되고, 상기 절연막(216) 및 캡핑막(218)을 관통하도록 제2비아 패턴(204)과 대응하는 위치에 제3비아 패턴(208)이 구비된다. 상기 제1비아 패턴(202)의 하부에는 범프(230)를 매개로 다수의 본딩 패드(222)를 구비한 반도체 칩(220)이 부착되고, 상기 제1비아 패턴(204)의 하부에는 외부접속단자(250)가 부착된다.
상기 스택된 상부 패키지 유닛(260)의 외부접속단자(250)는 하부 패키지 유닛(260)의 제3비아 패턴(208) 상에 부착되어 스택된 패키지 유닛(260)들간 전기적 및 물리적 연결을 이룬다. 상기 제3비아 패턴(208)은 주석(Sn), 니켈(Ni), 알루미늄(Al), 구리(Cu) 및 금(Au) 중 어느 하나 또는 이들의 합금으로 형성된다.
상기 스택된 패키지 유닛을 구성하는 제1 및 제2비아 패턴(202, 204), 제1 및 제2금속 패턴(212, 214), 연결 배선(216), 절연막(216), 수동소자(210), 캡핑막(218), 반도체 칩(220), 매립재(240) 및 외부접속단자(250)는 도 1에서 상술된 구성과 동일하며, 패키지 유닛을 제조하는 방법도 동일하다.
한편, 본 발명에 따른 스택된 반도체 패키지는 웨이퍼 레벨에서 제조되는 패키지 유닛을 상기 웨이퍼 레벨에서 스택한 후, 쏘잉 공정을 진행하여 형성하거나, 또는, 쏘잉 공정을 진행한 후, 절단된 패키지 유닛들을 스택하여 형성할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 소자가 형성된 웨이퍼보다 두께운 두께를 갖는 웨이퍼로 이루어진 플레이트의 내부에 다수의 비아 패턴을 형성하고, 상기 플레이트의 상부에 수동소자를 형성하며, 하부에 반도체 칩을 부착하여 단품 형태 또는 스택된 형태의 반도체 패키지를 형성함으로써 종래 얇은 두께를 갖는 웨이퍼의 휨에 의해 발생하는 수동소자 형성 공정의 문제를 해결할 수 있다.
또한, 별도의 웨이퍼 상에 다층 금속 배선 및 캡핑막으로 이루어진 다층 구조를 갖는 수동소자를 형성함으로써 상기 수동소자를 형성하는 과정에서 열에 의해 반도체 칩이 받게되는 손상을 근본적으로 차단하여 반도체 패키지의 신뢰성을 향상시킬 수 있다.

Claims (18)

  1. 중앙부 및 양측 가장자리부 각각에 다수의 제1 및 제2비아패턴이 형성되고, 상면에 상기 제1비아패턴과 제2비아패턴을 연결시키는 연결배선이 형성된 플레이트;
    상기 연결배선을 포함한 플레이트의 상면에 형성된 다수의 수동소자;
    상기 플레이트 하면에 부착되며, 상기 제1바아패턴들과 대응하는 위치에 배치되도록 구비되어 상기 제1비아패턴들과 전기적으로 연결되는 다수의 본딩 패드를 갖는 반도체 칩; 및
    상기 플레이트 하면의 각 제2비아패턴에 부착된 다수의 외부접속단자;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 플레이트는 웨이퍼인 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 제1 및 제2비아패턴은 주석(Sn), 니켈(Ni), 알루미늄(Al), 구리(Cu) 및 금(Au) 중 어느 하나 또는 이들의 합금으로 형성된 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 수동소자는 다수의 제1금속 패턴, 상기 금속 패턴들을 덮는 절연막 및 상기 제1금속 패턴과 대응하는 위치의 상기 절연막 상에 형성된 제2금속 패턴을 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제 4 항에 있어서,
    상기 제2금속 패턴을 포함한 절연막 상에는 상기 제2금속 패턴을 덮도록 형성된 캡핑막을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 플레이트의 제1비아패턴과 상기 반도체 칩의 본딩 패드는 범프에 의해 상호 전기적으로 연결된 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 플레이트와 상기 반도체 칩 사이 공간에 형성된 매립재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 외부접속단자는 솔더볼인 것을 특징으로 하는 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 외부접속단자는 상기 반도체 칩의 하면보다 돌출되도록 형성된 것을 특징으로 하는 반도체 패키지.
  10. 적어도 둘 이상이 스택된 패키지 유닛을 포함하는 반도체 패키지에 있어서,
    상기 패키지 유닛은,
    중앙부 및 가장자리부 각각에 다수의 제1 및 제2비아패턴이 형성되고, 상면에 상기 제1비아패턴과 제2비아패턴을 연결시키는 연결배선이 형성된 플레이트;
    상기 연결배선을 포함한 플레이트의 상면에 형성된 수동소자;
    상기 제2비아패턴과 연결되는 상기 수동소자 내에 형성된 제3비아패턴;
    상기 플레이트 하면에 부착되며, 상기 제1바아패턴들과 대응하는 위치에 배치되도록 구비되어 상기 제1비아패턴들과 전기적으로 연결되는 다수의 본딩 패드를 갖는 반도체 칩; 및
    상기 웨이퍼 하면의 각 제2비아패턴에 부착된 다수의 외부접속단자;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  11. 제 10 항에 있어서,
    상기 플레이트는 웨이퍼인 것을 특징으로 하는 반도체 패키지.
  12. 제 10 항에 있어서,
    상기 제1 내지 제3비아패턴은 주석(Sn), 니켈(Ni), 알루미늄(Al), 구리(Cu) 및 금(Au) 중 어느 하나 또는 이들의 합금으로 형성된 것을 특징으로 하는 반도체 패키지.
  13. 제 10 항에 있어서,
    상기 수동소자는 다수의 제1금속 패턴, 상기 금속 패턴들을 덮는 절연막 및 상기 제1금속 패턴과 대응하는 위치의 상기 절연막 상에 형성된 제2금속 패턴을 포함하는 것을 특징으로 하는 반도체 패키지.
  14. 제 13 항에 있어서,
    상기 제2금속 패턴을 포함한 절연막 상에는 상기 제2금속 패턴을 덮도록 형성된 캡핑막을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  15. 제 10 항에 있어서,
    상기 플레이트의 제1비아패턴과 상기 반도체 칩의 본딩 패드는 범프에 의해 상호 전기적으로 연결된 것을 특징으로 하는 반도체 패키지.
  16. 제 10 항에 있어서,
    상기 플레이트와 상기 반도체 칩 사이 공간에 형성된 매립재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  17. 제 10 항에 있어서,
    상기 외부접속단자는 솔더볼인 것을 특징으로 하는 반도체 패키지.
  18. 제 17 항에 있어서,
    상기 외부접속단자는 상기 반도체 칩의 하면보다 돌출되도록 형성된 것을 특징으로 하는 반도체 패키지.
KR1020070059312A 2007-06-18 2007-06-18 수동소자가 탑재된 반도체 패키지 KR100871380B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070059312A KR100871380B1 (ko) 2007-06-18 2007-06-18 수동소자가 탑재된 반도체 패키지
US11/777,346 US7834437B2 (en) 2007-06-18 2007-07-13 Semiconductor package with passive elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070059312A KR100871380B1 (ko) 2007-06-18 2007-06-18 수동소자가 탑재된 반도체 패키지

Publications (1)

Publication Number Publication Date
KR100871380B1 true KR100871380B1 (ko) 2008-12-02

Family

ID=40131519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070059312A KR100871380B1 (ko) 2007-06-18 2007-06-18 수동소자가 탑재된 반도체 패키지

Country Status (2)

Country Link
US (1) US7834437B2 (ko)
KR (1) KR100871380B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040071177A (ko) * 2001-12-07 2004-08-11 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR20060007920A (ko) * 2004-07-23 2006-01-26 한국원자력연구소 냉장고 실외 거치형 건축물
KR20060064518A (ko) * 2004-12-08 2006-06-13 마츠시타 덴끼 산교 가부시키가이샤 반도체적층모듈과 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
JP3904541B2 (ja) * 2003-09-26 2007-04-11 沖電気工業株式会社 半導体装置内蔵基板の製造方法
US7838779B2 (en) * 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
US20080284045A1 (en) * 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040071177A (ko) * 2001-12-07 2004-08-11 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR20060007920A (ko) * 2004-07-23 2006-01-26 한국원자력연구소 냉장고 실외 거치형 건축물
KR20060064518A (ko) * 2004-12-08 2006-06-13 마츠시타 덴끼 산교 가부시키가이샤 반도체적층모듈과 그 제조방법

Also Published As

Publication number Publication date
US20080308918A1 (en) 2008-12-18
US7834437B2 (en) 2010-11-16

Similar Documents

Publication Publication Date Title
EP3800664B1 (en) Semiconductor package and method for fabricating base for semiconductor package
KR100535181B1 (ko) 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
US7034401B2 (en) Packaging substrates for integrated circuits and soldering methods
US10573615B2 (en) Semiconductor package and method for fabricating base for semiconductor package
KR100901985B1 (ko) 부품 내장 모듈 및 그 제조방법
KR100835277B1 (ko) 희생 양극을 갖는 전자 장치의 제조방법 및 그에 의해제조된 전자 장치
US9123626B1 (en) Integrated passive flip chip package
US20050101116A1 (en) Integrated circuit device and the manufacturing method thereof
US20050212127A1 (en) Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
US20180166373A1 (en) Method of making wiring board with interposer and electronic component incorporated with base board
US8302277B2 (en) Module and manufacturing method thereof
US6441486B1 (en) BGA substrate via structure
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
KR100762423B1 (ko) 반도체 패키지 및 그 제조 방법
KR100818116B1 (ko) 반도체 패키지
KR20090080701A (ko) 반도체 패키지 및 이를 이용한 적층 패키지
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
US20080251915A1 (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
KR100871380B1 (ko) 수동소자가 탑재된 반도체 패키지
CN114334901A (zh) 半导体封装结构及其制造方法
US11670623B2 (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee