CN114334901A - 半导体封装结构及其制造方法 - Google Patents

Abstract

本公开提供的半导体封装结构及其制造方法，通过将无机材层压至有机材基板中，由于例如陶瓷材料等无机材在经过高温烧结后，涨缩幅度比有机材小，从而可以抑制设于无机材周围的有机材的涨缩程度。

Description

半导体封装结构及其制造方法

技术领域

本公开涉及半导体技术领域，具体涉及半导体封装结构及其制造方法。

背景技术

在系统级封装结构中，将有源元件和无源元件埋入封装基板中的内埋元件技术(Semiconductor Embedded in Substrate，SESUB)具有减小封装基板产品尺寸等优点，近年来已成为本领域制造商的研发重点。

在一种情况下，内埋元件基板具有内埋元件的基板核心层以及位于基板核心层两侧的线路结构，通常线路结构中的介电材通常选用有机材，从材料特性来说，有机材于热制程中涨缩严重，使得整体基板翘曲，降低产品的良率。

发明内容

本公开提供了一种半导体封装结构及其制造方法。

第一方面，本公开提供了一种半导体封装结构，包括：基板；

电子元件，内埋于所述基板中；

第一线路结构，设于所述基板的第一表面，所述第一线路结构与所述电子元件电连接，所述第一线路结构具有第一抑制层。

在一些可选的实施方式中，第二线路结构，设于基板与所述第一表面相对的第二表面，所述第一线路结构与所述第二线路结构对称设置并通过所述电子元件电连接。

在一些可选的实施方式中，所述基板具有第一导通孔，所述第一线路结构与所述第二线路结构通过所述第一导通孔电连接。

在一些可选的实施方式中，所述第一线路结构与所述第二线路结构通过所述电子元件电连接。

在一些可选的实施方式中，所述第一线路结构具有第二导通孔，所述第二导通孔与所述第一抑制层物理上隔开。

在一些可选的实施方式中，所述第二导通孔与所述第一抑制层之间设有第一导电层。

在一些可选的实施方式中，所述第一导电层为元件的电极，所述元件为电容器或电感器。

在一些可选的实施方式中，所述第二导通孔与所述第一抑制层之间设有第一介电层。

在一些可选的实施方式中，所述基板具有第二抑制层。

在一些可选的实施方式中，所述基板具有第一导通孔，所述第一导通孔与所述第二抑制层物理上隔开。

在一些可选的实施方式中，所述第二抑制层与所述第一导通孔之间设有第二导电层。

在一些可选的实施方式中，所述第二抑制层与所述第一导通孔之间设有第二介电层。

在一些可选的实施方式中，所述基板具有凹部，所述凹部用于容置所述电子元件。

在一些可选的实施方式中，还包括：

填充材，包覆所述电子元件，填充于所述凹部与所述电子元件间的空隙。

在一些可选的实施方式中，所述第一抑制层为无机材料。

在一些可选的实施方式中，所述第一介电层为有机材料。

在一些可选的实施方式中，所述第一抑制层的介电损耗值小于所述第一介电层的介电损耗值。

在一些可选的实施方式中，所述第一抑制层的介电常数大于所述第一介电层的介电常数。

在一些可选的实施方式中，所述第一抑制层的热膨胀系数小于所述第一介电层的热膨胀系数。

在一些可选的实施方式中，所述第一线路结构与所述第二线路结构具有相同的结构。

第二方面，本公开提供了一种半导体封装结构的制造方法，包括：

提供基板，电子元件内埋于所述基板中；

在所述基板的第一表面形成第一线路结构，所述第一线路结构具有第一抑制层。

在一些可选的实施方式中，第一线路结构是通过如下方法形成的：

层压第一介电层、第一抑制层以及第一金属层；

图案化得到所述第一线路结构。

在一些可选的实施方式中，所述第一线路结构是通过如下方法形成的：

层压第一介电层、第一抑制层、第一导电层以及第一金属层；

图案化得到所述第一线路结构。

在一些可选的实施方式中，所述第一导电层是通过印刷烧结工艺形成于所述第一抑制层的周围。

在一些可选的实施方式中，所述基板具有第二抑制层和第一导通孔，所述第二抑制层和第一导通孔之间设有第二导电层。

在一些可选的实施方式中，所述基板具有第二抑制层和第一导通孔，所述第二抑制层和第一导通孔之间设有第二介电层。

本公开提供的半导体封装结构及其制造方法，通过将无机材层压至有机材基板中，由于例如陶瓷材料等无机材在经过高温烧结后，涨缩幅度比有机材小，从而可以抑制设于无机材周围的有机材的涨缩程度。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：

图1至图4是根据本公开实施例的半导体封装结构的第一结构示意图至第四结构示意图；

图5至图12是根据本公开实施例的半导体封装结构中基板的第一制造过程中的结构示意图；

图13至图19是根据本公开实施例的半导体封装结构中基板的第二制造过程中的结构示意图；

图20至图24是根据本公开实施例的半导体封装结构中基板的第三制造过程中的结构示意图；

图25至图27是根据本公开实施例的半导体封装结构中第一线路结构的第一制造过程中的结构示意图；

图28至图30是根据本公开实施例的半导体封装结构中第一线路结构的第二制造过程中的结构示意图。

符号说明：

1-基板，11-第一导通孔，111-第一开孔，12-第二抑制层，13-第二介电层，14-凹部，15-基板线路层，16-第二导电层，2-电子元件，3-第一线路结构，31-第二导通孔，311-第二开孔，32-第一导电层，33-第一抑制层，34-第一介电层，35-第一金属层，36-第一线路层，4-第二线路结构，5-填充材，6-载板，7-临时粘合层。

具体实施方式

下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。

需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本公开可实施的范畴。

应容易理解，本公开中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。

此外，为了便于描述，本公开中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本公开中使用的空间相对描述语可以被同样地相应地解释。

另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。

图1至图4是根据本公开实施例的半导体封装结构的第一结构示意图至第四结构示意图。如图1所示，该半导体封装结构包括基板1、电子元件2以及第一线路结构3。其中，电子元件2内埋于基板1中。第一线路结构3设于基板1的第一表面。第一线路结构3与电子元件2电连接。第一线路结构3具有第一抑制层33。

在本实施例中，电子元件2可以是有源元件和/或无源元件。有源元件例如可以是各种功能的芯片(电源管理芯片、逻辑功能芯片、存储芯片、通信芯片、微处理器芯片、图形芯片)。无源元件例如可以是电容器、电阻器、电感器等。

在本实施例中，第一抑制层33可以采用无机物。无机物例如可以是硅(Si)、玻璃(glass)、陶瓷(ceramic)、氧化硅、氮化硅、氧化钽。

在一个实施例中，第一线路结构3可以具有第二导通孔31。第二导通孔31可以采用金属或金属合金的导电材料，例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。

在一个实施例中，基板1可以包括第一介电层34。第一介电材可以包括有机材，有机物例如可以是：聚酰胺纤维(Polyamide，PA)、聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg，预浸材料或称为半固化树脂、半固化片)、ABF(AjinomotoBuild-up Film)等。

在一个实施例中，第一抑制层33的热膨胀系数可以小于第一介电层34的热膨胀系数。将第一抑制层33层压至第一介电层34中，由于第一抑制层33无机材在经过高温烧结后，涨缩幅度比第一介电层34有机材小，从而可以抑制设于第一抑制层33周围的第一介电层34的涨缩程度，进而降低翘曲程度。

在一个实施例中，第一抑制层33的介电常数可以大于第一介电层34的介电常数。由于混入第一抑制层33，高介电常数Dk可以有效缩小阻抗线的尺寸使其达到产品小型化要求。

在一个实施例中，第一抑制层33的介电损耗值可以小于第一介电层34的介电损耗值。由于混入第一抑制层33，可以降低整体结构的介电损耗Df，降低传输信号的损耗。

在一个实施例中，若第一抑制层33采用的无机材与第二导通孔31之间的结合力佳，在制程中，可以于开孔时露出第一抑制层33。在又一个实施例中，若第一抑制层33采用的无机材与第二导通孔31之间的结合力不佳，在制程中，可以于开孔时不露出第一抑制层33。即第二导通孔31与第一抑制层33可以物理上隔开，以避免第一抑制层33与第二导通孔31接触。

第二导通孔31与第一抑制层33物理上隔开可以通过以下两种方式实现。

第一种，如图1所示，第二导通孔31与第一抑制层33之间可以设有第一介电层34。由于有机材与金属之间的结合力大于无机材与金属之间的结合力，这里可以利用第一介电层34隔开第二导通孔31与第一抑制层33，在电镀第二导通孔31制程时，有更好的结合力。

第二种，如图2所示，第二导通孔31与第一抑制层33之间可以设有第一导电层32。具体地，在制程中，可以预先在第一抑制层33上制作第一导电层32，由此可以在后续开孔时，辅助激光(Laser)等开孔工艺能够更准确地定义出第二导通孔31的尺寸。第一导电层32可以采用金属或金属合金的导电材料，例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。由于金属与金属之间的结合力大于无机材与金属之间的结合力，这里可以利用第一导电层32隔开第二导通孔31与第一抑制层33，在电镀第二导通孔31制程时，有更好的结合力。

在一个实施例中，电容器或电感器可以是由两个电极及其间的介电材料构成的。因此，在第一抑制层33的周围设置第一导电层32，第一导电层32可以作为元件(电容器或电感器)的电极，第一抑制层33和第一导电层32整体可以构成电容器或电感器。

在一个实施例中，该半导体封装结构还可以包括第二线路结构4。第二线路结构4可以设于基板1与第一表面相对的第二表面，即第一线路结构3与第二线路结构4可以分别设于基板1的两侧。第一线路结构3与第二线路结构4可以是对称设置。第二线路结构4可以具有与第一线路结构3相同的结构特征。

在一个实施例中，第一线路结构3可以与第二线路结构4电连接。

第一线路结构3与第二线路结构4电连接可以通过以下两种方式实现。第一种，基板1可以具有第一导通孔11。第一线路结构3与第二线路结构4可以通过第一导通孔11电连接。第二种，电子元件2内部可以设有导通孔。第一线路结构3与第二线路结构4可以通过电子元件2内部的导通孔电连接。

在一个实施例中，该半导体封装结构还可以包括填充材5。基板1可以具有凹部14。凹部14可以用于容置电子元件2。填充材5可以包覆电子元件2，填充于凹部14与电子元件2间空隙。填充材5例如可以是毛细底部填充料(CUF，capillary underfill)、成型底部填充料(molded underfill，MUF)、环氧树脂、树脂等材料。

在一个实施例中，如图3和图4所示，基板1可以具有第二抑制层12。第二抑制层12可以采用无机物。

在一个实施例中，若第二抑制层12所采用的无机材与第一导通孔11之间的结合力佳，在制程中，可以于开孔时露出第二抑制层12。在又一个实施例中，若第二抑制层12采用的无机材与第一导通孔11之间的结合力不佳，在制程中，可以于开孔时不露出第二抑制层12。即第一导通孔11与第二抑制层12可以物理上隔开，以避免第二抑制层12与第一导通孔11接触。

第一导通孔11可以与第二抑制层12可以物理上隔开可以通过以下两种方式实现。

第一种，如图3所示，第二抑制层12与第一导通孔11之间可以设有第二介电层13。第二介电层13可以包括有机材。由于有机材与金属之间的结合力大于无机材与金属之间的结合力，这里可以利用第二介电层13隔开第一导通孔11与第二抑制层12，在电镀第一导通孔11制程时，有更好的结合力。

第二种，如图4所示，第二抑制层12与第一导通孔11之间可以设有第二导电层16。第二导电层16可以采用金属或金属合金的导电材料。具体地，在制程中，可以预先在第二抑制层12上制作第二导电层16，由此可以在后续开孔时，辅助激光(Laser)等开孔工艺能够更准确地定义出第一导通孔11的尺寸。第二导电层16可以采用金属或金属合金的导电材料。由于金属与金属之间的结合力大于无机材与金属之间的结合力，这里可以利用第一导电层32隔开第二导通孔31与第一抑制层33，在电镀导通孔制程时，有更好的结合力。

提供基板1。并将电子元件2内埋于基板1中。

请参考图5至图30，图5至图30是根据本公开实施例的半导体封装结构的制造过程。

在一个实施例中，如图5至图12示出了基板1的第一制造过程。基板1的介电材可以是有机材。

如图5所示，提供基板1。在基板1上形成基板线路层15。

如图6所示，在基板1上形成第一开孔111。

这里，可以采用激光等钻孔工艺形成第一开孔111。

如图7所示，填充导电材料，形成第一导通孔11。

如图8所示，在基板1形成凹部14。

这里，可以采用激光等钻孔工艺形成凹部14。

如图9所示，将基板1放置于设有临时粘合层7的载板6上。

如图10所示，将电子元件2放置于凹部14中。

如图11所示，填充包覆电子元件2以及凹部14与电子元件2间的空隙的填充材5。

如图12所示，移除临时粘合层7和载板6。

在又一个实施例中，如图13至图19示出了基板1的第二制造过程。基板1可以具有第二抑制层12。第二抑制层12可以采用无机材。若第二抑制层12采用的无机材与第一导通孔11之间的结合力不佳，可以于开孔时不露出第二抑制层12。即第一导通孔11与第二抑制层12可以物理上隔开，以避免第二抑制层12与第一导通孔11接触。

如图13所示，在基板1上形成第一开孔111以及凹部14。

如图14所示，将基板1放置于设有临时粘合层7的载板6上。

如图15所示，将电子元件2放置于凹部14中。

如图16所示，在第一开孔111中形成第二介电层13。在凹部14中形成填充材5。

这里，第二介电层13可以采用有机材。形成第二介电层13和填充材5可以是在同一步骤中完成的，也可以是在不同步骤中完成的。

如图17所示，移除临时粘合层7和载板6。

如图18所示，在第二介电层13中形成第一开孔111。

如图19所示，填充导电材料，形成第一导通孔11。第二抑制层12与第一导通孔11之间可以设有第二介电层13。由于有机材与金属之间的结合力大于无机材与金属之间的结合力，这里可以利用第二介电层13隔开第一导通孔11与第二抑制层12，在电镀第一导通孔11制程时，有更好的结合力。

在又一个实施例中，如图20至图24示出了基板1的第三制造过程。基板1可以具有第二抑制层12。第二抑制层12可以采用无机材。若第二抑制层12采用的无机材与第一导通孔11之间的结合力不佳，可以于开孔时不露出第二抑制层12。即第一导通孔11与第二抑制层12可以物理上隔开，以避免第二抑制层12与第一导通孔11接触。

如图20所示，在基板1上形成第一开孔111以及凹部14。在第二抑制层12上形成第二导电层16。

这里，可以通过印刷烧结工艺形成第二导电层16。由此可以在后续开孔时，第二导电层16可以辅助激光(Laser)等开孔工艺能够更准确地定义出第一导通孔11的尺寸。第二导电层16可以采用金属或金属合金的导电材料。

如图21所示，将基板1放置于设有临时粘合层7的载板6上。

如图22所示，将电子元件2放置于凹部14中。

如图23所示，在凹部14中形成填充材5。填充导电材料，形成第一导通孔11。

如图24所示，移除临时粘合层7和载板6。

以上示出了基板1的三种制造过程。在任一种制造过程所得到的基板1的基础上，在基板1的第一表面以及与第一表面相对的第二表面分别形成第一线路结构3和第二线路结构4。以下针对第一线路结构3的制造过程进行描述。在基板1的第一表面形成第一线路结构3，第一线路结构3可以具有第一抑制层33。

在一个实施例中，如图25至图27示出了第一线路结构3的第一制造过程。若第一抑制层33采用的无机材与第二导通孔31之间的结合力不佳，可以于开孔时不露出第一抑制层33。

如图25所示，层压第一介电层34、第一抑制层33、第一导电层32以及第一金属层35，第一导电层32设于第一抑制层33的周围。

这里，第一导电层32可以是通过印刷烧结工艺形成于第一抑制层33的周围。

如图26所示，图案化第一金属层35，形成第二开孔311。

如图27所示，填充导电材料，形成第二导通孔31。电镀图案化第一线路层36。得到第一线路结构3。

由于金属与金属之间的结合力大于无机材与金属之间的结合力，这里可以利用第一导电层32隔开第二导通孔31与第一抑制层33，在电镀第二导通孔31制程时，有更好的结合力。

在又一个实施例中，如图28至图30示出了第一线路结构3的第二制造过程。若第一抑制层33采用的无机材与第二导通孔31之间的结合力不佳，可以于开孔时不露出第一抑制层33。

如图28所示，层压第一介电层34、第一抑制层33以及第一金属层35。

如图29所示，图案化第一金属层35，形成第二开孔311。

如图30所示，填充导电材料，形成第二导通孔31。电镀图案化第一线路层36。得到第一线路结构3。

由于有机材与金属之间的结合力大于无机材与金属之间的结合力，这里可以利用第一介电层34隔开第二导通孔31与第一抑制层33，在电镀第二导通孔31制程时，有更好的结合力。

另外，第二线路结构4的制造方法可以采用与上述第一线路结构3相同的制作方法得到，这里不再赘述。

尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际设备之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本公开中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本公开中特别指示，否则操作的次序和分组并不限制本公开。

Claims (10)

1.一种半导体封装结构，包括：

基板；

电子元件，内埋于所述基板中；

第一线路结构，设于所述基板的第一表面，所述第一线路结构与所述电子元件电连接，所述第一线路结构具有第一抑制层。

2.根据权利要求1所述的半导体封装结构，还包括：

第二线路结构，设于基板与所述第一表面相对的第二表面，所述第一线路结构与所述第二线路结构对称设置并通过所述电子元件电连接。

3.根据权利要求2所述的半导体封装结构，其中，所述基板具有第一导通孔，所述第一线路结构与所述第二线路结构通过所述第一导通孔电连接。

4.根据权利要求1所述的半导体封装结构，其中，所述第一线路结构具有第二导通孔，所述第二导通孔与所述第一抑制层物理上隔开。

5.根据权利要求4所述的半导体封装结构，其中，所述第二导通孔与所述第一抑制层之间设有第一导电层。

6.根据权利要求5所述的半导体封装结构，其中，所述第一导电层为元件的电极，所述元件为电容器或电感器。

7.根据权利要求4所述的半导体封装结构，其中，所述第二导通孔与所述第一抑制层之间设有第一介电层。

8.根据权利要求3所述的半导体封装结构，其中，所述基板具有第二抑制层，所述第一导通孔与所述第二抑制层物理上隔开。

9.根据权利要求8所述的半导体封装结构，其中，所述第二抑制层与所述第一导通孔之间设有第二导电层或设有第二介电层。

10.根据权利要求1所述的半导体封装结构，还包括：

填充材，所述基板具有凹部，所述凹部用于容置所述电子元件，所述填充材包覆所述电子元件，所述填充材填充于所述凹部与所述电子元件间的空隙。

Images