CN108447842A - 一种指纹芯片的封装结构以及封装方法 - Google Patents

一种指纹芯片的封装结构以及封装方法 Download PDF

Info

Publication number
CN108447842A
CN108447842A CN201810398653.8A CN201810398653A CN108447842A CN 108447842 A CN108447842 A CN 108447842A CN 201810398653 A CN201810398653 A CN 201810398653A CN 108447842 A CN108447842 A CN 108447842A
Authority
CN
China
Prior art keywords
fingerprint chip
weld pad
circuit board
receiving hole
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810398653.8A
Other languages
English (en)
Inventor
王之奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201810398653.8A priority Critical patent/CN108447842A/zh
Publication of CN108447842A publication Critical patent/CN108447842A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种指纹芯片的封装结构以及封装方法，该封装结构包括：封装电路板，所述封装电路板具有基板；所述基板包括：相对的第一表面以及第二表面；贯穿所述第一表面以及所述第二表面的容纳孔；所述第一表面具有互联电路以及焊盘；位于所述容纳孔内的指纹芯片，所述指纹芯片具有相对的正面以及背面；所述正面具有指纹感应单元以及与所述指纹感应单元连接的第一焊垫；所述背面与所述第二表面齐平；所述第一焊垫与所述焊盘电连接；覆盖所述第一表面且填充所述容纳孔的塑封层。本发明技术方案中，在封装电路板上设置用于放置指纹芯片的容纳孔，指纹芯片的背面和封装电路板的第二表面齐平，可以封装结构的厚度，便于电子设备小型化设计。

Description

一种指纹芯片的封装结构以及封装方法
技术领域
本发明涉及芯片封装技术领域，更具体的说，涉及一种指纹芯片的封装结构以及封装方法。
背景技术
随着科学技术的不断发展，越来越多的具有指纹识别功能的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。
电子设备实现指纹识别功能的主要部件是指纹芯片。为了避免指纹芯片受到外界损坏以及便于其和电子设备的主板连接，一般需要对指纹芯片进行封装，形成封装结构。
现有技术对指纹芯片进行封装时，一般是直接将指纹芯片和电路板相对设置，二者通过粘层粘结，通过焊线使得二者电连接。这样，导致指纹识别芯片的封装结构厚度较大，不便于电子设备小型化设计。
发明内容
为了解决上述问题，本发明技术方案提供了一种指纹芯片的封装结构以及封装方法，降低了指纹芯片的封装结构的厚度，便于电子设备小型化设计。
为了实现上述目的，本发明提供如下技术方案：
一种指纹芯片的封装结构，所述封装结构包括：
封装电路板，所述封装电路板具有基板；所述基板包括：相对的第一表面以及第二表面；贯穿所述第一表面以及所述第二表面的容纳孔；所述第一表面具有互联电路以及焊盘；
位于所述容纳孔内的指纹芯片，所述指纹芯片具有相对的正面以及背面；所述正面具有指纹感应单元以及与所述指纹感应单元连接的第一焊垫；所述背面与所述第二表面齐平；所述第一焊垫与所述焊盘电连接；
覆盖所述第一表面且填充所述容纳孔的塑封层。
优选的，在上述封装结构中，所述正面具有感应区以及位于所述感应区两侧的布线区；
所述指纹感应单元以及所述第一焊垫位于所述感应区；
所述布线区具有凹槽，所述凹槽的深度小于所述指纹芯片的厚度，所述凹槽的底部具有第二焊垫，所述凹槽的侧面具有连接所述第一焊垫以及所述第二焊垫的金属互联层；
所述焊盘通过导线与所述第二焊垫连接，以通过所述第二焊垫以及所述金属互联层与所述第一焊垫连接。
优选的，在上述封装结构中，所述塑封层还覆盖所述导线、所述第二焊盘以及所述金属互联层。
优选的，在上述封装结构中，所述指纹芯片的厚度大于所述封装电路板的厚度。
优选的，在上述封装结构中，所述凹槽的深度范围为50μm-200μm，包括端点值。
优选的，在上述封装结构中，当所述塑封层的介电常数小于设定阈值时，所述塑封层的表面与所述正面齐平；
当所述塑封层的介电常数不小于设定阈值时，所述塑封层覆盖所述指纹芯片。
优选的，在上述封装结构中，位于所述容纳孔内的所述塑封层朝向所述第二表面的一端与所述第二表面齐平。
优选的，在上述封装结构中，所述封装电路板为FPC或是PCB。
本发明还提供给了一种指纹芯片的封装方法，所述封装方法包括：
提供一待切割电路板，所述待切割电路板包括多个封装电路板；相邻所述封装电路板之间具有切割间隙；所述封装电路板具有基板；所述基板包括：相对的第一表面以及第二表面；贯穿所述第一表面以及所述第二表面的容纳孔；所述第一表面具有互联电路以及焊盘；
在每个所述容纳孔内设置一个指纹芯片，所述指纹芯片具有相对的正面以及背面；所述正面具有指纹感应单元以及与所述指纹感应单元连接的第一焊垫；所述背面与所述第二表面齐平；所述第一焊垫与所述焊盘电连接；
形成覆盖所述第一表面且填充所述容纳孔的塑封层；
沿着所述切割间隙进行切割，形成多个单粒的封装结构。
优选的，在上述封装方法中，所述在每个所述容纳孔内设置一个指纹芯片包括：
在所述第二表面贴合粘结薄膜；
将所述待切割电路板放置于水平放置的承载板；所述承载板用于放置所述待切割电路板的表面为平面；所述第二表面朝向所述承载板；
在每个所述容纳孔中放置一个所述指纹芯片，所述指纹芯片的背面通过所述粘结薄膜固定。
优选的，在上述封装方法中，还包括：
形成所述塑封层后，将所述待切割电路板与所述承载板分离；
剥离所述粘结薄膜后再进行切割。
优选的，在上述封装方法中，所述正面具有感应区以及位于所述感应区两侧的布线区；所述指纹感应单元以及所述第一焊垫位于所述感应区；所述布线区具有凹槽，所述凹槽的深度小于所述指纹芯片的厚度，所述凹槽的底部具有第二焊垫，所述凹槽的侧面具有连接所述第一焊垫以及所述第二焊垫的金属互联层；
所述在每个所述容纳孔内设置一个指纹芯片包括：在所述容纳孔内放置所述指纹芯片后，通过导线连接所述焊盘以及所述第二焊垫，以通过所述第二焊垫以及所述金属互联层与所述第一焊垫连接。
优选的，在上述封装方法中，所述塑封层还覆盖所述导线、所述第二焊盘以及所述金属互联层。
优选的，在上述封装方法中，所述指纹芯片的厚度大于所述封装电路板的厚度。
优选的，在上述封装方法中，所述凹槽的深度范围为50μm-200μm，包括端点值。
优选的，在上述封装方法中，当所述塑封层的介电常数小于设定阈值时，所述塑封层的表面与所述正面齐平；
当所述塑封层的介电常数不小于设定阈值时，所述塑封层覆盖所述指纹芯片。
优选的，在上述封装方法中，位于所述容纳孔内的所述塑封层朝向所述第二表面的一端与所述第二表面齐平。
优选的，在上述封装方法中，所述待切割电路板为FPC或是PCB。
通过上述描述可知，本发明技术方案提供的指纹芯片的封装结构以及封装方法中，在封装电路板上设置用于放置指纹芯片的容纳孔，使得指纹芯片的背面和封装电路板的第二表面齐平，这样，可以指纹芯片的封装结构的厚度，便于电子设备小型化设计。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种指纹芯片的封装结构的切面图；
图2为本发明实施例提供的一种指纹芯片的封装结构的俯视；
图3-图6为本发明实施例提供的一种指纹芯片的封装方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1和图2，图1为本发明实施例提供的一种指纹芯片的封装结构的切面图，图2为本发明实施例提供的一种指纹芯片的封装结构的俯视图，该封装结构包括：封装电路板11，所述封装电路板11具有基板111；所述基板111包括：相对的第一表面B1以及第二表面B2；贯穿所述第一表面B1以及所述第二表面B2的容纳孔110；所述第一表面B1具有互联电路(图1中未示出)以及焊盘112。
所述封装结构还包括位于所述容纳孔110内的指纹芯片12，所述指纹芯片12具有相对的正面A1以及背面A2；所述正面A1具有指纹感应单元121以及与所述指纹感应单元121连接的第一焊垫122；所述背面A2与所述第二表面B2齐平；所述第一焊垫122与所述焊盘112电连接。
所述封装结构还包括覆盖所述第一表面A1且填充所述容纳孔110的塑封层13。
本发明实施例中，所述正面A1具有感应区A11以及位于所述感应区A11两侧的布线区A12。
所述指纹感应单元121以及所述第一焊垫122位于所述感应区A11。所述第一焊垫122可以分布在指纹感应单元121的两侧，其他实施例中，也可以设置第一焊垫122均位于指纹感应单元121的一侧。可以根据需求设定第一焊垫122相对于指纹感应单元121的位置，本发明实施例对此不作具体限定。所述布线区A12具有凹槽K，所述凹槽K的深度H1小于所述指纹芯片12的厚度H2，所述凹槽K的底部具有第二焊垫123，所述凹槽123的侧面具有连接所述第一焊垫122以及所述第二焊垫123的金属互联层124。所述焊盘112通过导线14与所述第二焊垫123连接，以通过所述第二焊垫123以及所述金属互联层124与所述第一焊垫122连接。
可以通过刻蚀工艺在指纹芯片的正面A1形成所述凹槽K。通过物理气相沉积工艺在指纹芯片的正面A1沉积金属层，通过刻蚀工艺图案化该金属层，形成第焊垫122、第二焊垫123以及金属互联层124。
可选的，所述塑封层13还覆盖所述导线14、所述第二焊盘123以及所述金属互联层124，可以对电路互联的结构进行塑封保护，避免损坏以及短路。
所述指纹芯片12的厚度H2大于所述封装电路板11的厚度H3。可以设定H1+H3＝H2，这样，当指纹芯片12放置于容纳孔110内时，使得第二焊垫123和焊盘112位于同一平面，便于导线14分别与第二焊垫123和焊盘112焊接，同时便于检查平整度，便于确定指纹芯片的背面A2和封装电路板11的第二表面B2是否齐平。一般的，可以设置所述凹槽的深度范围为50μm-200μm，包括端点值。根据指纹芯片12的厚度H2以及封装电路板11的厚度H3设置凹槽K的厚度H1，本发明实施例对凹槽K的具体厚度值不做限定。
当所述塑封层13的介电常数小于设定阈值时，所述塑封层13的表面与所述正面A1齐平，也就是说，当采用低介电常数的塑封层13时，塑封层13表面和指纹芯片的正面A1齐平，塑封层13具有开口用于露出指纹芯片的感应区A11。
当所述塑封层的介电常数不小于设定阈值时，所述塑封层覆盖所述指纹芯片，也就是说，当采用高介电常数的塑封层13时，塑封层13表面高于指纹芯片的正面A1，且覆盖指纹芯片的正面A1。
为了保证封装结构底部的平整度，设置位于所述容纳孔110内的所述塑封层13朝向所述第二表面B2的一端与所述第二表面B2齐平。可选的，所述封装电路板11为FPC或是PCB。
用于形成塑封层的塑封材料在固化以后具有较大的机械强度，可以对指纹芯片12以及封装电路板11进行保护。一半的，指纹芯片12的厚度大于封装电路11的厚度，当采用低介电常数的塑封层13时，塑封层13只需与指纹芯片12正面A1齐平即可有效保护封装电路板11以及指纹芯片12，整个封装结构的厚度仅是等于指纹芯片12的厚度。当采用高介电常数的塑封层时，整个封装结构的厚度也仅是在指纹芯片12的表面增加一层较薄的塑封层，封装结构的厚度较薄。
通过上述描述可知，本发明实施例提供的封装结构中，在封装电路板上设置用于放置指纹芯片的容纳孔，使得指纹芯片的背面和封装电路板的第二表面齐平，这样，可以指纹芯片的封装结构的厚度，便于电子设备小型化设计。
基于上述实施例，本发明另一实施例还提供了一种指纹芯片的封装方法，用于制作上述封装结构，如图3-图6所示，图3-图6为本发明实施例提供的一种指纹芯片的封装方法的流程示意图，该制作方法包括：
步骤S11：如图3所示，提供一待切割电路板10。
所述待切割电路板包括多个封装电路板11。相邻所述封装电路板11之间具有切割间隙31。所述封装电路板11具有基板111；所述基板111包括：相对的第一表面A1以及第二表面A2；贯穿所述第一表面A1以及所述第二表面A2的容纳孔110；所述第一表面A1具有互联电路(图3中未示出)以及焊盘112。所述待切割电路板10可以为FPC或是PCB。
步骤S12：如图4所示，在每个所述容纳孔110内设置一个指纹芯片12。
所述指纹芯片12具有相对的正面A1以及背面A2；所述正面A1具有指纹感应单元121以及与所述指纹感应单元121连接的第一焊垫122；所述背面A2与所述第二表面B2齐平；所述第一焊垫122与所述焊盘112电连接。
在该步骤中，所述在每个所述容纳孔110内设置一个指纹芯片12包括：在所述第二表面B2贴合粘结薄膜32。所述粘结薄膜32可以为胶带。
将所述待切割电路板10放置于水平放置的承载板(图4中未示出)；所述承载板用于放置所述待切割电路板10的表面为平面；所述第二表面B2朝向所述承载板；在每个所述容纳孔110中放置一个所述指纹芯片12，所述指纹芯片12的背面A2通过所述粘结薄膜32固定。所述承载板可以使得封装电路板的第二表面B2和指纹芯片12的背面A2齐平。
可选的，所述指纹芯片12的厚度H2大于所述封装电路板11的厚度H3。
所述正面A1具有感应区以及位于所述感应区两侧的布线区；所述指纹感应单元121以及所述第一焊垫122位于所述感应区；所述布线区具有凹槽K，所述凹槽K的深度H1小于所述指纹芯片12的厚度H2，所述凹槽K的底部具有第二焊垫123，所述凹槽K的侧面具有连接所述第一焊垫122以及所述第二焊垫123的金属互联层123。所述在每个所述容纳孔110内设置一个指纹芯片12包括：在所述容纳孔110内放置所述指纹芯片112后，通过导线14连接所述焊盘112以及所述第二焊垫123，以通过所述第二焊垫123以及所述金属互联层124与所述第一焊垫122连接。
可选的，所述凹槽的深度范围为50μm-200μm，包括端点值。
步骤S13：如图5所示，形成覆盖所述第一表面111且填充所述容纳孔110的塑封层13。
可选的，所述塑封层13还覆盖所述导线14、所述第二焊盘123以及所述金属互联层124。当所述塑封层的介电常数小于设定阈值时，所述塑封层的表面与所述正面齐平；当所述塑封层的介电常数不小于设定阈值时，所述塑封层覆盖所述指纹芯片。位于所述容纳孔110内的所述塑封层13朝向所述第二表面B2的一端与所述第二表面B2齐平。
步骤S14：如图6所示，沿着所述切割间隙31进行切割，形成多个单粒的封装结构。
所述封装方法还包括：形成所述塑封层后，将所述待切割电路板10与所述承载板分离；剥离所述粘结薄膜32后再进行切割。切割后，最终形成的封装结构可以参考图1和图2所示。
本发明实施例所述封装方法中，通过常规的塑封工艺实现对指纹芯片的封装，制作方法简单，便于大批量制作，制作成本低。而且在封装电路板上设置用于放置指纹芯片的容纳孔，使得指纹芯片的背面和封装电路板的第二表面齐平，这样，可以指纹芯片的封装结构的厚度，便于电子设备小型化设计。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的制作方法而言，由于其与实施例公开的封装结构相对应，所以描述的比较简单，相关之处参见封装结构相关部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (18)

1.一种指纹芯片的封装结构，其特征在于，所述封装结构包括：
封装电路板，所述封装电路板具有基板；所述基板包括：相对的第一表面以及第二表面；贯穿所述第一表面以及所述第二表面的容纳孔；所述第一表面具有互联电路以及焊盘；
位于所述容纳孔内的指纹芯片，所述指纹芯片具有相对的正面以及背面；所述正面具有指纹感应单元以及与所述指纹感应单元连接的第一焊垫；所述背面与所述第二表面齐平；所述第一焊垫与所述焊盘电连接；
覆盖所述第一表面且填充所述容纳孔的塑封层。
2.根据权利要求1所述的封装结构，其特征在于，所述正面具有感应区以及位于所述感应区两侧的布线区；
所述指纹感应单元以及所述第一焊垫位于所述感应区；
所述布线区具有凹槽，所述凹槽的深度小于所述指纹芯片的厚度，所述凹槽的底部具有第二焊垫，所述凹槽的侧面具有连接所述第一焊垫以及所述第二焊垫的金属互联层；
所述焊盘通过导线与所述第二焊垫连接，以通过所述第二焊垫以及所述金属互联层与所述第一焊垫连接。
3.根据权利要求2所述的封装结构，其特征在于，所述塑封层还覆盖所述导线、所述第二焊盘以及所述金属互联层。
4.根据权利要求2所述的封装结构，其特征在于，所述指纹芯片的厚度大于所述封装电路板的厚度。
5.根据权利要求2所述的封装结构，其特征在于，所述凹槽的深度范围为50μm-200μm，包括端点值。
6.根据权利要求1所述的封装结构，其特征在于，当所述塑封层的介电常数小于设定阈值时，所述塑封层的表面与所述正面齐平；
当所述塑封层的介电常数不小于设定阈值时，所述塑封层覆盖所述指纹芯片。
7.根据权利要求1所述的封装结构，其特征在于，位于所述容纳孔内的所述塑封层朝向所述第二表面的一端与所述第二表面齐平。
8.根据权利要求1-7任一项所述的封装结构，其特征在于，所述封装电路板为FPC或是PCB。
9.一种指纹芯片的封装方法，其特征在于，所述封装方法包括：
提供一待切割电路板，所述待切割电路板包括多个封装电路板；相邻所述封装电路板之间具有切割间隙；所述封装电路板具有基板；所述基板包括：相对的第一表面以及第二表面；贯穿所述第一表面以及所述第二表面的容纳孔；所述第一表面具有互联电路以及焊盘；
在每个所述容纳孔内设置一个指纹芯片，所述指纹芯片具有相对的正面以及背面；所述正面具有指纹感应单元以及与所述指纹感应单元连接的第一焊垫；所述背面与所述第二表面齐平；所述第一焊垫与所述焊盘电连接；
形成覆盖所述第一表面且填充所述容纳孔的塑封层；
沿着所述切割间隙进行切割，形成多个单粒的封装结构。
10.根据权利要求9所述的封装方法，其特征在于，所述在每个所述容纳孔内设置一个指纹芯片包括：
在所述第二表面贴合粘结薄膜；
将所述待切割电路板放置于水平放置的承载板；所述承载板用于放置所述待切割电路板的表面为平面；所述第二表面朝向所述承载板；
在每个所述容纳孔中放置一个所述指纹芯片，所述指纹芯片的背面通过所述粘结薄膜固定。
11.根据权利要求10所述的封装方法，其特征在于，还包括：
形成所述塑封层后，将所述待切割电路板与所述承载板分离；
剥离所述粘结薄膜后再进行切割。
12.根据权利要求10所述的封装方法，其特征在于，所述正面具有感应区以及位于所述感应区两侧的布线区；所述指纹感应单元以及所述第一焊垫位于所述感应区；所述布线区具有凹槽，所述凹槽的深度小于所述指纹芯片的厚度，所述凹槽的底部具有第二焊垫，所述凹槽的侧面具有连接所述第一焊垫以及所述第二焊垫的金属互联层；
所述在每个所述容纳孔内设置一个指纹芯片包括：在所述容纳孔内放置所述指纹芯片后，通过导线连接所述焊盘以及所述第二焊垫，以通过所述第二焊垫以及所述金属互联层与所述第一焊垫连接。
13.根据权利要求12所述的封装方法，其特征在于，所述塑封层还覆盖所述导线、所述第二焊盘以及所述金属互联层。
14.根据权利要求12所述的封装方法，其特征在于，所述指纹芯片的厚度大于所述封装电路板的厚度。
15.根据权利要求12所述的封装方法，其特征在于，所述凹槽的深度范围为50μm-200μm，包括端点值。
16.根据权利要求9所述的封装方法，其特征在于，当所述塑封层的介电常数小于设定阈值时，所述塑封层的表面与所述正面齐平；
当所述塑封层的介电常数不小于设定阈值时，所述塑封层覆盖所述指纹芯片。
17.根据权利要求9所述的封装方法，其特征在于，位于所述容纳孔内的所述塑封层朝向所述第二表面的一端与所述第二表面齐平。
18.根据权利要求9所述的封装方法，其特征在于，所述待切割电路板为FPC或是PCB。
CN201810398653.8A 2018-04-28 2018-04-28 一种指纹芯片的封装结构以及封装方法 Pending CN108447842A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810398653.8A CN108447842A (zh) 2018-04-28 2018-04-28 一种指纹芯片的封装结构以及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810398653.8A CN108447842A (zh) 2018-04-28 2018-04-28 一种指纹芯片的封装结构以及封装方法

Publications (1)

Publication Number Publication Date
CN108447842A true CN108447842A (zh) 2018-08-24

Family

ID=63202260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810398653.8A Pending CN108447842A (zh) 2018-04-28 2018-04-28 一种指纹芯片的封装结构以及封装方法

Country Status (1)

Country Link
CN (1) CN108447842A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494163A (zh) * 2018-11-20 2019-03-19 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
CN109545757A (zh) * 2018-11-20 2019-03-29 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
CN110210337A (zh) * 2019-05-17 2019-09-06 上海思立微电子科技有限公司 生物特征识别模组、制备方法及电子设备
WO2020133906A1 (zh) * 2018-12-29 2020-07-02 Oppo广东移动通信有限公司 移动终端

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270590A (zh) * 2011-09-01 2011-12-07 苏州晶方半导体科技股份有限公司 晶圆级封装结构及封装方法
CN103489802A (zh) * 2013-09-18 2014-01-01 苏州晶方半导体科技股份有限公司 芯片封装结构及形成方法
CN104851853A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
CN106653616A (zh) * 2016-11-22 2017-05-10 苏州晶方半导体科技股份有限公司 指纹传感芯片的封装方法以及封装结构
CN206225349U (zh) * 2016-11-07 2017-06-06 深圳市汇顶科技股份有限公司 指纹识别模组及指纹识别芯片封装结构
KR20170126337A (ko) * 2016-05-09 2017-11-17 시그네틱스 주식회사 지문인식센서 패키지 및 그 제조 방법
CN107958882A (zh) * 2017-12-20 2018-04-24 苏州晶方半导体科技股份有限公司 芯片的封装结构及其制作方法
CN208256659U (zh) * 2018-04-28 2018-12-18 苏州晶方半导体科技股份有限公司 一种指纹芯片的封装结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270590A (zh) * 2011-09-01 2011-12-07 苏州晶方半导体科技股份有限公司 晶圆级封装结构及封装方法
CN103489802A (zh) * 2013-09-18 2014-01-01 苏州晶方半导体科技股份有限公司 芯片封装结构及形成方法
CN104851853A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
KR20170126337A (ko) * 2016-05-09 2017-11-17 시그네틱스 주식회사 지문인식센서 패키지 및 그 제조 방법
CN206225349U (zh) * 2016-11-07 2017-06-06 深圳市汇顶科技股份有限公司 指纹识别模组及指纹识别芯片封装结构
CN106653616A (zh) * 2016-11-22 2017-05-10 苏州晶方半导体科技股份有限公司 指纹传感芯片的封装方法以及封装结构
CN107958882A (zh) * 2017-12-20 2018-04-24 苏州晶方半导体科技股份有限公司 芯片的封装结构及其制作方法
CN208256659U (zh) * 2018-04-28 2018-12-18 苏州晶方半导体科技股份有限公司 一种指纹芯片的封装结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494163A (zh) * 2018-11-20 2019-03-19 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
CN109545757A (zh) * 2018-11-20 2019-03-29 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
WO2020103748A1 (zh) * 2018-11-20 2020-05-28 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
WO2020103747A1 (zh) * 2018-11-20 2020-05-28 苏州晶方半导体科技股份有限公司 芯片的封装结构
WO2020103746A1 (zh) * 2018-11-20 2020-05-28 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
WO2020133906A1 (zh) * 2018-12-29 2020-07-02 Oppo广东移动通信有限公司 移动终端
CN112930536A (zh) * 2018-12-29 2021-06-08 Oppo广东移动通信有限公司 移动终端
CN110210337A (zh) * 2019-05-17 2019-09-06 上海思立微电子科技有限公司 生物特征识别模组、制备方法及电子设备

Similar Documents

Publication Publication Date Title
JP4058642B2 (ja) 半導体装置
CN108447842A (zh) 一种指纹芯片的封装结构以及封装方法
JP3499202B2 (ja) 半導体装置の製造方法
US20090108445A1 (en) Substrate structure and semiconductor package using the same
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6426566B1 (en) Anisotropic conductor film, semiconductor chip, and method of packaging
CN107305883A (zh) 电子封装件及其制法
US20130130493A1 (en) Connecting pad producing method
CN100359682C (zh) 电子标签及其制造方法
CN102915995B (zh) 半导体封装件、基板及其制造方法
JP3722223B2 (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP2003218264A (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
CN208256659U (zh) 一种指纹芯片的封装结构
JPH10326795A (ja) 半導体装置とその製造方法
CN109427725A (zh) 中介基板及其制法
TWI313915B (en) Structure for stress releasing in an electronic package and fabricating the same
JP3326553B2 (ja) 半導体チップの実装構造および半導体装置
JPS6359535B2 (zh)
CN112020222A (zh) 内埋电路板及其制作方法
CN108807294A (zh) 封装结构及其制法
JP3964319B2 (ja) 半導体装置
JP4286640B2 (ja) 半導体装置およびその製造方法
JP2734665B2 (ja) 半導体装置
JP4071121B2 (ja) 半導体装置
JP2000174442A (ja) 電子部品の実装方法、及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination