JP2734665B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2734665B2
JP2734665B2 JP1208432A JP20843289A JP2734665B2 JP 2734665 B2 JP2734665 B2 JP 2734665B2 JP 1208432 A JP1208432 A JP 1208432A JP 20843289 A JP20843289 A JP 20843289A JP 2734665 B2 JP2734665 B2 JP 2734665B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
substrate
wiring
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1208432A
Other languages
English (en)
Other versions
JPH0372640A (ja
Inventor
忠信 照井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1208432A priority Critical patent/JP2734665B2/ja
Publication of JPH0372640A publication Critical patent/JPH0372640A/ja
Application granted granted Critical
Publication of JP2734665B2 publication Critical patent/JP2734665B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明はチップ・オン・ボード（Chip on Board,CO
B）等の銅張積層板を用いた多層基板の配線パターン形
状に関し， 半導体装置の耐湿性を構造的，即ち，配線パターン形
状によって改善することを目的とし， 半導体チップが搭載された多層配線基板と，該基板上
の半導体チップの搭載部分の周辺に形成され該半導体チ
ップに電気的に接続された内部リード配線層と，該半導
体チップの搭載部分を囲んで，該内部リード配線層の形
成された基板上に接着されたダム枠とを有し，該ダム枠
により囲まれた半導体チップが封止され，該内部リード
配線層にはクランク状の配線パターン或いはダミーパタ
ーンを有するように構成する。
〔産業上の利用分野〕
本発明は,COB等の銅張積層板を用いた多層基板の配線
パターン形状に関する。
近年,ICカードやメモリカード等の需要増大に伴い,CO
Bに対する信頼性，特に，耐湿性の向上が要求されてき
ている。
このため，封止レジンやチップの耐湿性改善ととも
に,COB基板自体の耐湿性も改善する必要がある。
配線パターン或いは配線リードの形状を工夫すること
による耐湿手段は，従来，一般のリードフレームやプリ
ント配線基板にみられるが，何れも，配線そのものを対
象とし，この経路を長くすることで，樹脂との密着製を
強固にして湿気の浸入を防止するというもので，ここで
対象とする近年ICカード等に使用されるCOBのような新
しい技術では，その寸法の微細化，高精度の製作方法の
違いにより，自ずから新しい技術に対応した耐湿技術が
要求される。
〔従来の技術〕
第３図，第４図は従来例の説明図である。
図において、20はICカード,21は磁気ストライプ,22は
COB,23は半導体チップ,24はボンディングワイヤ,25は基
板,26はリード,27はダム枠,28はボンディングパッド,29
は接着剤,30はスルーホール,31はレジン,32はダイス付
け材,33はダイステージ,34は端子である。
第３図（ａ）に示すICカード20の表面には磁気ストラ
イプ21の他に，半導体チップを搭載したCOB22が端子側
を表にして組み込まれている。
第３図（ｂ）に示すように,COB22の内部には，半導体
チップ23がボンディングワイヤ24により，基板25上のリ
ード26に結線されている。
又，この基板25の周囲には，半導体チップ23を保護す
るレジンがCOBの周囲に流れ出さないように、ダム枠27
が半導体チップ23の周囲に設けられている。
このような従来のICカード20に組み込まれるCOB22等
の半導体装置においては，基材や張り合わせ用の接着材
等の材質による耐湿性の改善は行われてきたが，リード
26の配線パターンの形状による耐湿性改善についての対
策技術は殆ど無かった。
即ち，第４図（ａ）に示すように，従来はICカード20
の表面に組み込まれたCOB22のリード26の配線パターン
構造は出来るだけ簡潔な引き回しを行っていた。
ここで，図のａ−ａ′断面を示した第４図（ｂ）につ
いて，水分の浸入とリード26と接着剤29の密着強度につ
いて考察する。
多層基板の貼り合わせは，通常，シート状の接着剤29
を使用するため，貼り合わせて圧縮すると，パターンの
無い部分Ａと，パターンの有る部分Ｂとでは，接着状態
が違って来る。
当然,AはＢよりも密着度が悪くなるため，耐湿性，即
ち，外部からの水分の浸入を考えた場合に,AはＢよりも
浸入しやすくなる。
第４図（ｃ）に第４図（ａ）のＸ方向から見たCOBの
断面を示したが，ダム枠27の端面まで浸入した水分は，
リード26とダム枠27を接着する接着剤29の接着層の隙間
を通り，リード26とレジン31の界面，ボンディングワイ
ヤ24とレジン31の界面に沿って半導体チップ23のボンデ
ィングパッド28上に達し，パッドコロージョン（腐食）
の原因となる為，外部からの水分の浸入速度は，遅い程
耐湿性は向上する。
〔発明が解決しようとする課題〕
従来は，前述のように材質の選択による耐湿性の向上
は，吸湿性等のその材質の物性値のレベルでしか改善で
きなかった。
外部からの水分の浸入速度は，遅い程耐湿性は向上す
る。
本発明は,ICカード等の微小構造の積層板の半導体装
置の耐湿性を構造的，即ち，配線パターン形状によって
改善することを目的とする。
〔課題を解決するための手段〕
第１図は本発明の原理説明図である。
図において,1はリード,2はボンディングワイヤ,3は半
導体チップ,4はボンディングパッド,5はダム枠,6は基板
周辺部,7は基板,8はダミーパターン,9はスルーホールで
ある。
第１図（ａ）に示す従来の内部リード配線層１（以下
リード）の配線パターンでは矢印で示したように水分の
浸入速度が速い。
外部からの水分の浸入速度が遅い程耐湿性は向上する
ので，本発明は，第１図（ｂ）に示すように，ダム枠５
の下面に対応する部分にあるリード１の配線パターン
を，従来の基板周辺部６から，多層配線基板７（以下基
板）の内部に直線状に配線されているのを，出来るだ
け，クランク状にして，リード１の配線間の隙間の，基
板周辺部６から内部への経路を長くする。これにより基
板周辺部6,特に，めっきのための開口部からの水分の浸
入がかなり抑制され，耐湿性が向上する。
更に，基板７並びにリード１の配線層と接着剤フィル
ムの接着力を増して，耐湿対策を強化するためには，リ
ード１の配線部分の閉める面積が大きいことが必要であ
り，配線をできる丈太く，リードの配線間の隙間をでき
るだけ細くして，リード１と基板７との密着性を強化
し，配線不要部分でも，第１図（ｃ）に斜線部で示すよ
うに，ダミーパターン８で覆うようにして。耐湿性を更
に向上させる。
〔作用〕
基板周辺部の配線パターンをクランク状にすること
で、外部からの水分の浸入し易い配線パターンの隙間の
経路を長くすることで，浸入速度を遅くすることが出来
る。
また，配線を出来る限り太くし，ダミーパターンを設
けて，配線領域の閉める割合を増やし，密着性の強い部
分の面積を増やすことで，尚，一層の耐湿性向上が図ら
れる。
〔実施例〕
第２図は，本発明の一実施例のリードの配線パターン
である。
図において,10はリード,11はボンディングワイヤ,12
は半導体チップ,13はボンディングパッド,14はクランク
状配線パターン,15はダミーパターン,16はめっき端子接
続部,17はダム枠,18は基板,19は基板周辺部である。
第２図（ａ）に示すように，基板周辺部19からの水分
の浸入路Ａに対しては，リード10の配線パターンをクラ
ンク状の配線パターン14にして浸入経路を延ばしてあ
り，水分浸入路Ｂに対しても，リード10の配線パターン
を下部にまで引き延ばして対処している。
また，斜線部で示すように，リード10のダミーパター
ン15を設けたり，リード10の幅を出来るだけ太くしたり
して，未配線領域を少なくし，密着良好面積を増やして
一層効果を増すようにしている。
また,Bのめっき端子接続部16については，接着剤とパ
ターンの界面が外部に露出しているため，より一層，水
分が浸入し易い状態となっているので，浸入経路の引き
延ばしという考えから，めっき接続端子16を設ける位置
も，第２図（ｂ）に示すように,aよりｂの位置にする方
が耐湿性において効果がある。
〔発明の効果〕 以上説明した様に，本発明によれば，パターンをクラ
ンク状にしたり，ダミーパターンを設けることによって
ICカードの半導体装置の部分に外部からの水分の浸入速
度を遅くする効果をあげ,COBの耐湿性向上に寄与すると
ころが大きい。
【図面の簡単な説明】
第１図は本発明の原理説明図， 第２図は本発明の一実施例のリードの配線パターン， 第３図，第４図は従来例の説明図 である。 図において， １はリード,2はボンディングワイヤ， ３は半導体チップ,4はボンディングパッド， ５はダム枠,6は基板周辺部， ７は基板,8はダミーパターン， ９はスルーホール,10はリード， 11はボンディングワイヤ， 12は半導体チップ,13はボンディングパッド， 14はクランク状配線パターン， 15はダミーパターン,16はめっき端子接続部， 17はダム枠,18は基板， 19は基板周辺部 である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体チップが搭載された多層配線基板
    と、 該基板上の半導体チップの搭載部分の周辺に形成され該
    半導体チップに電気的に接続された内部リード配線層
    と、 該半導体チップの搭載部分を囲んで、該内部リード配線
    層の形成された基板上に接着されたダム枠とを有し、 該ダム枠により囲まれた半導体チップが封止された半導
    体装置において、 該ダム枠の下面に対応する部分において、該内部リード
    配線層がクランク状の配線パターン或いはダミーパター
    ンを有することを特徴とする半導体装置。
JP1208432A 1989-08-11 1989-08-11 半導体装置 Expired - Lifetime JP2734665B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1208432A JP2734665B2 (ja) 1989-08-11 1989-08-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1208432A JP2734665B2 (ja) 1989-08-11 1989-08-11 半導体装置

Publications (2)

Publication Number Publication Date
JPH0372640A JPH0372640A (ja) 1991-03-27
JP2734665B2 true JP2734665B2 (ja) 1998-04-02

Family

ID=16556116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1208432A Expired - Lifetime JP2734665B2 (ja) 1989-08-11 1989-08-11 半導体装置

Country Status (1)

Country Link
JP (1) JP2734665B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9238367B2 (en) * 2013-03-15 2016-01-19 Ricoh Company, Ltd. Droplet discharging head and image forming apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60165742A (ja) * 1984-02-08 1985-08-28 Hitachi Tokyo Electronics Co Ltd 半導体装置
JPH0167743U (ja) * 1987-10-23 1989-05-01

Also Published As

Publication number Publication date
JPH0372640A (ja) 1991-03-27

Similar Documents

Publication Publication Date Title
CN1996586A (zh) 半导体元件安装用衬底、半导体装置及电子设备
JP2844085B2 (ja) 回路基板及び半導体素子の実装方法
CN108447842A (zh) 一种指纹芯片的封装结构以及封装方法
US7176568B2 (en) Semiconductor device and its manufacturing method, electronic module, and electronic unit
JPH03120746A (ja) 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板
JP2734665B2 (ja) 半導体装置
JP2948595B2 (ja) Ｉｃカード用ｉｃモジュールおよびその製造方法
JPH03220736A (ja) 半導体素子の実装方法
JPS6134990A (ja) 電子部品搭載用基板およびその製造方法
JPS63131593A (ja) 厚膜回路基板
JPH0753989Y2 (ja) Ｉｃカード用モジュール
JP2000031340A (ja) 電子部品
JP2614495B2 (ja) 電子部品搭載用基板
JPH01135050A (ja) 半導体装置
JP2784209B2 (ja) 半導体装置
JP2822446B2 (ja) 混成集積回路装置
JPH05198610A (ja) 半導体搭載装置
JP2775262B2 (ja) 電子部品搭載用基板及び電子部品搭載装置
JP2533929B2 (ja) 電子素子実装用パッケ―ジ
JPH065697B2 (ja) 半導体チップ搭載用プリント配線板
JP2692478B2 (ja) リードレス・チップ・キャリア
JPH04170080A (ja) 金属板ベース回路基板
JP2516394Y2 (ja) 半導体装置
JPH01286344A (ja) 電子部品搭載用基板
JPH0739244Y2 (ja) 混成集積回路装置