CN107611091A - 晶圆级芯片封装结构及其制备方法 - Google Patents
晶圆级芯片封装结构及其制备方法 Download PDFInfo
- Publication number
- CN107611091A CN107611091A CN201710953079.3A CN201710953079A CN107611091A CN 107611091 A CN107611091 A CN 107611091A CN 201710953079 A CN201710953079 A CN 201710953079A CN 107611091 A CN107611091 A CN 107611091A
- Authority
- CN
- China
- Prior art keywords
- layer
- low
- dielectric layer
- wafer stage
- encapsulating structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种晶圆级芯片封装结构及其制备方法,晶圆级芯片封装结构包括:半导体芯片;重新布线层,包括低k介质层、位于低k介质层内及低k介质层上表面的金属线层;沟槽,位于半导体芯片之间的低k介质层内;焊料凸块,位于重新布线层的上表面,且与金属线层电连接;保护层,填充于所述焊料凸块之间及外围,且覆盖裸露的所述低k介质层及所述金属线层。本发明通过在低k介质层及金属线层上表面及外围形成保护层,即可以有效避免外部的水汽渗入到低k介质层内使得低k介质层更易破裂,又可以起到稳固低k介质层,防止外力对低k介质层破坏的作用,从而使得低k介质层在切割过程中不会出现裂痕,进而确保了封装芯片的性能。
Description
技术领域
本发明涉及一种半导体封装结构及封装方法,特别是涉及一种晶圆级芯片封装结构及其制备方法。
背景技术
在现有的晶圆级芯片封装结构(FWLCSP)中,为了满足小尺寸发展的需求,会在晶圆级芯片封装结构中使用低k介质层(譬如,重新布线层),以及在后续要进行激光切割(laser saw)或刀片切割(blade saw);但由于低k介质层比较脆,尤其是在低k介质层暴露于大气环境中,大气中的水汽进入到低k介质层内之后,使得所述低k介质层在后续的切割过程中会容易产生裂痕(crack),而低k介质层中裂痕的存在会严重影响封装芯片的性能。
此外,现有的晶圆级芯片封装结构中,重新布线层一般包括两层低k介质层、至少一层位于所述低k介质层内的金属线层及位于低k介质层内及上表面的凸块下金属层;上述重新布线层的结构比较复杂,制造成本较高。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种晶圆级芯片封装结构及其制备方法,用于解决现有技术中的存在在切割过程中会导致低k介质层产生裂痕,进而影响封装芯片的性能的问题,以及重新布线层存在的结构比较复杂、制造成本较高的问题。
为实现上述目的及其他相关目的,本发明提供一种晶圆级芯片封装结构,所述晶圆级芯片封装结构包括:
半导体芯片;
重新布线层,包括低k介质层、位于所述低k介质层内及所述低k介质层上表面的金属线层;所述低k介质层位于所述半导体芯片的正面,且所述金属线层与所述半导体芯片电连接;
沟槽,位于所述半导体芯片之间的所述低k介质层内,且环绕所述半导体芯片;所述沟槽上下贯通所述低k介质层;
焊料凸块,位于所述重新布线层的上表面,且与所述金属线层电连接;
保护层,填充于所述焊料凸块之间及外围,且覆盖裸露的所述低k介质层及所述金属线层。
优选地,所述晶圆级芯片封装结构包括一个所述半导体芯片。
优选地,所述晶圆级芯片封装结构包括至少两个所述半导体芯片。
优选地,所述重新布线层包括一层所述低k介质层及一层所述金属线层。
优选地,所述保护层为高分子防水材料层。
优选地,所述保护层的材料为环氧树脂层。
优选地,所述保护层的上表面不高于所述焊料凸块的上表面。
本发明还提供一种晶圆级芯片封装结构的制备方法,所述晶圆级芯片封装结构的制备方法包括如下步骤:
1)提供一半导体衬底,所述半导体衬底内形成有若干个半导体芯片;
2)于所述半导体衬底的上表面形成重新布线层,所述重新布线层包括低k介质层、位于所述低k介质层内及所述低k介质层上表面的金属线层;
3)于所述重新布线层的上表面形成焊料凸块,所述焊料凸块与所述金属线层电连接;
4)于所述低k介质层内形成沟槽,所述沟槽上下贯穿所述低k介质层,所述沟槽位于各所述半导体芯片之间,且环绕各所述半导体芯片;
5)于步骤4)得到的结构上表面形成保护层,所述保护层填充于所述焊料凸块之间及外围,且覆盖裸露的所述低k介质层及所述金属线层;
6)自所述沟槽处进行切割分离,以得到晶圆级芯片封装结构。
优选地,步骤2)包括如下步骤:
2-1)于所述半导体衬底的上表面形成所述低k介质层;
2-2)于所述低k介质层内形成开口,所述开口暴露出所述连接焊垫;
2-3)于所述开口内及所述开口外围的所述低k介质层的上表面形成所述金属线层,所述金属线层与所述连接焊垫接触连接。
优选地,步骤4)中,采用激光于所述低k介质层内形成所述沟槽。
优选地,步骤6)中,采用激光切割工艺自所述沟槽处进行切割分离。
如上所述,本发明的晶圆级芯片封装结构及其制备方法,具有以下有益效果:
本发明的晶圆级芯片封装结构通过在重新布线层的低k介质层及金属线层的上表面及外围形成保护层,保护层将低k介质层的侧壁塑封,即可以有效避免外部的水汽渗入到低k介质层内使得低k介质层更易破裂,又可以起到稳固所述低k介质层,防止外力对所述低k介质层破坏的作用,从而使得本发明中的低k介质层在切割过程中不会出现裂痕,进而确保了封装芯片的性能;同时,保护层还可以起到对焊料凸块固定的作用,这样本发明的重新布线层仅包括一层低k介质层及一层金属线层,相较于现有的重新布线层减少了一层低k介质层及凸块下金属层,具有结构简单及制备成本低等优点。
附图说明
图1显示为本发明实施例一中提供的晶圆级芯片封装结构的制备方法的流程图。
图2~图10显示为本发明实施例一中提供的晶圆级芯片封装结构的制备方法各步骤所呈现的结构示意图,其中,图9及图10显示为本发明的晶圆级芯片封装结构的结构示意图。
元件标号说明
10 半导体芯片
101 连接焊垫
11 重新布线层
111 低k介质层
112 金属线层
12 沟槽
13 焊料凸块
14 保护层
15 半导体衬底
16 激光器
17 钻石合成刀
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图10。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
实施例一
请参阅图1,本发明提供一种晶圆级芯片封装结构的制备方法,所述晶圆级芯片封装结构的制备方法包括如下步骤:
1)提供一半导体衬底,所述半导体衬底内形成有若干个半导体芯片;
2)于所述半导体衬底的上表面形成重新布线层,所述重新布线层包括低k介质层、位于所述低k介质层内及所述低k介质层上表面的金属线层;
3)于所述重新布线层的上表面形成焊料凸块,所述焊料凸块与所述金属线层电连接;
4)于所述低k介质层内形成沟槽,所述沟槽上下贯穿所述低k介质层,所述沟槽位于各所述半导体芯片之间,且环绕各所述半导体芯片;
5)于步骤4)得到的结构上表面形成保护层,所述保护层填充于所述焊料凸块之间及外围,且覆盖裸露的所述低k介质层及所述金属线层;
6)自所述沟槽处进行切割分离,以得到晶圆级芯片封装结构。
在步骤1)中,请参阅图1中的S1步骤及图2,提供一半导体衬底15,所述半导体衬底15内形成有若干个半导体芯片10。
作为示例,所述半导体衬底15可以为硅衬底、蓝宝石衬底或氮化镓衬底等;优选地,本实施例中,所述半导体衬底15为硅晶圆。
作为示例,所述半导体芯片10可以为任意一种半导体功能芯片,所述半导体芯片10的正面形成有将其内部功能器件电引出的连接焊垫101,所述连接焊垫101的上表面裸露于所述半导体芯片10的上表面,即所述连接焊垫101的上表面与所述半导体芯片10的上表面相平齐。
请参阅图1中的S2步骤及图3,于所述半导体衬底15的上表面形成重新布线层11,所述重新布线层11包括低k介质层111、位于所述低k介质层111内及所述低k介质层111上表面的金属线层112。
在一示例中,如图3所示,所述重新布线层11包括一层低k介质层111及一层金属线层1121,于所述半导体衬底15的上表面形成所述重新布线层11包括如下步骤:
2-1)于所述半导体衬底15的上表面形成所述低k介质层111;
2-2)于所述低k介质层111内形成开口(未示出),所述开口暴露出所述连接焊垫101;
2-3)于所述开口内及所述开口外围的所述低k介质层111的上表面形成金属线层1121,所述金属线层1121与所述连接焊垫101接触连接。
由于后续形成的保护层位于后续形成的焊料凸块之间及外围,可以起到对焊料凸块固定的作用,这样本发明的所述重新布线层11可以设置为仅包括一层所述低k介质层111及一层所述金属线层112,相较于现有的重新布线层减少了一层低k介质层及凸块下金属层,具有结构简单及制备成本低等优点。
在步骤3)中,请参阅图1中的S3步骤及图4,于所述重新布线层11的上表面形成焊料凸块13,所述焊料凸块13与所述金属线层11电连接。
在一示例中,于所述重新布线层11的上表面形成焊料凸块13包括如下步骤:
3-1)于所述重新布线层11的上表面形成金属柱;
3-2)于所述金属柱的上表面形成焊球。
作为示例,所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料,可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料,可以通过植球回流工艺形成所述焊球。
在另一示例中,如图4所示,所述焊料凸块13即为一焊球,可以通过植球回流工艺直接形成焊球作为所述焊料凸块13。
在步骤4)中,请参阅图1的S4步骤及图5,于所述低k介质层111内形成沟槽12,所述沟槽12上下贯穿所述低k介质层111,所述沟槽12位于各所述半导体芯片10之间,且环绕各所述半导体芯片10。
作为示例,可以采用激光器16发射的激光于所述低k介质层111内形成所述沟槽12,当然,在其他示例中,也可以采用刻蚀工艺或机械切割工艺于所述低k介质层111内形成所述沟槽12。
需要说明的是,所述沟槽12的横向尺寸可以如图5所示小于相邻所述半导体芯片10之间的间距;也可以为所述沟槽12的横向尺寸等于相邻所述半导体芯片10之间的间距。
在步骤5)中,请参阅图1的S5步骤及图6,于步骤4)得到的结构上表面形成保护层14,所述保护层14填充于所述焊料凸块13之间及外围,且覆盖裸露的所述低k介质层111及所述金属线层112。
作为示例,可以采用点胶工艺会喷墨打印工艺于步骤4)得到的结构上表面形成保护层14。
作为示例,所述保护层14可以为高分子防水材料层,所述保护层14用于后续各所述半导体芯片10切割分离后将所述低k介质层111及所述金属线层112的上表面及外围覆盖塑封,即可以有效避免外部的水汽渗入到所述低k介质层111内使得所述低k介质层111更易破裂,又可以起到稳固所述低k介质层111,防止外力对所述低k介质层111破坏的作用,从而使得本发明中的所述低k介质层111在切割过程中不会出现裂痕,进而确保了封装芯片的性能。
作为示例,所述保护层14可以为但不仅限于环氧树脂层。
作为示例,如图7所示,步骤5)之后还包括自所述半导体衬底15的下表面对所述半导体衬底15进行减薄处理的处理,使得所述保护层14的下表面与保留的所述半导体衬底15的下表面相平齐。
作为示例,可以采用研磨工艺、刻蚀工艺等工艺对所述半导体衬底15自下表面进行减薄处理。
在步骤6)中,请参阅图1中的S7步骤及图8及图10,自所述沟槽12处进行切割分离,以得到晶圆级芯片封装结构。
作为示例,可以采用机械切割工艺自所述沟槽12处进行切割分离,即可以使用钻石合成刀17自所述沟槽12处进行切割分离。当然,在其他示例中,还可以采用激光切割工艺自所述沟槽12处进行切割分离。
在一示例中,步骤6)中可以自各所述半导体芯片10之间的所述沟槽12处进行切割,以得到包括一个所述半导体芯片10的晶圆级芯片封装结构,如图9所示。
在另一示例中,步骤6)中可以在两个或多个所述半导体芯片10之间的所述沟槽12处进行切割,以得到包括两个或多个所述半导体芯片10的晶圆级芯片封装结构,图10是以切割后得到的晶圆级芯片封装结构包括两个所述半导体芯片10作为示例。
实施例二
请结合图2至图8继续参阅图9及图10,本实施例还提供一种晶圆级芯片封装结构,所述晶圆级芯片封装结构包括:半导体芯片10;重新布线层11,所述重新布线层11包括低k介质层111、位于所述低k介质层111内及所述低k介质层111上表面的金属线层112;所述低k介质层111位于所述半导体芯片10的正面,且所述金属线层111与所述半导体芯片10电连接;沟槽12,所述沟槽12位于所述半导体芯片10之间的所述低k介质层111内,且环绕所述半导体芯片10;所述沟槽12上下贯通所述低k介质层111;焊料凸块13,所述焊料凸块13位于所述重新布线层11的上表面,且与所述金属线层112电连接;保护层14,所述保护层14填充于所述焊料凸块13之间及外围,且覆盖裸露的所述低k介质层111及所述金属线层112。
需要说明的是,即可以如图9及图10所示,所述晶圆级芯片封装结构还包括半导体衬底15,所述半导体芯片10位于所述半导体衬底15内;也可以为所述半导体芯片10位于所述保护层14之间所述重新布线层11下方的的所有区域,所述半导体芯片10之间的所述半导体衬底15在切割的过程中被完全去除。
作为示例,所述半导体衬底15可以为硅衬底、蓝宝石衬底或氮化镓衬底等;优选地,本实施例中,所述半导体衬底15为硅晶圆。
作为示例,所述半导体芯片10可以为任意一种半导体功能芯片,所述半导体芯片10的正面形成有将其内部功能器件电引出的连接焊垫101,所述连接焊垫101的上表面裸露于所述半导体芯片10的上表面,即所述连接焊垫101的上表面与所述半导体芯片10的上表面相平齐。
作为示例,所述重新布线层11包括一层所述低k介质层111及一层所述金属线层112。
在一示例中,所述焊料凸块13包括金属柱及焊球,其中,所述金属柱位于所述重新布线层11的上表面,且与所述重新布线层11电连接;所述焊球位于所述金属柱的上表面。
作为示例,所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料。
在另一示例中,如图9及图10所示,所述焊料凸块12即为一焊球。
作为示例,所述保护层14为高分子防水材料层。优选地,所述保护层14的材料可以为但不仅限于环氧树脂层。
作为示例,所述保护层14的上表面不高于所述焊料凸块13的上表面,即所述保护层14的上表面低于所述焊料凸块13的上表面或与所述焊料凸块13的上表面相平齐。
需要说明的是,所述保护层14填满所述重新布线层11之间的间隙,即所述保护层14填满所述低k介质层之间的所述沟槽12、所述金属线层112之间的间隙。
在一示例中,如图9所示,所述晶圆级芯片封装结构可以包括一个所述半导体芯片10。
在另一示例中,如图10所示,所述晶圆级芯片封装结构还可以包括两个或多个所述半导体芯片10。
综上所述,本发明的晶圆级芯片封装结构及其制备方法,所述晶圆级芯片封装结构包括:半导体芯片;重新布线层,包括低k介质层、位于所述低k介质层内及所述低k介质层上表面的金属线层;所述低k介质层位于所述半导体芯片的正面,且所述金属线层与所述半导体芯片电连接;沟槽,位于所述半导体芯片之间的所述低k介质层内,且环绕所述半导体芯片;所述沟槽上下贯通所述低k介质层;焊料凸块,位于所述重新布线层的上表面,且与所述金属线层电连接;保护层,填充于所述焊料凸块之间及外围,且覆盖裸露的所述低k介质层及所述金属线层。本发明的晶圆级芯片封装结构通过在重新布线层的低k介质层及金属线层的上表面及外围形成保护层,保护层将低k介质层的侧壁塑封,即可以有效避免外部的水汽渗入到低k介质层内使得低k介质层更易破裂,又可以起到稳固所述低k介质层,防止外力对所述低k介质层破坏的作用,从而使得本发明中的低k介质层在切割过程中不会出现裂痕,进而确保了封装芯片的性能;同时,保护层还可以起到对焊料凸块固定的作用,这样本发明的重新布线层仅包括一层低k介质层及一层金属线层,相较于现有的重新布线层减少了一层低k介质层及凸块下金属层,具有结构简单及制备成本低等优点。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种晶圆级芯片封装结构,其特征在于,所述晶圆级芯片封装结构包括:
半导体芯片;
重新布线层,包括低k介质层、位于所述低k介质层内及所述低k介质层上表面的金属线层;所述低k介质层位于所述半导体芯片的正面,且所述金属线层与所述半导体芯片电连接;
沟槽,位于所述半导体芯片之间的所述低k介质层内,且环绕所述半导体芯片;所述沟槽上下贯通所述低k介质层;
焊料凸块,位于所述重新布线层的上表面,且与所述金属线层电连接;
保护层,填充于所述焊料凸块之间及外围,且覆盖裸露的所述低k介质层及所述金属线层。
2.根据权利要求1所述的晶圆级芯片封装结构,其特征在于:所述晶圆级芯片封装结构包括一个所述半导体芯片。
3.根据权利要求1所述的晶圆级芯片封装结构,其特征在于:所述晶圆级芯片封装结构包括至少两个所述半导体芯片。
4.根据权利要求1所述的晶圆级芯片封装结构,其特征在于:所述重新布线层包括一层所述低k介质层及一层所述金属线层。
5.根据权利要求1所述的晶圆级芯片封装结构,其特征在于:所述保护层为高分子防水材料层。
6.根据权利要求5所述的晶圆级芯片封装结构,其特征在于:所述保护层的材料为环氧树脂层。
7.根据权利要求1所述的晶圆级芯片封装结构,其特征在于:所述保护层的上表面不高于所述焊料凸块的上表面。
8.一种晶圆级芯片封装结构的制备方法,其特征在于,所述晶圆级芯片封装结构的制备方法包括如下步骤:
1)提供一半导体衬底,所述半导体衬底内形成有若干个半导体芯片;
2)于所述半导体衬底的上表面形成重新布线层,所述重新布线层包括低k介质层、位于所述低k介质层内及所述低k介质层上表面的金属线层;
3)于所述重新布线层的上表面形成焊料凸块,所述焊料凸块与所述金属线层电连接;
4)于所述低k介质层内形成沟槽,所述沟槽上下贯穿所述低k介质层,所述沟槽位于各所述半导体芯片之间,且环绕各所述半导体芯片;
5)于步骤4)得到的结构上表面形成保护层,所述保护层填充于所述焊料凸块之间及外围,且覆盖裸露的所述低k介质层及所述金属线层;
6)自所述沟槽处进行切割分离,以得到晶圆级芯片封装结构。
9.根据权利要求8所述的晶圆级芯片封装结构的制备方法,其特征在于:步骤2)包括如下步骤:
2-1)于所述半导体衬底的上表面形成所述低k介质层;
2-2)于所述低k介质层内形成开口,所述开口暴露出所述连接焊垫;
2-3)于所述开口内及所述开口外围的所述低k介质层的上表面形成所述金属线层,所述金属线层与所述连接焊垫接触连接。
10.根据权利要求8所述的晶圆级芯片封装结构的制备方法,其特征在于:步骤4)中,采用激光于所述低k介质层内形成所述沟槽。
11.根据权利要求8所述的晶圆级芯片封装结构的制备方法,其特征在于:步骤6)中,采用激光切割工艺自所述沟槽处进行切割分离。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710953079.3A CN107611091A (zh) | 2017-10-13 | 2017-10-13 | 晶圆级芯片封装结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710953079.3A CN107611091A (zh) | 2017-10-13 | 2017-10-13 | 晶圆级芯片封装结构及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107611091A true CN107611091A (zh) | 2018-01-19 |
Family
ID=61077009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710953079.3A Pending CN107611091A (zh) | 2017-10-13 | 2017-10-13 | 晶圆级芯片封装结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107611091A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113097168A (zh) * | 2021-03-26 | 2021-07-09 | 武汉新芯集成电路制造有限公司 | 半导体装置及其形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1337065A (zh) * | 1999-11-11 | 2002-02-20 | 卡西欧计算机株式会社 | 半导体器件及其制造方法 |
CN101552244B (zh) * | 2008-03-31 | 2013-11-20 | Oki半导体株式会社 | 半导体器件及其制造方法 |
TWM510030U (zh) * | 2015-07-16 | 2015-10-01 | Ta Liang Technology Co Ltd | 加工機壓板結構 |
CN207250482U (zh) * | 2017-10-13 | 2018-04-17 | 中芯长电半导体(江阴)有限公司 | 晶圆级芯片封装结构 |
-
2017
- 2017-10-13 CN CN201710953079.3A patent/CN107611091A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1337065A (zh) * | 1999-11-11 | 2002-02-20 | 卡西欧计算机株式会社 | 半导体器件及其制造方法 |
CN101552244B (zh) * | 2008-03-31 | 2013-11-20 | Oki半导体株式会社 | 半导体器件及其制造方法 |
TWM510030U (zh) * | 2015-07-16 | 2015-10-01 | Ta Liang Technology Co Ltd | 加工機壓板結構 |
CN207250482U (zh) * | 2017-10-13 | 2018-04-17 | 中芯长电半导体(江阴)有限公司 | 晶圆级芯片封装结构 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113097168A (zh) * | 2021-03-26 | 2021-07-09 | 武汉新芯集成电路制造有限公司 | 半导体装置及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11107701B2 (en) | Stiffener package and method of fabricating stiffener package | |
TWI685903B (zh) | 半導體裝置及形成微機電系統封裝的方法 | |
US8053898B2 (en) | Connection for off-chip electrostatic discharge protection | |
KR101387701B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
CN102569194B (zh) | 保护芯片级封装的t型接触免受潮 | |
US8017521B2 (en) | Semiconductor package having through-hole vias on saw streets formed with partial saw | |
TWI360188B (en) | A semiconductor package assembly and methods of fo | |
US7750452B2 (en) | Same size die stacked package having through-hole vias formed in organic material | |
JP2008311599A (ja) | モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法 | |
KR20130098685A (ko) | 반도체 패키지 | |
JP3660918B2 (ja) | 半導体装置及びその製造方法 | |
US8062929B2 (en) | Semiconductor device and method of stacking same size semiconductor die electrically connected through conductive via formed around periphery of the die | |
WO2019127337A1 (zh) | 一种半导体芯片的封装结构及其封装方法 | |
JP5358089B2 (ja) | 半導体装置 | |
US9318461B2 (en) | Wafer level array of chips and method thereof | |
CN207250486U (zh) | 晶圆级芯片封装结构 | |
CN107611096A (zh) | 晶圆级芯片封装结构及其制备方法 | |
CN107611095A (zh) | 晶圆级芯片封装结构及其制备方法 | |
CN107611094A (zh) | 晶圆级芯片封装结构及其制备方法 | |
CN107611092A (zh) | 晶圆级芯片封装结构及其制备方法 | |
CN207250482U (zh) | 晶圆级芯片封装结构 | |
CN107611091A (zh) | 晶圆级芯片封装结构及其制备方法 | |
CN106129031A (zh) | 芯片封装结构及其封装方法 | |
CN207250485U (zh) | 晶圆级芯片封装结构 | |
CN105006458A (zh) | 一种带包封的芯片封装结构与实现工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180119 |
|
RJ01 | Rejection of invention patent application after publication |