TWI685903B - 半導體裝置及形成微機電系統封裝的方法 - Google Patents

半導體裝置及形成微機電系統封裝的方法 Download PDF

Info

Publication number
TWI685903B
TWI685903B TW104107899A TW104107899A TWI685903B TW I685903 B TWI685903 B TW I685903B TW 104107899 A TW104107899 A TW 104107899A TW 104107899 A TW104107899 A TW 104107899A TW I685903 B TWI685903 B TW I685903B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
semiconductor
conductive layer
interconnect structure
bump
Prior art date
Application number
TW104107899A
Other languages
English (en)
Other versions
TW201539590A (zh
Inventor
耀劍 林
崔源璟
康 陳
伊芳 米卡勒夫
Original Assignee
新加坡商史達晶片有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商史達晶片有限公司 filed Critical 新加坡商史達晶片有限公司
Publication of TW201539590A publication Critical patent/TW201539590A/zh
Application granted granted Critical
Publication of TWI685903B publication Critical patent/TWI685903B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00904—Multistep processes for the separation of wafers into individual elements not provided for in groups B81C1/00873 - B81C1/00896
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Micromachines (AREA)

Abstract

一種半導體裝置具有第一半導體晶粒和鄰近於所述第一半導體晶粒的模組式互連結構。膠封劑沉積在作為重構面板的所述第一半導體晶粒和模組式互連結構之上。互連結構被形成在所述第一半導體晶粒和模組式互連結構之上。所述第一半導體晶粒的主動區域仍然缺乏所述互連結構。第二半導體晶粒被安裝在所述第一半導體晶粒之上而以所述第二半導體的作用表面朝向所述第一半導體晶粒的作用表面定位。所述重構面板在安裝所述第二半導體晶粒之前或之後被單一化。所述第一或第二半導體晶粒包括微機電系統(MEMS)。所述第二半導體晶粒包括膠封劑和形成在所述第二半導體晶粒之上的互連結構。或者，所述第二半導體晶粒被安裝到設置在所述互連結構之上的中介層。

Description

半導體裝置及形成微機電系統封裝的方法
本發明一般涉及半導體裝置，更具體地涉及到一種半導體裝置以及形成用於微機電系統(MEMS)的半導體封裝的方法。
主張優先權
本申請案主張2014年3月13日提交的美國臨時申請案第61/952,620號的權益，該申請案通過引用而併入本文。
半導體裝置常見於現代電子產品中。半導體裝置是在電氣構件的數量和密度上變化的。離散半導體裝置通常含有一種類型的電氣構件，例如，發光二極體(LED)、小訊號電晶體、電阻器、電容器、電感器以及電力金屬氧化物半導體場效應電晶體(MOSFET)。積體半導體裝置通常包含數百到數百萬電子構件。積體半導體裝置的例子包括微控制器、微處理器和各種訊號處理電路。
半導體裝置執行廣泛的功能，例如訊號處理、高速計算、發送和接收電磁訊號、控制電子裝置、將太陽光轉化為電能以及用於電視顯示器的產生視覺圖像。半導體裝置被發現在娛樂、通信、功率轉換、網路、電腦和消費產品的領域。半導體裝置也存在於軍事應用、航空、汽車、工 業控制器和辦公設備。
半導體裝置利用半導體材料的電氣特性。半導體材料的結構允許材料的導電性藉由電場或基極電流的應用或通過摻雜的過程來操縱。摻雜係引入雜質進入半導體材料以操縱和控制半導體裝置的導電性。
半導體裝置包括主動和被動的電氣結構。包括雙極和場效應電晶體的主動結構控制電流的流動。透過改變摻雜的程度和電場或基極電流的施加，電晶體促進或限制電流流動。包括電阻器、電容器和電感器的被動結構建立了在電壓和電流需求之間的關係來執行各種電功能。被動和主動結構被電連接以形成電路，其使所述半導體裝置執行高速操作和其他有用的功能。
半導體裝置通常使用兩個複雜的製造製程來生產，即，前端製造和後端製造，每個涉及潛在數百步驟。前端製造涉及複數個晶粒在半導體晶圓的表面上形成。每個半導體晶粒典型地是相同的，並且包含藉由電連接主動和被動構件所形成的電路。後端製造涉及從成品晶圓單一化成個別半導體晶粒和封裝所述晶粒以提供結構支撐、電性互連和環境隔離。如本文所用的術語“半導體晶粒”指的是這用語的單數和複數形式，並且相應地，可以參作單個半導體裝置和多個半導體裝置兩者。
半導體製造的一個目標是生產更小的半導體裝置。更小的裝置通常消耗較少的功率、具有更高的性能並且可以更有效地生產。此外，更小的半導體裝置有更小的體積，這是理想的較小的終端產品。較小的半導體晶粒的尺寸可以由導致較小且較高密度的主動和被動構件的半導體晶粒的前端製程的改進來實現。後端製程可以由電氣互連和封裝材料的改良 導致具有更小覆蓋區的半導體裝置封裝。
實現更大的整合和更小的半導體裝置的目標的方法是專注於三維(3D)封裝技術。較小的半導體裝置的製造依賴於實施在多個等級(即，三維裝置整合)上多個半導體裝置之間的水平和垂直電氣互連的改良。減小的封裝輪廓對於蜂窩或智慧手機行業中的封裝尤其重要。基板被使用於藉由將半導體晶粒安裝到基板來整合多個半導體晶粒。頂部的半導體晶粒被安裝在底部的半導體晶粒之上。基板提供了半導體晶粒之間與裝置外部的電氣互連。然而，針對目前封裝的封裝高度中的減少是受基板和互連的厚度所限制。基板增加了所述封裝高度並且限制了在有著整合的堆疊半導體晶粒的封裝中可實現的高度降低。
需要一種形成針對MEMS應用的低輪廓堆疊半導體裝置的整合方法。因此，在一個實施例中，本發明是一種製造半導體裝置的方法，包括以下步驟：提供第一半導體晶粒；以鄰近於所述第一半導體晶粒來設置模組式互連結構；形成第一互連結構在所述第一半導體晶粒和所述模組式互連結構之上；以及設置在所述第一互連結構之上的第二半導體晶粒。
在另一個實施例中，本發明是一種製造半導體裝置的方法，包括以下步驟：提供第一半導體晶粒；鄰近於所述第一半導體晶粒來設置模組式互連結構；以及在所述第一半導體晶粒之上設置第二半導體晶粒。
在另一個實施例中，本發明是一種包括第一半導體晶粒的半導體裝置。模組式互連結構設置成鄰近所述第一半導體晶粒。導電層形成在所述第一半導體晶粒和所述模組式互連結構之上。第二半導體晶粒設置 在所述導電層之上。
在另一個實施例中，本發明是一種包括第一半導體晶粒的半導體裝置。模組式互連結構設置成鄰近所述第一半導體晶粒。第二半導體晶粒設置在所述第一半導體晶粒之上。
50‧‧‧電子裝置
52‧‧‧PCB
54‧‧‧跡線
56‧‧‧接合導線封裝
58‧‧‧覆晶
60‧‧‧BGA
62‧‧‧BCC
66‧‧‧LGA
68‧‧‧MCM
70‧‧‧QFN
72‧‧‧四方扁平封裝
74‧‧‧eWLB
76‧‧‧WLCSP
120‧‧‧晶圓
122‧‧‧基底基板材料
124‧‧‧半導體晶粒或構件
126‧‧‧鋸切道
128‧‧‧背表面或非作用表面
130‧‧‧作用表面
132‧‧‧導電層
136‧‧‧測試探針頭
138‧‧‧探針或測試引線
140‧‧‧電腦測試系統
142‧‧‧雷射切割工具
150‧‧‧基板面板
152‧‧‧核心基板
154‧‧‧表面
156‧‧‧表面
158‧‧‧導電通孔
160‧‧‧導電層
170‧‧‧模組式互連單元
172‧‧‧鋸片或雷射切割工具
180‧‧‧載體或臨時基板
182‧‧‧界面層或雙面膠帶
184‧‧‧重構面板或重新配置晶圓
186‧‧‧膠封劑或模塑組合物
188‧‧‧表面
190‧‧‧互連結構
192‧‧‧區域
194‧‧‧絕緣或鈍化層
196‧‧‧導電層
198‧‧‧絕緣或鈍化層
200‧‧‧開口
202‧‧‧支撐膠帶
204‧‧‧磨床
206‧‧‧背表面
208‧‧‧背表面
210‧‧‧重構面板
212‧‧‧開口或通孔
218‧‧‧重構面板
220‧‧‧平衡層
222‧‧‧開口
230‧‧‧凸塊
232‧‧‧鋸片或雷射切割裝置
234‧‧‧底部PoP
240‧‧‧晶圓
242‧‧‧基底基板材料
244‧‧‧半導體晶粒或構件
246‧‧‧鋸切道
248‧‧‧非作用表面
250‧‧‧作用表面
252‧‧‧主動區域
254‧‧‧導電層
256‧‧‧凸塊
260‧‧‧測試探針頭
262‧‧‧探針或測試引線
264‧‧‧電腦測試系統
270‧‧‧溝槽或通道
272‧‧‧鋸片或雷射切割工具
274‧‧‧磨床
276‧‧‧背表面
290‧‧‧PoP裝置
300‧‧‧載體或夾具
302‧‧‧界面層/支撐膠帶
310‧‧‧支撐膠帶
312‧‧‧凸塊
314‧‧‧鋸片或雷射切割裝置
316‧‧‧PoP裝置
318‧‧‧底部PoP
320‧‧‧PoP裝置
321‧‧‧底部PoP
322‧‧‧凸塊
324‧‧‧PoP裝置
325‧‧‧底部PoP
326‧‧‧凸塊
330‧‧‧PoP裝置
332‧‧‧頂部PoP
340‧‧‧中介層
342‧‧‧絕緣層或鈍化層
344‧‧‧導電層或RDL
346‧‧‧晶粒附接黏著劑或膜
348‧‧‧接合導線
350‧‧‧保護罩或蓋
352‧‧‧腔或釋放區域
354‧‧‧凸塊
360‧‧‧MEMS封裝
362‧‧‧互連結構
364‧‧‧絕緣或鈍化層
366‧‧‧導電層
368‧‧‧絕緣或鈍化層
370‧‧‧凸塊
376‧‧‧接合導線
378‧‧‧防護罩或蓋
390‧‧‧MEMS封裝
392‧‧‧開口
394‧‧‧罩或帽
396‧‧‧腔
398‧‧‧晶粒附接黏著劑
400‧‧‧接合導線或互連結構
402‧‧‧膠封劑或模塑組合物
410‧‧‧PoP裝置
412‧‧‧半導體晶粒
414‧‧‧底部PoP
416‧‧‧膠封劑
418‧‧‧互連結構
420‧‧‧絕緣層
422‧‧‧導電層
424‧‧‧絕緣層
430‧‧‧凸塊
432‧‧‧背表面或非作用表面
434‧‧‧作用表面
436‧‧‧導電層
438‧‧‧凸塊
450‧‧‧載體或臨時基板
452‧‧‧界面層或雙面膠帶
454‧‧‧半導體晶粒
456‧‧‧背表面或非作用表面
458‧‧‧作用表面
460‧‧‧主動區域
462‧‧‧導電層
464‧‧‧重構面板或重新配置晶圓
466‧‧‧膠封劑或模塑組合物
468‧‧‧表面
470‧‧‧互連結構
472‧‧‧非路由區域
474‧‧‧絕緣或鈍化層
476‧‧‧導電層
478‧‧‧絕緣或鈍化層
480‧‧‧凸塊
484‧‧‧溝槽或通道
486‧‧‧鋸片或雷射切割工具
488‧‧‧磨床
490‧‧‧背表面
492‧‧‧頂部PoP
494‧‧‧底部PoP
496‧‧‧凸塊
498‧‧‧PoP裝置
510‧‧‧載體或夾具
520‧‧‧支撐膠帶
522‧‧‧凸塊
524‧‧‧鋸片或雷射切割裝置
526‧‧‧PoP裝置
528‧‧‧底部PoP
圖1示出了具有安裝到印刷電路板(PCB)的表面上的不同類型的封裝的PCB；圖2a-2d示出了具有藉由鋸切道所分離的複數個半導體晶粒的半導體晶圓；圖3a-3b示出了形成具有垂直互連結構的模組式互連單元的方法；圖4a-4k示出了形成用於構件級組配件的底部封裝上封裝(PoP)裝置的方法；圖5a-5f示出了具有藉由鋸切道所分離的複數個半導體晶粒的半導體晶圓；圖6a-6b示出了製造低輪廓MEMS的PoP裝置的構件級組配件方法；圖7a-7f示出了製造低輪廓MEMS的PoP裝置的晶圓級組配件方法；圖8示出了包括堆疊在扇出嵌入式晶圓級球柵陣列(Fo-eWLB)上的覆晶半導體晶粒的MEMS的PoP裝置；圖9示出了包括堆疊在帶有翹曲平衡層的Fo-eWLB裝置上的覆晶半導體晶粒的MEMS的PoP裝置；圖10示出了包括堆疊在帶有模組式互連單元的Fo-eWLB裝置上的引線接合半導體封裝的PoP裝置； 圖11示出了包括安裝在帶有模組式互連單元的Fo-eWLB裝置上的MEMS半導體晶粒的MEMS封裝；圖12示出了包括安裝在帶有模組式互連單元的Fo-eWLB裝置上的MEMS半導體晶粒的另一種MEMS封裝；圖13示出了包括堆疊在帶有模組式互連單元的Fo-eWLB裝置上的覆晶半導體晶粒的MEMS的PoP裝置；圖14a-14f示出了形成MEMS eWLB頂部PoP裝置的方法；圖15a-15b示出了製造帶有堆疊在Fo-eWLB裝置上的MEMS eWLB封裝之低輪廓MEMS PoP裝置的構件級組配件方法；以及圖16a-16d示出了製造帶有堆疊在Fo-eWLB裝置上的MEMS eWLB封裝之低輪廓MEMS PoP裝置的晶圓級組配件方法。
本發明是以參照附圖的下面的描述而描述於一個或多個實施例中，其中類似的元件符號代表相同或相似的元件。雖然本發明是以用於實現本發明的目的最佳模式的態樣來描述，但是本領域的技術人士將理解，本揭露內容旨在涵蓋藉由所附申請專利範圍書所定義的可以被包括在本發明的精神和範疇內的替換物、修改物和等同物以及以下揭露內容和附圖所支撐的申請專利範圍等效物。
半導體裝置通常使用兩個複雜的製造製程來生產：前端製造和後端製造。前端製造涉及在半導體晶圓的表面上形成的複數個晶粒。在晶圓上的每個晶粒包含主動和被動電氣構件，其被電連接以形成功能性電氣電路。諸如電晶體和二極體的主動電氣構件具有控制電流的流動的能 力。諸如電容器、電感器和電阻器的被動電氣構件建立在電壓和電流需求之間的關係來執行電路功能。
被動和主動構件是藉由包括摻雜、沉積、光微影、蝕刻和平坦化的一系列的製程步驟而形成在半導體晶圓的表面上。摻雜藉由諸如離子佈植或熱擴散的技術而將雜質引入到半導體材料。摻雜製程藉由動態地改變半導體材料導電率來修改在主動裝置中的半導體材料的導電性以響應於電場或基極電流。電晶體含有必要配置的不同類型和摻雜程度的區域，以使電晶體促進或限制在電場或基極電流的應用上的電流流動。
主動和被動構件藉由具有不同的電特性的材料層所形成。這些層可由待沉積的材料類型所部分決定的各種沉積技術來形成。例如，薄膜沉積可以包括化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解電鍍和無電電鍍製程。每一層通常被圖案化以形成主動構件、被動構件或構件之間的電連接的部分。
後端製造指的是將成品晶圓切割或單一化成各個半導體晶粒和封裝半導體晶粒以用於結構支撐、電互連和環境隔離。為了單一化半導體晶粒，沿著稱為鋸切道或刻劃線的晶圓的非功能區域刻痕且斷裂晶圓。晶圓使用雷射切割工具或鋸片來單一化。在單一化之後，各個半導體晶粒被安裝到包括用於與其他系統構件互連的接腳或接觸襯墊之封裝基板。形成在半導體晶粒上的接觸襯墊然後連接到封裝內的接觸襯墊。電連接可以導電層、凸塊、柱形凸塊、導電糊或導線接合所製成。膠封劑或其它成型材料被沉積在封裝之上以提供物理支撐和電絕緣。成品封裝然後被插入到電氣系統中，並且半導體裝置的功能被利用到其它系統構件。
圖1示出了具有晶片載體基板或PCB 52的電子裝置50，在PCB 52的表面上安裝有複數個半導體封裝。取決於應用，電子裝置50可以具有一種類型的半導體封裝或多種類型的半導體封裝。不同類型的半導體封裝顯示於圖1以為了說明的目的。
電子裝置50可以是使用半導體封裝以執行一個或多個電功能的獨立系統。可替代地，電子裝置50可以是較大系統的子構件。例如，電子裝置50可以是平板電腦、蜂窩式電話、數位相機或其他電子裝置的一部分。可替代地，電子裝置50可以是可以被插入到電腦中的圖形卡、網路介面卡或其它訊號處理卡。半導體封裝可以包括微處理器、記憶體、應用特定積體電路(ASIC)、微機電系統(MEMS)、邏輯電路、類比電路、射頻(RF)電路、離散裝置或其他半導體晶粒或電氣構件。小型化和輕量化係針對市場所接受的產品為必不可少的。半導體裝置之間的距離可以減小，以實現更高的密度。
在圖1中，PCB 52提供了用於結構支撐的通用基板和安裝在PCB上的半導體封裝的電互連。導電訊號跡線54使用蒸發、電解電鍍、化學電鍍、絲網印刷或其它合適的金屬沉積製程而形成在PCB 52的表面上或者在PCB 52的層內。訊號跡線54提供用於每個半導體封裝、所安裝的構件和其他外部系統構件之間的電通訊。跡線54還提供到每個半導體封裝的電源和接地連接。
在一些實施例中，半導體裝置具有兩個封裝層級。第一級封裝是用於將半導體晶粒機械和電氣附接到中間基板的技術。第二級封裝涉及將中間基板機械和電氣附接到PCB。在其它實施例中，半導體裝置可以僅 具有第一級封裝，其中晶粒是直接機械地和電氣地安裝到PCB。
為了說明的目的，包括接合導線封裝56和覆晶58的多種類型的第一級封裝顯示在PCB 52上。此外，包括球柵陣列(ball grid array，BGA)60、凸塊晶片載體(bump chip carrier，BCC)62、接點柵格陣列(land grid array，LGA)66、多晶片模組(multi-chip module，MCM)68、四側無引腳扁平封裝(quad flat non-leaded package，QFN)70、四側扁平封裝72、嵌入式晶圓級球柵陣列(embedded wafer level ball grid array，eWLB)74和晶圓級晶片尺寸封裝(wafer level chip scale package，WLCSP)76的若干類型的第二級封裝被顯示安裝在印刷電路板52上。在一個實施例中，eWLB 74是扇出式晶圓級封裝(fan-out wafer level package，Fo-WLP)並且WLCSP 76是扇入式晶圓級封裝(fan-in wafer level package，Fi-WLP)。根據系統的要求，以第一和第二級封裝類型以及其它電子構件的任何組合配置之半導體封裝的任意組合可連接到PCB 52。在一些實施例中，電子裝置50包括單一附接半導體封裝，然而其他實施例要求多個互連封裝。通過在單一基板上結合一個或多個半導體封裝，製造商可以將預先製作的構件併入到電子裝置和系統。因為半導體封裝包括複雜的功能，所以電子裝置可以使用較少的昂貴構件和簡化的製造製程來製造。所得的裝置是不太可能失敗，並且以較低的成本來製造對消費者來說較便宜。
圖2a示出了具有基底基板材料122的半導體晶圓120，該基底基板材料諸如矽、鍺、磷化鋁、砷化鋁、砷化鎵、氮化鎵、磷化銦、碳化矽或用於結構支撐的其它塊材半導體材料。複數個半導體晶粒或構件124被形成在晶圓120上且藉由如上所述的非作用的、晶粒間的晶圓區域或鋸切道 126所分離。鋸切道126提供切割區以將半導體晶圓120單一化成個別半導體晶粒124。在一個實施例中，半導體晶圓120的寬度或直徑為100-450毫米(mm)。
圖2b示出半導體晶圓120的一部分的橫截面圖。每個半導體晶粒124具有背表面或非作用表面128和作用表面130，該作用表面含有形成在晶粒內且根據晶粒的電氣設計和功能電互連的作為主動裝置、被動裝置、導電層和介電層執行的類比或數位電路。例如，電路可以包括一個或多個電晶體、二極體以及形成作用表面130內的其他電路元件，以實現類比電路或數位電路，諸如數位訊號處理器(DSP)、ASIC、MEMS、記憶體或其它訊號處理電路。在一個實施例中，作用表面130包含MEMS，諸如加速度計、陀螺儀、應變儀、麥克風或其他感測器以響應於各種外部刺激。半導體晶粒124還可以包含積體被動裝置(IPD)，例如電感器、電容器和電阻器，以用於RF訊號處理。
導電層132採用PVD、CVD、電解電鍍、無電電鍍或其它合適的金屬沉積製程而形成在作用表面130之上。導電層132包括一層或多層的鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)或其他合適的導電材料或其之組合。導電層132係作為電連接到作用表面130上的電路的接觸襯墊操作。導電層132係形成為距半導體晶粒124的邊緣之第一距離處並排地設置的接觸襯墊，如圖2b所示。可替代地，導電層132被形成為在多個列中偏移，使得接觸襯墊的第一列被設置在距晶粒的邊緣之第一距離處，並且與第一列交替的接觸襯墊的第二列被設置在距晶粒的邊緣之第二距離處。在一個實施例中，半導體晶圓120的背表面128經受磨床或其它合適的機 械或蝕刻製程的可選背部研磨操作以移除基底材料122的一部分和減少包括半導體晶粒124的半導體晶圓120的厚度。
半導體晶圓120經過作為品質控制製程的一部分的電氣測試和檢驗。人工視覺檢驗和自動光學系統被用於對半導體晶圓120進行檢查。軟體可以用在半導體晶圓120的自動光學分析中。視覺檢查方法可以使用例如掃描電子顯微鏡、高強度或紫外光或金屬顯微鏡的設備來使用。半導體晶圓120針對包括翹曲、厚度變化、表面微粒、凹凸、裂縫、剝離和變色的結構特徵來檢查。
半導體晶粒124內的主動和被動構件進行針對電氣性能和電路功能的晶圓級測試。使用包括複數個探針或測試引線138的測試探針頭136或其它的檢測裝置，針對功能性和電性參數進行每個半導體晶粒124測試，如圖2c中所示。探針138被用於與在每個半導體晶粒124上的節點或導電層132電接觸，並且提供電刺激到接觸襯墊。半導體晶粒124響應於電刺激，這是由電腦測試系統140測量並且與半導體晶粒的測試功能的期望響應比較。電氣測試可以包括電路功能、引線整合、電阻、連續性、可靠性、接面深度、靜電放電(ESD)、RF性能、驅動電流、閾值電流、漏電流和特定構件類型的操作參數。半導體晶圓120的檢驗和電氣測試能使通過而指定為已知良好晶粒(KGD)之半導體晶粒124使用在半導體封裝中。
在圖2d中，半導體晶圓120是使用鋸片或雷射切割工具142通過鋸切道126被單一化為個別半導體晶粒124。個別半導體晶粒124可以針對KGD後單一化的鑑定進行檢查和電測試。
相關於圖1，圖3a-3b示出一種從基板面板預製模組式互連單 元的方法。圖3a示出基板面板150的一部分的橫截面圖。基板面板150包括具有相對表面154和156的核心基板152。核心基板152包括具有酚醛棉紙、環氧樹脂、樹脂、玻璃編織、磨砂玻璃、聚酯和其它加強纖維或織物中的組合的聚四氟乙烯預浸(預浸料)、FR-4、FR-1、CEM-1或CEM-3中的一個或多個疊層。可替代地，核心基板152可以包括一個或多個絕緣或鈍化層。
複數個通孔是使用雷射鑽孔、機械鑽孔、深反應離子蝕刻(DRIE)或其它合適製程通過核心基板152所形成。通孔通過核心基板152而從表面154完全延伸到表面156。通孔使用PVD、CVD、電解電鍍、無電電鍍或其它合適的金屬沉積製程以鋁、銅、錫、鎳、金、銀、鈦(Ti)、鎢(W)或其他合適導電材料或其之組合填充，來形成z方向垂直互連結構或導電通孔158。可替換地，導電層使用PVD、CVD、電解電鍍、無電電鍍製程或者其它合適的金屬沉積製程形成在通孔的側壁上，並且通孔的中心部分以例如銅膏的導電填料或例如聚合物插塞的絕緣填料來填充。
導電層160透過使用PVD、CVD、電解電鍍、無電電鍍製程或其它合適的金屬沉積製程而形成在核心基板152的表面154上及導電通孔158上。導電層160包括鋁、銅、錫、鎳、金、銀或其它合適的導電材料或者它們的組合中的一層或多層。導電層160的部分作為接觸襯墊來操作並且電連接到導電通孔158。導電層160還包括取決於半導體封裝的路由設計和功能之電共通或電隔離的部分。在另一個實施例中，導電層160作為再分佈層(RDL)操作以從導電通孔158延長電連接到相鄰於導電通孔158的區域，以橫向重新分佈跨過基板面板150的電訊號。導電層160可以從導電通孔158偏移的跡線或襯墊來形成。在另一個實施例中，導電層160作為用於後續電互 連到導電通孔158的導線可接合襯墊或層來操作。類似於導電層160的導電層可以形成在核心基板152的表面156上和導電通孔158上。可替換地，在導電層160形成之後，導電通孔158通過核心基板152而形成。
在圖3b中，使用鋸片或雷射切割工具172將基板面板150單一化成個別模組式互連結構或單元170。模組式互連單元170係自基板面板150預製，並且係用於整合而配置到堆疊半導體裝置。在一個實施例中，模組式互連單元170係以在表面154和156之上無阻焊層來形成。模組式互連單元170可以包括形成在表面154和156之上的額外導電層或絕緣層，以根據裝置的設計和功能性提供跨越所述單元的額外電互連。在一個實施例中，被動裝置形成在模組式互連單元170的表面154或表面156之上。導電層160以及額外導電和絕緣層可包含在電路層內形成的被動裝置。在另一個實施例中，離散構件或被動裝置被安裝到模組式互連單元170。離散構件包括過濾器、如電感、電阻或電容之離散被動裝置或其他裝置。
模組式互連單元170係預製並且提供一種用於半導體封裝中的垂直互連之經濟有效的替代方案。模組式互連單元170係以較低成本的材料和製造技術來製造。用於垂直互連的模組式互連單元170之使用降低了週期時間並提高了生產量。模組式互連單元170還提供了垂直互連上改進的控制。因此，模組式互連單元170增加了設計靈活性，並改善半導體封裝的電性能和功能，同時降低成本，而無需增加封裝的厚度。
相關於圖1之圖4a-4k說明了一種形成底部PoP裝置的方法。圖4a示出含有犧牲基底材料之載體或臨時基板180的一部分的橫截面圖，該犧牲基底材料例如矽、聚合物、氧化鈹、玻璃或用於結構支撐之其它合適 的低成本、剛性材料。作為臨時黏著接合膜、蝕刻停止層或熱釋放層之界面層或雙面膠帶182被形成在載體180之上。
載體180可以是具有用於多個半導體晶粒124的容量之圓形或矩形的面板(大於300毫米)。載體180可具有比半導體晶圓120的表面積還大的表面積。隨著更多的半導體晶粒可以在較大的載體上進行處理，較大的載體降低了半導體封裝的製造成本，從而降低每單元的成本。半導體封裝和加工設備係針對待處理的晶圓或載體的尺寸而設計和配置。
為了進一步降低製造成本，載體180的尺寸不取決於半導體晶粒124的尺寸或半導體晶圓120的尺寸來選定。即，載體180的尺寸具有固定的或標準化的尺寸，其可容納自一個或多個半導體晶圓120單一化的各種尺寸的半導體晶粒124。在一個實施例中，載體180是直徑為330毫米的圓形。在另一個實施例中，載體180是寬度為560毫米和長度為600毫米的矩形。半導體晶粒124可以具有10毫米X10毫米的尺寸，其被放置在標準化載體180上。可選擇地，半導體晶粒124可以具有20毫米X20毫米的尺寸，其被放置在相同的標準化載體180上。因此，標準化載體180可以處理任何尺寸的半導體晶粒124，這使得後續的半導體加工設備進行標準化至共同的載體，即不取決晶粒尺寸或傳入的晶圓尺寸。半導體封裝設備可以被設計和建構成針對標準化載體使用一組共用的加工工具、設備和材料清單，以處理來自傳入的晶圓尺寸的任何半導體晶粒尺寸。共用或標準化載體180藉由減少或消除根據晶粒尺寸或傳入的晶圓尺寸的特別半導體加工線之需要來降低製造成本和資本風險。藉由選擇用於來自所有的半導體晶圓尺寸的任何尺寸半導體晶粒之預定載體大小，靈活的製造線係可以實施。
來自圖2d的半導體晶粒124被安裝到界面層182和載體180之上，例如使用以定向成面向載體的作用表面130之拾取和放置操作。圖4a顯示安裝到載體180的界面層182之半導體晶粒124，作為重構面板或重新配置晶圓184。
重構晶圓或面板184可以被加工成多種類型的半導體封裝，包括eWLB、扇入式WLCSP、eWLCSP、扇出式WLCSP、覆晶封裝、3D封裝、PoP或其它半導體封裝。重構面板184是根據所得到的半導體封裝的規格配置。在一個實施例中，半導體晶粒124以高密度佈置(即，300微米間隔或更小)而被放置在載體180上，以用於加工扇入式裝置。載體180上的半導體晶粒124之間的距離係用於以最低單元成本製造半導體封裝來最佳化。隨著每個重構面板184上處理更多的半導體晶粒124，載體180的較大的表面積可容納更多的半導體晶粒124和降低了製造成本。安裝到載體180的半導體數晶粒124的數量可大於自半導體晶圓120單一化的半導體晶粒124的數量。載體180和重構面板184提供了使用來自不同尺寸的半導體晶圓120的不同尺寸的半導體晶粒124來製造許多不同類型的半導體封裝之靈活性。
在圖4b中，模組式互連單元170使用例如以可選的黏合劑的拾取和放置操作而被安裝在載體180之上且相鄰於半導體晶粒124。模組式互連單元170被設置在半導體晶粒124的周邊區域中的界面層182上。模組式互連單元170被設置在半導體晶粒124周圍的特定預定位置處的半導體封裝內，以最佳化半導體封裝內的空間。當以鄰近半導體晶粒124來安裝模組式互連單元170時，間隙或空間可以保留在半導體晶粒124和模組式互連單元170之間。模組式互連單元170提供垂直互連並且提高了半導體封裝設計的靈 活性。因為模組式互連單元170是預製的，用於垂直互連的模組式互連單元170的使用減小了半導體封裝的製造步驟。
模組式互連單元170設置成相鄰半導體晶粒124的一側或多側。在一個實施例中，模組式互連單元170係沿著重構面板184上的每個半導體晶粒124的兩側、三側或四側來佈置。模組式互連單元170包含多列導電通孔158。導電層160作為導電通孔158之上的接觸襯墊或RDL使用。模組式互連單元170包括正方形、矩形、十字形、有角度的或“L形”、或任何幾何形之覆蓋區。根據裝置的路由設計和功能，模組式互連單元170中的任何數目或配置被設置成鄰近於半導體晶粒124。
在圖4c中，膠封劑或模塑組合物186使用膏印刷、壓縮成型、傳遞成型、液體膠封成型、真空層壓、旋塗或其它適合應用而沉積在半導體晶粒124、模組式互連單元170和作為絕緣材料之載體180之上。膠封劑186包括高分子複合材料，例如有填料的環氧樹脂、有填料的環氧丙烯酸酯或有適當填料的聚合物。膠封劑186是不導電的並且環境地保護半導體裝置免受外部元件和污染物。膠封劑186被沉積在半導體晶粒124和模組式互連單元170之間以覆蓋半導體晶粒124的側面。膠封劑186包括半導體晶粒124的背表面128之上的表面188，並且膠封劑186覆蓋模組式互連單元170的表面154。
在圖4d中，臨時載體180和可選的界面層182透過化學蝕刻、機械剝離、化學機械研磨(CMP)、機械研磨、熱烘、雷射掃描、或濕剝除來除去。模組式互連單元170和半導體模粒124的作用表面130是在載體180和界面層182被移除之後暴露出來。
建立互連結構190係形成在半導體晶粒124和膠封劑186之 上，而可選的非路由區域192仍然缺乏互連結構190。在半導體晶粒124包含諸如MEMS的主動區域之應用中，區域192可以透過一帽來保護。在另一個實施例中，互連結構190形成在半導體晶粒124的作用表面130之上，包括在區域192之上。
互連結構190包括含有以下群組中一層或多層的絕緣或鈍化層194，該群組為二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、氧化鋁(Al2O3)、低溫度可固化聚合物介電抗蝕劑(即，固化在低於250℃)、BCB、PBO、環氧基光敏聚合物介電質或具有類似的絕緣和結構性質的其他材料。絕緣層194使用PVD、CVD、印刷、旋塗、噴塗、燒結或熱氧化而形成在半導體晶粒124的作用表面130、膠封劑186的表面和模組式互連單元170的表面156之上。絕緣層194的一部分是藉由雷射直接燒蝕(LDA)或通過圖案化光阻層的蝕刻製程來移除以暴露半導體晶粒124的接觸襯墊132和模組式互連單元170的導電通孔158。在一個實施例中，區域192仍然缺乏絕緣層194。
導電層196使用如PVD、CVD、濺射、電解電鍍和無電電鍍的圖案化和金屬沉積製程而形成在絕緣層194、接觸襯墊132和導電通孔158之上。導電層196包括鋁、銅、鈦、鈦鎢、鈦錫、鎳、金、銀、鎢或其它合適的導電材料或者它們的組合中的一層或多層。導電層196作為RDL使用以重新分配來自半導體晶粒124的電連接到半導體晶粒124的覆蓋區外。導電層196的一部分電連接到半導體晶粒124的接觸襯墊132。導電層196的其它部分根據半導體裝置的設計和功能進行電共通或電絕緣。導電層196將半導體晶粒124的接觸襯墊132電連接到模組式互連單元170的導電通孔158。在一個實 施例中，區域192仍然缺乏導電層196。
絕緣或鈍化層198使用PVD、CVD、印刷、旋塗、噴塗、燒結或熱氧化而形成在絕緣層194和導電層196之上。絕緣層198包括以下群組中一層或多層，該群組為SiO2、Si3N4、SiON、Ta2O5、Al2O3、低溫度可固化聚合物介電抗蝕劑(即，固化在低於250℃)、BCB、PBO、環氧基光敏聚合物介電質或具有類似的絕緣和結構性質的其他材料。在一個實施例中，區域192仍然缺少絕緣層198。絕緣層198的一部分藉由LDA或通過圖案化光阻層的蝕刻製程來去除以形成開口200，以暴露導電層196的部分。
在圖4e中，可選的背部研磨膠帶或支撐膠帶202施加在重構面板184之上並且與互連結構190接觸。在另一實施例中，支撐膠帶202包括耐熱膠帶、翹曲平衡膠帶或其它膠帶。例如，支撐膠帶202可包括具有高導熱性和高耐熱性的材料。可替代地，重構面板184被放置在具有或不具有支撐膠帶202的支承夾具中。重構面板184經受以磨床204或其它合適的機械或蝕刻處理的背部研磨操作，以減少重構面板184的厚度，並暴露半導體晶粒124。該背部研磨操作移除來自半導體晶粒124和模組式互連單元170之上的膠封劑186的一部分。在一個實施例中，背部研磨操作去除半導體晶體124的一部分以及膠封劑186的一部分，並且保持半導體晶粒124的新背表面206與膠封劑186的新背表面208共平面。背部研磨操作移除來自模組式互連單元170的表面154之上的膠封劑186，以暴露在導電通孔158之上的導電層160。
圖4f示出了具有淺鑽以暴露模組式互連單元170的替代重構面板210。膠封劑186的一部分藉由LDA去除以形成向下延伸到模組式互連單元170的導電層160之開口或通孔212。在一個實施例中，LDA使用紫外(UV) 雷射、二氧化碳(CO2)雷射或用於膠封劑186的選擇性LDA移除之其它合適的雷射來執行。或者，開口212藉由透過圖案化光阻層的蝕刻製程、電漿蝕刻、濕蝕刻、高能量水噴射或其它合適的製程來形成。開口212完全延伸穿過在模組式互連單元170之上的膠封劑186的一部分。在一個實施例中，開口212從膠封劑186的表面188延伸到模組式互連單元170的表面154。在另一個實施例中，開口212係以淺鑽至暴露在導電通孔158之上的導電層160來形成。開口212延伸通過膠封劑186到導電層160，並且暴露用於後續的電互連的導電層160。開口212具有圓形、橢圓形、方形、矩形或任何其他的幾何形狀之覆蓋區或橫截面積。在一個實施例中，開口212包括形成錐形形狀的傾斜側壁，該錐形形狀具有在開口212的頂部處較大的直徑和在開口212的底部處較小的直徑。在另一個實施例中，開口212包括垂直側壁。開口212提供用於將半導體裝置堆疊至模組式互連單元170之後續的電互連。在開口212形成之後，開口212可經歷一清潔製程或其它處理，如有機可焊性防護(OSP)製程、電漿清洗或濕式蝕刻或者處理，以提高導線可接合表面。
圖4g示出了以鑽孔通過翹曲平衡層進而暴露模組式互連單元170之另一重構面板218。可選的背側翹曲平衡膠帶或平衡層220被施加在重構面板218的背表面之上，例如，在膠封劑186的表面188之上。平衡層220使用PVD、CVD、印刷、層壓、旋塗、噴塗、燒結或熱氧化來形成。平衡層220可以是具有或不具有填料之光敏聚合物介電膜、非光敏聚合物介電膜、環氧化物、環氧樹脂、聚合物材料、聚合物複合材料(諸如有填料的環氧樹脂、有填料的環氧丙烯酸酯或有適當的填料的聚合物)、熱固性塑料層壓製品或具有類似的絕緣和結構特性的其它材料中的一層或多層。在一個實施 例中，平衡層220提供了用於重構面板218的結構支撐和翹曲調諧能力以控制總體翹曲。平衡層220也可以作為散熱器使用，以提高從半導體晶粒124的散熱。平衡層220可以是具有合適的熱和結構性能之任何層，如樹脂塗覆銅(resin coated copper，RCC)膠帶。
複數個開口222藉由LDA或其它鑽孔製程通過平衡層220和膠封劑186來形成，以暴露模組式互連單元170的導電層160。開口222完全延伸通過平衡層220，並通過在模組式互連單元170之上的膠封劑186的一部分。開口222延伸通過膠封劑186到導電層160，並暴露用於後續的電互連的導電層160。開口222具有圓形、橢圓形、正方形、矩形或者任何其他幾何形狀之覆蓋區或橫截面積。在一個實施例中，開口222包括形成為錐形形狀的傾斜側壁，錐形形狀具有在開口222的頂部處較大的直徑和在開口222的底部處較小的直徑。在另一個實施例中，開口222包括垂直側壁。開口222提供用於將半導體裝置堆疊至模組式互連單元170之後續的電互連。在開口222形成之後，開口222可經歷一清潔製程或其它處理，如有機可焊性防護(OSP)製程、電漿清洗或濕式蝕刻或者處理，以提高導線可接合表面。
從圖4e繼續到圖4h並且顯示在圖4e中所示的背部研磨操作之後的重構面板184。在圖4h中，來自半導體晶粒124和模組式互連單元170之上的膠封劑186是完全去掉。在導電通孔158之上的導電層160係暴露以用於後續互連。
在圖4i中，導電凸塊材料使用蒸鍍、電解電鍍、無電電鍍、落球或絲網印刷製程而沉積在模組式互連單元170之上並且電連接到導電層160。凸塊材料包括鋁、錫、鎳、金、銀、鉛(Pb)、鉍(Bi)、銅、焊錫 或者它們的組合，具有可選的焊劑溶液。例如，凸塊材料可以是低共熔的Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料是使用合適的附接或接合製程來接合到導電層160。在一個實施例中，凸塊材料藉由加熱材料到其熔點以上來回焊，以形成球形球或凸塊230。在一些應用中，凸塊230係二次回焊，以改善到導電層160的電接觸。凸塊也可以是壓縮接合到導電層160。凸塊230代表一種類型的互連結構，其形成在導電層160之上。互連結構還可以使用接合導線、立柱凸塊、微凸塊或其它電互連。凸塊230或其它互連結構是可選的，並且在一個實施例中，是在重構面板184的單一化之後形成。
在圖4j中，重構面板184以鋸片或雷射切割裝置232通過模組式互連單元170和互連結構190來單一化成個別的底部PoP 234。
圖4k顯示在單一化之後的底部PoP 234。底部PoP 234構成Fo-eWLB裝置。膠封劑186被佈置在半導體晶粒124和模組式互連單元170周圍。互連結構190包括絕緣層194和198，並且導電層196被形成在半導體晶粒124的作用表面130之上。互連結構190可以包括更少或額外的導電和絕緣層。互連結構190包括可選的非路由區域192。在一個實施例中，半導體晶粒124包括MEMS。在另一個實施例中，半導體晶粒124包括ASIC。半導體晶粒124透過導電層196電連接到模組式互連單元170的導電通孔158，以透過凸塊230用於外部互連。
圖5a-5f示出一種處理半導體晶粒的另一種方法。圖5a示出具有基底基板材料242之半導體晶圓240的一部分的橫截面圖，該基底基板材料242諸如矽、鍺、磷化鋁、砷化鋁、砷化鎵、氮化鎵、磷化銦、碳化矽或用於結構支撐的其它塊材半導體材料。複數個半導體晶粒或構件244係形成在 晶圓240上且藉由非作用的、晶粒間的晶圓區域或鋸切道246所分離，如上所述。鋸切道246提供切割區域以單一化半導體晶圓240成個別的半導體晶粒244。在一個實施例中，半導體晶圓240具有100-450毫米的寬度或直徑。
每個半導體晶粒244具有背表面或非作用表面248和作用表面250，該作用表面250含有在晶粒內形成且按照晶粒的電氣設計和功能電性互連的作為主動裝置、被動裝置、導電層和介電層執行的類比或數位電路。例如，該電路可以包括一個或多個電晶體、二極體以及形成在作用表面250內的其它電路元件，以實現類比電路或數位電路，諸如DSP、ASIC、MEMS、記憶體或其它訊號處理電路。在一個實施例中，作用表面250包括含有MEMS或者響應於各種外部刺激的其它主動或被動感測器的主動區域252。主動感測器，例如光電二極體、光電電晶體或霍爾效應裝置，產生或控制響應於外部刺激的電流流動。被動感測器，例如光敏電阻、熱敏電阻器、電容式加速度計或荷重元(load cell)，改變響應於外部刺激的電壓和電流之間的關係。外部刺激可以是光、聲、電磁輻射、電場、磁場、離子輻射、振動、運動、加速度、旋轉、方向、壓力或溫度。主動區域252可包括壓電和奈米電子裝置。主動區域252被電連接到在半導體晶粒244的作用表面250上的其它類比和數位電路，以響應於外部刺激執行功能。可選的蓋或帽(未顯示)係設置在半導體晶粒240的主動區域252之上，以保護主動區域252。
導電層254係採用PVD、CVD、電解電鍍、無電電鍍製程或其它合適的金屬沉積製程而形成在作用表面250之上。導電層254包括鋁、銅、錫、鎳、金、銀或其它合適的導電材料或者它們的組合中的一層或多層。導電層254作為接觸襯墊操作以電連接到作用表面250上的電路。導電層 254係形成為距半導體晶粒244的邊緣的第一距離處並排設置的接觸襯墊，如圖5A中所示。可替代地，導電層254被形成為在多個列中偏移的接觸襯墊，使得第一列接觸襯墊係以距晶粒的邊緣的第一距離設置，並且與第一列接觸襯墊交替的第二列接觸襯墊係以距晶粒的邊緣的第二距離設置。
導電凸塊材料係使用蒸鍍、電解電鍍、無電電鍍、落球或絲網印刷製程而沉積在導電層254之上。凸塊材料包括鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫或者它們的組合，具有可選的焊劑溶液。例如，凸塊材料可以是低共熔的Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料是使用一個合適的附接或接合製程而接合到導電層254。在一個實施例中，凸塊材料是藉由加熱材料高於其熔點來回焊，以形成球形或圓頂形的球或凸塊256。在一些應用中，凸塊256係二次回焊，以改善至導電層254的電接觸。凸塊也可以壓縮接合到導電層254。凸塊256代表一種類型的互連結構，其形成在導電層254之上。互連結構還可以使用接合導線、立柱凸塊、微凸塊或其它電互連。在一個實施例中，凸塊256係以圓頂形狀和與球形球狀凸塊相比減小的高度來形成，以改善各個半導體晶粒244的隨後的拾取和放置操作。在另一實施例中，凸塊256係可選的且半導體晶圓240以無凸塊經過後續處理步驟。
在圖5b中，半導體晶圓240經歷作為品質控制製程的一部分之電性測試和檢驗。入工視覺檢驗和自動光學系統被用於執行對半導體晶圓240的檢驗，軟體可以使用在半導體晶圓240的自動光學分析中。視覺檢驗方法可以使用設備，例如掃描電子顯微鏡、高強度或紫外光或金屬顯微鏡。半導體晶圓240針對包括翹曲、厚度變化、表面微粒、凹凸、裂縫、剝離和變色之結構特徵檢驗。
半導體晶粒244內的主動和被動裝置針對電氣性能和電路功能經歷晶圓級測試。使用包括複數個探針或測試引線262的測試探針頭260或其它的檢測裝置，每個半導體晶粒244針對功能性和電性參數進行測試，如圖5b中所示。探針262係用於與每個半導體晶粒244上的節點或導電層254電接觸並提供電刺激到接觸襯墊。半導體晶粒244響應於電刺激，其是由電腦測試系統264測量且與所述半導體晶粒的測試性能的期望響應比較。電性測試可以包括電路性能、引線完整性、電阻、連續性、可靠性、接面深度、ESD、射頻性能、驅動電流、閾值電流、漏電流和特定組件類型的操作參數。半導體晶圓240的檢驗和電性測試能使通過的半導體晶粒244被指定為KGD，以使用在半導體封裝中。
在圖5c中，溝槽或通道270係使用鋸片或雷射切割工具272在鋸切道246內切入基底基板材料242。溝槽270延伸在半導體晶粒244的周邊區域周圍。溝槽270的寬度相似於鋸切道246的寬度。溝槽270係形成具有大於或等於半導體晶粒244的最終選擇的高度之深度。在一個實施例中，溝槽270具有大於半導體晶粒244的最終高度之大約115微米(μm)的深度。半導體晶粒244的最終高度在隨後的背部研磨操作期間形成。在另一個實施例中，溝槽270係部分通過基底基板材料242而形成，並且具有大約530微米的深度。在溝槽270形成之後，基底基板材料242的一部分保留在鋸切道246中以連接半導體晶圓240內的半導體晶粒244。
在圖5d中，半導體晶圓240的背表面248經歷以磨床274或其它合適的機械或蝕刻處理的背部研磨操作，以移除基底材料242的一部分，並降低包括半導體晶粒244的半導體晶圓240的厚度。基底材料242的去除留 下半導體晶圓240的新背表面276。背部研磨操作除去在鋸切道246中剩餘的基底材料242以分離個別的半導體晶粒244。在一個實施例中，在背部研磨之後，半導體晶粒244的高度為約415微米。
圖5e顯示了在背部研磨操作後的半導體晶粒244。該背部研磨操作單一化半導體晶粒244而不使用切割操作。個別的半導體晶粒244可以針對單一化後KGD的鑑定進行檢驗和電性測試。
圖5f示出了半導體晶粒244的作用表面250的平面圖。半導體晶粒244包括根據晶粒的設計和功能的凸塊256的各種配置，並且凸塊256可以包括主動凸塊256a和虛設晶圓或支撐凸塊256b。半導體晶粒244的作用表面250被電連接到主動凸塊256a。虛設凸塊256b提供結構支撐和提高半導體晶粒244到其他裝置的機械接合強度。在一個實施例中，凸塊256係沿著半導體晶粒244的邊緣形成，同時主動區域252仍然缺乏凸塊256。如圖5f所示的凸塊256的配置示出了沿著半導體晶粒244的第一邊緣佈置的主動凸塊256a和沿著與所述第一邊緣相對的第二邊緣佈置的虛設凸塊256b。在一個實施例中，虛設凸塊256B形成在半導體晶粒244中的一個或多個角中，並且主動凸塊256a沿著相對於虛設凸塊256b的一邊緣形成。
相關於圖1、圖2a-2d、3a-3d、4a-4k及圖5a-5f，圖6a-6b示出一種形成作為覆晶MEMS半導體晶粒的具有頂部封裝之堆疊MEMS封裝的方法。在圖6A中，自圖5e的半導體晶粒244係定位在自圖4k的底部PoP 234之上。半導體晶粒244被安裝到互連結構190。在半導體晶粒244上的凸塊256係定位在絕緣層198中的開口200和接觸導電層196之上。在另一個實施例中，凸塊被預先形成在底部PoP 234上的開口200內的導電層196之上，並且 無凸塊的半導體晶粒244安裝在底部PoP 234之上。
圖6b示出了作為安裝到底部PoP 234的頂部PoP裝置之半導體晶粒244，以作為堆疊PoP裝置290。凸塊256係回焊以冶金地和電性地連接到導電層196。替代地，在凸塊被預先形成在互連結構190之處，凸塊256係隨後回焊以冶金地和電性地連接到半導體晶粒244的導電層254。半導體晶粒244通過導電層196而電連接到半導體晶粒124和模組式互連單元170。半導體晶粒124和244通過互連結構190、模組式互連單元170以及凸塊230而電連接至外部裝置。模組式互連單元170提供電路由和降低形成在底部PoP 234之上的額外的RDL的量。此外，底部PoP 234係使用在標準化載體上的重構面板來形成。因此，底部PoP 234使用標準化處理工具、設備和材料清單來製造，從而降低了製造PoP裝置290的成本。
PoP裝置290係作為具有整合MEMS和ASIC半導體晶粒之MEMS封裝操作。在一個實施例中，半導體晶粒124包括ASIC，並且半導體晶粒244包括MEMS或者響應於各種外部刺激的其它主動或被動感測器。在另一個實施例中，半導體晶粒244包括ASIC，並且半導體晶粒124包括MEMS。在一個實施例中，半導體晶粒244包括大約415微米的高度H1，並且凸塊256包括大約60微米的偏量(standoff)高度H2。具有半導體晶粒124、模組式互連單元170和互連結構190之底部PoP 234包括大約175微米的高度H3，並且凸塊230包括大約110微米的偏量高度H4。在一個實施例中，PoP裝置290的總高度TH290是約760微米。因此，PoP裝置290形成有用於較低的輪廓MEMS封裝之減小的高度。
相關於圖1、圖2a-2d、3a-3b、4a-4e和5a-5f，圖7a-7f示出形成 堆疊PoP裝置的另一種方法。從圖4e繼續，圖7a顯示支撐膠帶202自重構面板184移除。在圖7b中，重構面板184係使用或不使用支撐膠帶302而佈置在載體或夾具300之上以及暫時接合到載體或夾具300。在一個實施例中，載體300包括含有犧牲基底材料的臨時基板，該犧牲基底材料例如矽、聚合物、氧化鈹、玻璃或用於結構支撐的其它合適低成本、剛性材料。作為臨時黏著膜、蝕刻停止層或熱釋放層之支撐膠帶302包括界面層或雙面膠帶並且形成在載體300之上。
自圖5f的半導體晶粒244是定位在重構面板184之上以及安裝到互連結構190。凸塊256係定位在絕緣層198中的開口200和接觸導電層196之上。在另一個實施例中，凸塊被預先形成在重構面板184上的開口200內的導電層196之上，並且無凸塊的半導體晶粒244安裝在重構面板184之上。
在圖7c中，凸塊256係回焊以冶金地和電性地連接到導電層196。替代地，在凸塊被預先形成在互連結構190之處，凸塊256係隨後跟回焊以冶金地和電性地連接到半導體晶粒244的導電層254。
在圖7d中，臨時載體300和可選的界面層302藉由化學蝕刻、機械剝離、CMP、機械研磨、熱烘、雷射掃描或濕剝除來除去。半導體晶粒124的表面206在載體300和界面層302被除去之後露出。
重構面板184的半導體晶粒244被佈置在熱膠帶或支撐膠帶310之上。在一個實施例中，支撐膠帶310包括耐熱膠帶、翹曲平衡膠帶或其它膠帶。例如，支撐膠帶310可包括具有高導熱性和高耐熱性之材料。可替代地，重構面板184使用或不使用支撐膠帶310來放置在載體或支撐夾具之上。
導電凸塊材料使用蒸鍍、電解電鍍、無電電鍍、落球或絲網印刷製程而沉積在模組式互連單元170之上並且電連接到導電層160。凸塊材料包括鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫或者它們的組合，具有可選的焊劑溶液。例如，凸塊材料可以是低共熔的Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料是使用合適的附接或接合製程而接合到導電層160。在一個實施例中，凸塊材料藉由加熱材料到其熔點以上來回焊，以形成球形球或凸塊312。在一些應用中，凸塊312係二次回焊，以提高至導電層160的電接觸。凸塊也可以是壓縮接合到導電層160。凸塊312代表一種類型的互連結構，其形成在導電層160之上。互連結構還可以使用接合導線、立柱凸塊、微凸塊或其它電互連。
在圖7e中，重構面板184以鋸片或雷射切割裝置314通過模組式互連裝置170和互連結構190來單一化成個別的半導體裝置或PoP裝置316。
圖7f顯示在單一化之後的PoP裝置316。PoP裝置316包括安裝在底部PoP 318的互連結構190之上的半導體晶粒244。底部PoP 318包括半導體晶粒124和設置成相鄰於半導體晶粒124的模組式互連單元170，具有膠封劑186形成在半導體晶粒124周圍。半導體晶粒244通過導電層196電連接到半導體晶粒124和模組式互連單元170。半導體晶粒124和244通過互連結構190、模組式互連單元170以及凸塊312而電連接到外部裝置。模組式互連單元170提供電路由和減少形成在底部PoP 318之上的額外RDL的量。因此，在PoP裝置316中的底部PoP 318的高度係降低。此外，PoP裝置316係藉由在透過模組式互連單元170單一化之前來安裝半導體晶粒244而晶圓級形成。以晶圓級組裝PoP裝置316降低了製造PoP裝置316的成本。
PoP裝置316係作為具有整合MEMS和ASIC半導體晶粒之MEMS裝置操作。在一個實施例中，半導體晶粒124包括ASIC，並且半導體晶粒244包括MEMS或者響應於各種外部刺激的其它主動或被動感測器。在另一個實施例中，半導體晶粒244包括ASIC，並且半導體晶粒124包括MEMS。在一個實施例中，半導體晶粒244包括大約415微米的高度H1，並且凸塊256包括大約60微米的偏量高度H2。具有半導體晶粒124、模組式互連單元170和互連結構190之底部PoP 318包括大約175微米的高度H3，並且凸塊312包括大約110微米的偏量高度H4。在一個實施例中，PoP裝置316的總高度TH316是約760微米。
圖8示出具有以圖4f所示的重構面板210形成的底部PoP裝置之另一PoP裝置320。PoP裝置320包括安裝在底部PoP 321的互連結構190之上的半導體晶粒244。底部PoP 321包括設置成鄰近半導體晶粒124的模組式互連單元170。膠封劑186形成於半導體晶粒124和模組式互連單元170之上和周圍。開口形成在模組式互連單元170之上的膠封劑186中，凸塊322係形成在開口中。凸塊322係回焊以冶金地和電性地連接到導電層160。互連結構190包括絕緣層194和198以及形成在半導體晶粒124的模組式互連單元170、膠封劑186和作用表面130之上的導電層196。互連結構190可包括更少或額外的導電層和絕緣層。互連結構190包括在半導體晶粒124的作用表面130之上的可選的非路由區域。在單一化來自圖4f的重構面板210之前，PoP裝置320藉由安裝半導體晶粒244而晶圓級形成。可替代地，在底部PoP 321從重構面板210單一化之後，PoP裝置320藉由安裝半導體晶粒244而構件級形成。因此，半導體晶粒244被安裝在互連結構190之上，以晶圓級或構件級形成PoP裝置 320。
PoP裝置320係作為具有整合MEMS和ASIC半導體晶粒之MEMS裝置操作。在一個實施例中，半導體晶粒124包括MEMS，並且半導體晶粒244包括ASIC。在另一個實施例中，半導體晶粒124包括ASIC，並且半導體晶粒244包括MEMS。半導體晶粒244通過互連結構190電連接到半導體晶粒124和模組式互連單元170。半導體晶粒124和244通過導電層196、模組式互連單元170和凸塊322而電連接到外部裝置。模組式互連單元170提供電路由並減少了形成在底部PoP 321的額外RDL的量。因此，在PoP裝置320中的底部PoP 321的高度係降低。
圖9示出具有使用圖4g中所示的製程而以平衡層形成的底部PoP裝置之另一PoP裝置324。PoP裝置324包括安裝在底部PoP 325的互連結構190之上的半導體晶粒244。底部PoP 325包括設置成鄰近半導體晶粒124的模組式互連單元170。膠封劑186形成於半導體晶粒124和模組式互連單元170之上和周圍。平衡層220被形成在半導體晶粒124的背表面128之上的膠封劑186之上。開口是通過平衡層220和在模組式互連單元170之上的膠封劑186來形成，並且凸塊326係形成在開口中。凸塊326係回焊以冶金地和電性地連接到導電層160。互連結構190包括絕緣層194和198以及形成在模組式互連單元170、膠封劑186和半導體晶粒124的作用表面130之上的導電層196。互連結構190可包括更少或額外的導電層和絕緣層。互連結構190包括半導體晶粒124的作用表面130之上的可選的非路由區域。在從圖4g單一化重構面板218之前，PoP裝置324藉由安裝半導體晶粒244而晶圓級形成。可替代地，從重構面板218單一化底部PoP 325之後，PoP裝置324藉由安裝半導體晶粒而構件 級形成。因此，半導體晶粒244被安裝在互連結構190之上，以晶圓級或構件級形成PoP裝置324。
PoP裝置324係作為具有整合MEMS和ASIC半導體晶粒之MEMS裝置操作。在一個實施例中，半導體晶粒124包括MEMS，並且半導體晶粒244包括ASIC。在另一個實施例中，半導體晶粒124包括ASIC，並且半導體晶粒244包括MEMS。半導體晶粒244通過互連結構196電連接到半導體晶粒124和模組式互連單元170。半導體晶粒124和244通過導電層190、模組式互連單元170和凸塊326而電連接到外部裝置。模組式互連單元170提供電路由並減少了形成在底部PoP 325的額外RDL的量。因此，在PoP裝置324中的底部PoP 325的高度係降低。
圖10顯示一種具有安裝在Fo-eWLB裝置之上的導線接合半導體封裝之替代的PoP裝置330。PoP裝置330包括設置在底部PoP裝置之上的頂部PoP 332，該底部PoP裝置諸如底部PoP 234。頂部PoP 332包括配置在基板上或中介層340之上的無凸塊的半導體晶粒244。在另一個實施例中，半導體晶粒244使用凸塊而安裝到中介層340。中介層340可以是層疊中介層、PCB，晶圓形式或帶中介層。中介層340包括一個或多個絕緣層或鈍化層342和一個或多個導電層344。中介層340可以包括具有酚醛棉紙、環氧化物、樹脂、玻璃編織、磨砂玻璃、聚酯和其他加強纖維或織物中的組合的預浸料、FR-4、FR-1、CEM-1或CEM-3中一個或多個疊層。絕緣層342可包含SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有類似的絕緣和結構特性的其它材料中的一層或多層。中介層340也可以是多層可撓性層疊、陶瓷、銅箔、玻璃或包括含有一個或多個電晶體、二極體和其它電路元件來實現類比電路或數位電 路的作用表面之半導體晶圓。
中介層340包括使用濺射、電解電鍍、無電電鍍或其他合適的沉積製程所形成的導電層或RDL 344。導電層344可以是鋁、銅、錫、鎳、金、銀、鈦、鎢或其它合適的導電材料中的一層或多層。導電層344提供通過中介層340之垂直和水平的傳導路徑。根據半導體晶粒的設計和功能，部分的導電層344係電共通或電隔離以安裝到中介層340。
半導體晶粒244以例如環氧樹脂的晶粒附接黏著劑或膜346而安裝到中介層340。在另一個實施例中，晶粒附接黏著劑346包括熱界面材料(TIM)，諸如熱環氧化物、熱環氧樹脂、導熱膏、氧化鋁、氧化鋅、氮化硼、粉碎的銀或熱油脂。晶粒附接黏著劑346被固化，以確保半導體晶粒244到中介層340。在一個實施例中，半導體晶粒244在晶圓上晶片(chip-on-wafer)裝配中以晶圓級或面板級安裝到中介層340。半導體晶粒244是在安裝到中介層340之前已經測試的KGD。
複數個接合導線348被形成在中介層340與半導體晶粒244的接觸襯墊254之間。接合導線348係藉由熱壓接合、超聲波接合、楔形接合、縫合、球焊或其它合適的接合技術而機械和電耦接到中介層340的導電層344和半導體晶粒244的接觸襯墊254。接合導線348包括導電材料，如銅、鋁、金、銀、金屬合金或它們的組合。半導體晶粒244用接合導線348電連接到中介層340。接合導線348代表一種類型的互連結構，其電耦接半導體晶粒244到中介層340。在另一個實施例中，諸如RDL的導電層係代替接合導線348以將半導體晶粒244電耦接到中介層340。
保護罩或蓋350被安裝在半導體晶粒244、接合導線348和中 介層340之上。在一個實施例中，蓋350包括具有低導熱性的金屬或具有低導熱性的另一種材料。在另一個實施例中，蓋350包括犧牲基底材料，例如矽、聚合物、氧化鈹、玻璃或其它合適的低成本、剛性材料。可替代地，蓋350作為散熱器操作，並且包括銅、鋁或具有極高的熱導率的其它材料。在又一個實施例中，蓋350作為屏蔽層操作，並且包括鋁、鐵氧體或羰基鐵、不銹鋼、鎳銀、低碳鋼、矽-鐵鋼板、鋁箔、導電樹脂或能夠阻斷或吸收電磁干擾(EMI)、射頻干擾、諧波失真以及其它裝置間的干擾的其他金屬和複合材料。
蓋350以晶圓或面板級佈置在中介層340之上的個別半導體晶粒244之上。在一個實施例中，蓋284使用諸如環氧樹脂或熱環氧樹脂之黏著材料附接到中介層340。黏著材料被固化，以確保蓋350到中介層340。在另一個實施例中，蓋350使用凸塊材料而附接到中介層340，該凸塊材料如鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫或者它們的組合。凸塊材料是藉由加熱材料高於其熔點來回焊，以形成球或凸塊。蓋350在半導體晶粒244、接合導線348和中介層340之上形成腔或釋放區域352。在一個實施例中，蓋350包括半導體晶粒244的主動區域252之上的開口。蓋350操作以保護接合導線348和半導體晶粒244的主動區域252。安裝半導體晶粒244和蓋350到中介層340之前或之後，中介層340被單一化成個別的頂部PoP 332。
導電凸塊材料使用蒸發、電解電鍍、無電電鍍、落球或絲網印刷製程而沉積在中介層340之上且電連接到導電層344。凸塊材料包括鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫或者它們的組合，具有可選的焊劑溶液。例如，凸塊材料可以是低共熔的Sn/Pb、高鉛焊料或無鉛焊料。凸塊材 料是使用合適的附接或接合製程而接合到導電層344。在一個實施例中，凸塊材料藉由加熱材料到其熔點以上來回焊，以形成球形球或凸塊354。在一些應用中，凸塊354係二次回焊，以提高至導電層344的電接觸。凸塊也可以是壓縮接合到導電層344。凸塊354代表一種類型的互連結構的，其形成在導電層344之上。互連結構還可以使用接合導線、立柱凸塊、微凸塊或其它電互連。在一個實施例中，在安裝頂部PoP 332之前，凸塊354係預先形成在底部PoP 234的互連結構190之上，而不是在中介層340之上。在凸塊354係預先形成在底部PoP 234之上時，沒有凸塊的中介層340被安裝到底部PoP 234。
頂部PoP 332安裝在底部PoP 234之上，並且凸塊354係回焊以冶金地和電性地連接頂部PoP 332與底部PoP 234。半導體晶粒244藉由連接導線348、中介層340、凸塊354和互連結構190而電連接到半導體晶粒124和模組式互連單元170。半導體晶粒124和244通過互連結構190、模組式互連單元170以及凸塊230而電連接到外部裝置。PoP裝置330係作為具有整合的MEMS和ASIC半導體晶粒之MEMS封裝操作。在一個實施例中，半導體晶粒124包括ASIC，並且半導體晶粒244包括MEMS或者響應於各種外部刺激的其它主動或被動感測器。在另一個實施例中，半導體晶粒244包括ASIC，並且半導體晶粒124包括MEMS。
圖11顯示包括安裝在具有模組式互連單元的Fo-eWLB裝置之上的MEMS半導體晶粒之MEMS封裝360。膠封劑186被形成在半導體晶粒124和模組式互連單元170周圍。膠封劑186的一部分被去除，以形成較薄的封裝，並且暴露出相對於膠封劑186的半導體晶粒124的背表面206。互連結構362被形成在半導體晶粒124的作用表面130之上、在模組式互連單元170 的表面156之上以及膠封劑186之上，以延長半導體晶粒124的電互連到晶粒的覆蓋區域外。
互連結構362包括採用PVD、CVD、印刷、旋塗、噴塗、燒結或熱氧化而形成在半導體晶粒124和膠封劑186之上的絕緣或鈍化層364。絕緣層364可以是SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、環氧基光敏聚合物介電質、低溫(<200℃)可固化聚合物或者具有類似的絕緣和結構性質的其它材料中的一層或多層。在一個實施例中，絕緣層364包括具有或不具有固化在小於200℃的絕緣填料之低溫可固化光敏介電聚合物。絕緣層364被形成在半導體晶粒124的作用表面130之上和膠封劑186和模組式互連單元170之上。絕緣層364的一部分藉由以圖案化光阻層的蝕刻製程或藉由LDA來除去，以相對於絕緣層364暴露導電層132和導電通孔158。
導電層366使用諸如PVD、CVD、濺射、電解電鍍和無電電鍍之圖案化和金屬沉積製程而形成在絕緣層364、導電通孔158和接觸襯墊132之上。導電層366可以是鋁、銅、錫、鎳、金、銀或其它合適的導電材料中的一層或多層。導電層366作為RDL操作以重新分配半導體晶粒124的電訊號。導電層366的一部分電連接到半導體晶粒124的接觸襯墊132。取決於半導體裝置的設計和功能，導電層366的其他部分可以是電共通或電隔離。導電層366將半導體晶粒124的接觸襯墊132電連接到模組式互連單元170的導電通孔158。
絕緣或鈍化層368使用PVD、CVD、印刷、旋塗、噴塗、燒結或熱氧化而形成在絕緣層364和導電層366之上。絕緣層368可以是SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、環氧基光敏聚合物介電質、低溫(<200 ℃)可固化聚合物或者具有類似的絕緣和結構性質的其它材料中一層或多層。在一個實施例中，絕緣層368包括具有或不具有固化在小於200℃絕緣填料之低溫可固化光敏介電聚合物。絕緣層368的一部分以圖案化光阻層蝕刻製程或藉由LDA來去除，以相對於絕緣層368暴露導電層366。
導電凸塊材料使用蒸鍍、電解電鍍、無電電鍍、落球或絲網印刷製程而沉積在互連結構362的導電層366且電連接到導電層132。凸塊材料可以是鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫和它們的組合，具有可選的焊劑溶液。例如，凸塊材料可以是低共熔的Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料是使用合適的附接或接合製程來接合到導電層366。在一個實施例中，凸塊材料藉由加熱材料到其熔點以上來回焊，以形成球形球或凸塊370。在一些應用中，凸塊370係二次回焊，以提高至導電層366的電接觸。凸塊也可以是壓縮接合到導電層366。凸塊370代表一種類型的互連結構，其可以形成在導電層366之上。互連結構還可以使用接合導線、立柱凸塊、微凸塊或其它電互連。
半導體晶粒244係用晶粒附接黏著劑374以定位朝向半導體晶粒124的背表面206和封裝劑186的表面208之背表面276來安裝。半導體晶粒244包括含有主動區域252的作用表面250。在一個實施例中，半導體晶粒124包括ASIC，並且半導體晶粒244包括MEMS或者響應於各種外部刺激的其它主動或被動感測器。在另一個實施例中，半導體晶粒124包括MEMS，並且半導體晶粒244包括ASIC。半導體晶粒244包括形成在作用表面250之上的導電層254。導電層254作為電連接到作用表面250上的電路之接觸襯墊來操作。
接合導線或互連結構376電耦接半導體晶粒244到模組式互連單元170。接合導線376係藉由熱壓接合、超聲波接合、楔形接合、縫合、球焊或其它合適的接合技術而機械和電耦接到模組式互連單元170的導電層160和半導體晶粒244的接觸襯墊254。在另一個實施例中，導電層或RDL係形成在半導體晶粒244的接觸襯墊254和模組式互連單元170的導電層160之上，以電連接半導體晶粒244到模組式互連單元170。
防護罩或蓋378安裝在半導體晶粒244、接合導線376和模組式互連單元170之上。根據半導體晶粒244的設計，蓋378可包括在主動區域252之上的開口。蓋378使用合適的附接或接合製程而安裝到模組式互連單元170。蓋378在半導體晶粒244、半導體晶粒124和接合導線376之上形成腔或釋放區域380。蓋378操作以保護半導體晶粒244的主動區域252和接合導線376。在安裝半導體晶粒244之前或之後，MEMS封裝360以構件級或晶圓級形成且通過模組式互連單元170和互連結構362單一化。
半導體晶粒244通過接合導線376電連接到模組式互連單元170，並通過接合導線376和互連結構362電連接到半導體晶粒124。半導體晶粒244通過接合導線376、模組式互連單元170、互連結構362和凸塊370電連接至外部裝置。半導體晶粒124通過互連結構362和凸塊370電連接至外部裝置。
圖12顯示包括安裝在具有模組式互連單元的Fo-eWLB裝置之上的MEMS半導體晶粒的另一MEMS封裝390。膠封劑186形成在半導體晶粒124和模組式互連單元170之上。膠封劑186的一部分被可選地去除，以形成較薄的封裝，並暴露出相對於膠封劑186的半導體晶粒124的背表面128。 互連結構362形成在半導體晶粒124、模組式互連單元170和膠封劑186之上，以延長半導體晶粒124的電互連至晶粒的覆蓋區外。互連結構362包括絕緣層364和368、導電層366，並且可以包括更少或額外的導電層和絕緣層。凸塊370係形成在互連結構362的導電層366上方。開口392形成在膠封劑186中，以提供用於通過膠封劑186到模組式互連單元170之導線接合。
半導體晶粒244包括設置在半導體晶粒244的主動區域252之上的罩或帽394。帽394包含玻璃、矽或其它合適的基底材料。帽394完全覆蓋主動區域252，並且用密封材料附接到作用表面250以形成半導體晶粒244的主動區域252之上的腔396。腔396作為密封區域操作而直接在主動區域252之上，以保護主動區域252。
半導體晶粒244以晶粒附接黏著劑398而安裝到膠封劑186。晶粒附接黏著劑398允許在半導體晶粒124和半導體晶粒244之間的熱傳遞，以改善MEMS封裝390的熱性能。在一個替代實施例中，膠封劑186從半導體晶粒124之上除去時，半導體晶粒244以晶粒附接黏著劑398直接地安裝到半導體晶粒124。
接合導線或互連結構400將半導體晶粒244電耦接到模組式互連單元170。接合導線400藉由熱壓接合、超聲波接合、楔形接合、縫合、球焊或其它合適的接合技術而機械和電耦接到模組式互連單元170的導電層160和半導體晶粒244的接觸襯墊254。在另一個實施例中，導電層或RDL形成在半導體晶粒244的接觸襯墊254和模組式互連單元170的導電層160之上，以電連接半導體晶粒244到模組式互連單元170。
膠封劑或模塑組合物402使用膏印刷、壓縮成型、傳遞成型、 液體膠封成型、真空層壓、旋塗或其它適合應用而沉積在半導體晶粒244、接合導線400和作為絕緣材料的膠封劑186之上。膠封劑402包括高分子複合材料，例如有填料的環氧樹脂、有填料的環氧丙烯酸酯或有適當填料的聚合物。膠封劑402是不導電的並且對環境地保護半導體裝置免受外部元件和污染物。在一個實施例中，在安裝半導體晶粒244之後，MEMS封裝390係晶圓級形成，並通過模組式互連單元170、膠封劑186和402以及互連結構362來單一化。
MEMS封裝390係作為具有整合MEMS和ASIC半導體晶粒之MEMS裝置操作。在一個實施例中，半導體晶粒124包括MEMS，並且半導體晶粒244包括ASIC。在另一個實施例中，半導體晶粒124包括ASIC，並且半導體晶粒244包括MEMS。半導體晶粒124通過互連結構362和凸塊370電連接到外部裝置。半導體晶粒244通過接合導線400、模組式互連單元170、互連結構362以及凸塊370而電連接到半導體晶粒124和外部裝置。模組式互連單元170提供電路由和減少形成在底部PoP裝置之上的額外RDL的量。因此，在MEMS封裝390中的底部PoP裝置的高度被減小。此外，MEMS封裝390係使用在標準化載體上的重構面板而形成。因此，MEMS封裝390使用標準化處理工具、設備和材料清單來製造，由此降低了製造成本。
圖13顯示一種具有設置在底部PoP 414之上的半導體晶粒412之替代的PoP裝置410。底部PoP 414是類似於來自圖4k的底部PoP 234。底部PoP 414包括設置成相鄰半導體晶粒244之模組式互連單元170。膠封劑416沉積在半導體晶粒244和模組式互連單元170周圍。膠封劑416的一部分被去除，以形成較薄的封裝，並暴露出相對於膠封劑416的半導體晶粒244的背表 面276。互連結構418形成在半導體晶粒244、模組式互連單元170和膠封劑416之上，以延長半導體晶粒244的電互連至晶粒的覆蓋區外。互連結構418類似於互連結構190，並且包括形成在半導體晶粒244的作用表面250之上、在膠封劑416和模組式互連單元170的表面156之上的絕緣層420和導電層422。絕緣層424形成在導電層422和絕緣層420之上。互連結構418可包括更少或額外的導電層和絕緣層。
導電凸塊材料利用蒸發、電解電鍍、無電電鍍、落球或絲網印刷製程而沉積在模組式互連單元170的導電層160之上。凸塊材料包括鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫或者它們的組合，具有可選的焊劑溶液。例如，凸塊材料可以是低共熔的Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用合適的附接或接合製程而接合到導電層160。在一個實施例中，凸塊材料是藉由加熱材料高於其熔點來回焊，以形成球形或圓頂形的球或凸塊430。在一些應用中，凸塊430係二次回焊，以提高至導電層160的電接觸。凸塊也可以壓縮接合到導電層160。凸塊430代表一種類型的互連結構的，其形成在導電層160之上。互連結構還可以使用接合導線、立柱凸塊、微凸塊或其它電互連。在一個實施例中，凸塊430係形成有圓頂形狀和與球形球狀凸塊相比減小的高度，以便改進個別底部PoP 414的後續的拾取和放置操作。
半導體晶粒412類似於半導體晶粒124。半導體晶粒412包括背表面或非作用表面432和作用表面434，該作用表面434含有形成在晶粒內並根據晶粒的電氣設計和功能而電互連的作為主動裝置、被動裝置、導電層和介電層執行之類比或數位電路。
導電層436採用PVD、CVD、電鍍、無電電鍍製程或其它合 適的金屬沉積製程而形成在作用表面434之上。導電層436包括鋁、銅、錫、鎳、金、銀或其它合適的導電材料或者它們的組合中的一層或多層。導電層436作為電連接到在作用表面434上的電路之接觸襯墊操作。
導電凸塊材料利用蒸發、電解電鍍、無電電鍍、落球或絲網印刷製程而沉積在半導體晶粒412的導電層436之上。凸塊材料包括鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫或者它們的組合，具有可選的焊劑溶液。例如，凸塊材料可以是低共熔的Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用合適的附接或接合製程而接合到導電層436。在一個實施例中，凸塊材料藉由加熱材料到其熔點以上來回焊，以形成球形球或凸塊438。在一些應用中，凸塊438係二次回焊，以提高至導電層436的電接觸。凸塊也可以是壓縮接合到導電層436。凸塊438代表一種類型的互連結構，其形成在導電層436之上。互連結構還可以使用接合導線、立柱凸塊、微凸塊或其它電互連。在一個實施例中，在安裝半導體晶粒412之前，凸塊438係預先形成在底部PoP 414的互連結構418之上，而不是在半導體晶粒412之上。凸塊438預先形成在底部PoP 414之上時，無凸塊的半導體晶粒412被安裝到底部PoP 414。
在安裝半導體晶粒412之前，半導體晶粒412的背表面432經歷晶圓級的可選背部研磨操作以移除基底材料的一部分和降低半導體晶粒412的厚度。個別半導體晶粒412可以針對單一化後KGD的鑑定來進行檢驗和電測試。
半導體晶粒412被定位在底部PoP 414之上並且安裝到底部PoP 414。凸塊438係回焊以冶金地和電性連接到互連結構418的導電層422。可替代地，凸塊438係預先形成在互連結構418之上時，凸塊438隨後回焊以 冶金地和電性連接到半導體晶粒412的導電層436。半導體晶粒412通過導電層422電連接到半導體晶粒244和模組式互連單元170。半導體晶粒244和412通過互連結構418、模組式互連單元170和凸塊430而電連接至外部裝置。模組式互連單元170提供電路由，並且減少了形成在底部PoP 414之上的額外RDL的量。因此，在PoP裝置410中的底部PoP 414的高度係降低。
PoP裝置410係作為具有整合MEMS和ASIC半導體晶粒之MEMS封裝操作。在一個實施例中，半導體晶粒412包括ASIC，並且半導體晶粒244包括MEMS或者響應於各種外部刺激的其它主動或被動感測器。在另一個實施例中，半導體晶粒244包括ASIC，並且半導體晶粒412包括MEMS。在通過模組式互連單元170單一化之前，PoP裝置410藉由安裝半導體晶粒412而晶圓級形成。可替代地，在從重構面板通過模組式互連單元170單一化成底部PoP 414之後，PoP裝置410藉由安裝半導體晶粒412而構件級形成。因此，半導體晶粒412是安裝在底部PoP 414的互連結構418之上，以晶圓級或構件級形成PoP裝置410。
關於圖1，圖14a-14f示出形成MEMS eWLB頂部PoP裝置的方法。圖14a顯示了含有犧牲基底材料的載體或臨時基板450的一部分的橫截面圖，該犧牲基底材料例如矽、聚合物、氧化鈹、玻璃或用於結構支撐的其它合適低成本、剛性材料。界面層或雙面膠帶452被形成在載體450之上，以作為臨時黏著接合膜、蝕刻停止層或熱釋放層。
載體450可以是具有針對多個半導體晶粒454的容量之圓形或矩形面板(大於300毫米)。載體450可具有比含有半導體晶粒454的半導體晶圓的表面積還大的表面積。隨著更多個半導體晶粒可以在較大載體上處 理，較大的載體減少半導體封裝的製造成本，從而降低每單元的成本。半導體封裝和加工設備係針對待處理的晶圓或載體的尺寸來設計和建構。
為了進一步降低製造成本，載體450的尺寸被選定而不取決於半導體晶粒454的尺寸或半導體晶圓的尺寸。也就是說，載體450具有固定的或標準化尺寸，其可容納從一個或多個半導體晶圓單一化的各種尺寸的半導體晶粒454。在一個實施例中，載體450是直徑為330mm的圓形。在另一個實施例中，載體450是寬度為560毫米且長度為600毫米的矩形。半導體晶粒454可以具有10毫米x10毫米的尺寸，其被放置在標準化載體450上。可選擇地，半導體晶粒454可以具有20毫米x20毫米的尺寸，其被放置在相同的標準化載體450上。因此，標準化載體450可以處理任何規模的半導體晶粒454，這使得後續的半導體加工設備進行標準化至共同載體，即獨立的晶粒尺寸或進入的晶圓尺寸。半導體封裝設備可以針對使用一組共用的加工工具、設備和材料清單之標準化載體設計和建構，以處理來自任何傳入的晶圓尺寸的任何半導體晶粒尺寸。共用的或標準化載體450藉由減少或消除根據晶粒尺寸或傳入的晶圓尺寸的特定半導體加工線之需求而降低了製造成本和資本風險。藉由選擇預定載體尺寸以用於從所有半導體晶圓的尺寸的任何尺寸的半導體晶粒，靈活的製造線可以實施。
圖14a顯示了半導體晶粒454，其類似於從圖2d的半導體晶粒124，並且根據在圖5a-5f中所示的製程來形成，但沒有凸塊晶圓級形成在半導體晶粒454之上。每個半導體晶粒454具有背表面或非作用表面456和作用表面458，該作用表面458含有形成在晶粒內並根據晶粒的電氣設計和功能而電互連的作為主動裝置、被動裝置、導電層和介電層執行之類比或數位電 路。例如，該電路可以包括一個或多個電晶體、二極體以及形成在作用表面458內的其它電路元件，以實現類比電路或數位電路，諸如DSP、ASIC、MEMS、記憶體或其它訊號處理電路。在一個實施例中，作用表面458包括含有MEMS或者響應於各種外部刺激的其它主動或被動感測器的主動區域460。主動感測器，例如光電二極體、光電電晶體或霍爾效應裝置，產生或控制響應於外部刺激的電流流動。被動感測器，例如光敏電阻、熱敏電阻器、電容式加速度計或荷重元，改變響應於外部刺激的電壓和電流之間的關係。外部刺激可以是光、聲、電磁輻射、電場、磁場、離子輻射、振動、運動、加速度、旋轉、方向、壓力或溫度。主動區域460可包括壓電和奈米電子裝置。主動區域460被電連接到在半導體晶粒454的作用表面458上的其它類比和數位電路，以響應於外部刺激執行功能。可選的蓋或帽(未示出)係設置在半導體晶粒454的主動區域460之上，以保護主動區域460。
導電層462採用PVD、CVD、電鍍、無電電鍍製程或其它合適的金屬沉積製程而形成在作用表面458之上。導電層462包括鋁、銅、錫、鎳、金、銀或其它合適的導電材料或者它們的組合中的一層或多層。導電層462作為電連接到在作用表面458上的電路的接觸襯墊操作。
半導體晶粒454係以定位朝向載體的作用表面458使用例如拾取和放置操作來安裝到界面層452且在載體450之上。圖14a顯示安裝到載體450的界面層452之半導體晶粒454，以作為重構面板或重新配置晶圓464。
重構晶圓或面板464可以被加工成多種類型的半導體封裝，包括eWLB、扇入式WLCSP、eWLCSP、扇出式WLCSP、覆晶封裝、3D封裝、PoP或其它半導體封裝。重構面板464是根據所得到的半導體封裝的規格配 置。在一個實施例中，半導體晶粒454以高密度佈置(即，300微米間隔或更小)而被放置在載體450上，以用於加工扇入式裝置。載體450上的半導體晶粒454之間的距離係用於以最低單元成本製造半導體封裝來最佳化。隨著每個重構面板464上處理更多的半導體晶粒454，載體450的較大的表面積可容納更多的半導體晶粒454和降低了製造成本。安裝到載體450的半導體數晶粒454的數量可大於自半導體晶圓單一化的半導體晶粒454的數量。載體450和重構面板464提供了使用來自不同尺寸的半導體晶圓的不同尺寸的半導體晶粒454來製造許多不同類型的半導體封裝之靈活性。
在圖14b中，膠封劑或模塑組合物466用膏印刷、壓縮成型、傳遞成型、液體膠封成型、真空層壓、旋塗或其它合適的應用而沉積在半導體晶粒454和載體450之上，以作為絕緣材料。具體地，膠封劑466覆蓋半導體晶粒454的側面和背表面456。膠封劑466包括聚合物複合材料，例如有填料的環氧樹脂、有填料的環氧丙烯酸酯或有適當填料的聚合物。膠封劑466是不導電的並且環境地保護半導體裝置免受外部元件和污染物。膠封劑466包括在半導體晶粒454的背表面456之上的表面468。
在圖14c中，臨時載體450和可選的界面層452藉由化學蝕刻、機械剝離、CMP、機械研磨、熱烘、雷射掃描或濕剝除來除去。在載體450和界面層452被除去之後，半導體晶粒454的作用表面458被暴露。
建立互連結構470係形成在半導體晶粒454和膠封劑466之上，而非路由區域472仍然缺乏互連結構470。互連結構470包括含有以下群組中一層或多層的絕緣或鈍化層474，該群組為SiO2、Si3N4、SiON、Ta2O5、Al2O3、低溫度可固化聚合物介電抗蝕劑(即，固化在低於250℃)、BCB、 PBO、環氧基光敏聚合物介電質或具有類似的絕緣和結構性質的其他材料。絕緣層474使用PVD、CVD、印刷、旋塗、噴塗、燒結或熱氧化而形成在半導體晶粒454的作用表面458和膠封劑466的表面之上。絕緣層474的一部分是藉由蝕刻製程來移除以暴露半導體晶粒454的接觸襯墊462。在一個實施例中，非路由區域472仍然缺少絕緣層474。
導電層476使用如PVD、CVD、濺射、電解電鍍和無電電鍍的圖案化和金屬沉積製程而形成在絕緣層474和導電層462之上。導電層476包括鋁、銅、鈦、鈦鎢、鈦錫、鎳、金、銀、鎢或其它合適的導電材料或者它們的組合中的一層或多層。導電層476作為RDL操作以從半導體晶粒454重新分配電連接到半導體晶粒454的覆蓋區外。導電層476的一部分係電連接到半導體晶粒454的接觸襯墊462。根據半導體裝置的設計和功能，導電層476的其它部分進行電共通或電絕緣。在一個實施例中，非路由區域472仍然缺乏導電層476。
絕緣或鈍化層478使用PVD、CVD、印刷、旋塗、噴塗、燒結或熱氧化而形成在絕緣層474和導電層476之上。絕緣層478包括SiO2、Si3N4、SiON、Ta2O5、Al2O3、低溫度可固化聚合物介電抗蝕劑(即，固化在低於250℃)、BCB、PBO、環氧基光敏聚合物介電質或具有類似的絕緣和結構性質的其他材料中的一層或多層。絕緣層478的一部分是藉由LDA或通過圖案化光阻層的蝕刻製程來移除以暴露導電層462的部分。在一個實施例中，非路由區域472仍然缺少絕緣層478。
在圖14d中，導電凸塊材料利用蒸發、電解電鍍、無電電鍍、落球或絲網印刷製程而沉積在互連結構470之上且電連接到導電層476。凸塊 材料包括鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫或者它們的組合，具有可選的焊劑溶液。例如，凸塊材料可以是低共熔的Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用合適的附接或接合製程而接合到導電層476。在一個實施例中，凸塊材料藉由加熱材料到其熔點以上來回焊，以形成球形球或凸塊480。在一些應用中，凸塊480係二次回焊，以提高至導電層476的電接觸。凸塊也可以是壓縮接合到導電層476。凸塊480代表一種類型的互連結構，其形成在導電層476之上。互連結構還可以使用接合導線、立柱凸塊、微凸塊或其它電互連。凸塊480或其它互連結構是可選的，並且在一個實施例中，並非沒有形成在互連結構470之上。例如，無凸塊480的互連結構470作為LGA操作。
溝槽或通道484使用鋸片或雷射切割工具486被切到膠封劑466。溝槽484延伸在半導體晶粒454的周邊區域周圍。溝槽484係形成具有大於或等於半導體封裝的最終選擇的高度之深度。在一個實施例中，溝槽484具有大於半導體封裝的最終高度之大約115微米的深度。半導體封裝的最終高度在隨後的背部研磨操作期間形成。在另一個實施例中，溝槽484係部分穿過膠封劑466而形成，並且具有大約530微米的深度。在溝槽484形成之後，膠封劑466的一部分保留在鋸切道區域中以連接重構面板464內的半導體封裝。
在圖14e中，膠封劑466的背表面468經歷以磨床488或其它合適的機械或蝕刻處理的背部研磨操作，以移除膠封劑466的一部分，並降低重構面板464的厚度。膠封劑466的去除留下膠封劑466的新背表面490。背部研磨操作除去在鋸切道中剩餘的膠封劑466以分離個別的半導體封裝或頂 部PoP 492。
圖14f顯示在背部研磨操作之後的頂部PoP 492。該背部研磨操作不使用切割操作來單一化頂部PoP 492。在一個實施例中，在背部研磨後的頂部PoP 492的高度大約為415微米。頂部PoP 492可以針對單一化後KGD的鑑定進行檢驗和電測試。
相關於圖1、2a-2d、3a-3b、4a-4k和14a-14f，圖15a-15b顯示一種形成具有作為頂部封裝的eWLB MEMS裝置之堆疊MEMS封裝的方法。圖15a中，來自圖14f的頂部PoP 492被定位在底部PoP 494之上，底部PoP 494類似於來自圖4k的底部PoP 234。頂部PoP 492被安裝到底部PoP 494的互連結構190。頂部PoP 492的凸塊480係定位在底部PoP 494上的絕緣層198中的開口和接觸導電層196之上。在另一實施例中，凸塊480係預先形成在底部PoP 494上的導電層196之上，並且無凸塊的頂部PoP 492安裝在底部PoP 494之上。
底部PoP 494包括設置在半導體晶粒124和模組式互連單元170周圍的膠封劑186。互連結構190包括形成在半導體晶粒124的作用表面130之上的絕緣層194和198以及導電層196。互連結構190可以包括更少或額外的導電層和絕緣層。互連結構190包括可選的非路由區域192。凸塊496係形成在模組式互連單元170的導電層160之上。在一個實施例中，凸塊496係形成有圓頂形狀和與球形球狀凸塊相比減小的高度，以改善個別底部PoP 494的後續的拾取和放置操作。
圖15b顯示安裝到底部PoP 494的頂部PoP 492，以作為堆疊PoP裝置498。凸塊480回焊以冶金地和電性連接到導電層196。替代地，凸塊預先形成在互連結構190之上之處，凸塊480係隨後回焊以冶金地和電性連接 到互連結構470的導電層476。半導體晶粒454通過互連結構470、凸塊480和互連結構190電連接到半導體晶粒124和模組式互連單元170。半導體晶粒124和454通過互連結構190、模組式互連單元170以及凸塊496電連接到外部裝置。模組式互連單元170提供電路由和減少形成在底部PoP 494之上的額外RDL的量。因此，PoP裝置498中的底部PoP裝置的高度係降低。
PoP裝置498係作為具有整合MEMS和ASIC半導體晶粒之MEMS裝置操作。在一個實施例中，半導體晶粒124包括ASIC，並且半導體晶粒454包括MEMS或者響應於各種外部刺激的其它主動或被動感測器。在另一個實施例中，半導體晶粒454包括ASIC，並且半導體晶粒124包括MEMS。在一個實施例中，頂部PoP 492包括大約415微米的高度H5，並且凸塊480包括大約60微米的偏量高度H6。具有半導體晶粒124的底部PoP 494、模組式互連單元170和互連結構190包括大約175微米的高度H7，並且凸塊496包括大約110微米的偏量高度H8。在一個實施例中，PoP裝置498的總高度TH498是約760微米。
相關於圖1、圖2a-2d、3a-3b、4a-4e和14a-14f，圖16a-16d顯示一種製造具有堆疊在Fo-eWLB裝置之上的MEMS eWLB封裝的低輪廓MEMS PoP裝置之晶圓級組裝方法。從圖4e繼續，支撐膠帶202係從重構面板184之上移除。重構面板184以或不以支撐膠帶佈置在載體或夾具510之上且暫時接合到載體或夾具510。在一個實施例中，載體510包括含有犧牲基底材料的臨時基板，該犧牲基底材料例如矽、聚合物、氧化鈹、玻璃或用於結構支撐的其它合適低成本、剛性材料。
來自圖14f的頂部PoP 492是定位在重構面板184之上且安裝 到互連結構190。凸塊480係定位在絕緣層198中的開口和接觸導電層196之上。在另一個實施例中，凸塊480係預先形成在重構面板184上的絕緣層198中的開口內的導電層196之上。無凸塊的頂部PoP 492被安裝在重構面板184之上。凸塊480係回焊以冶金地和電性連接到導電層196。替代地，在凸塊480係預先形成在互連結構190之上之處，凸塊480係隨後回焊以冶金地和電性連接到互連結構470的導電層476。
在圖16b中，載體510和可選的支撐膠帶係藉由化學蝕刻、機械剝離、CMP、機械研磨、熱烘、雷射掃描或濕剝除而從重構面板184除去。模組式互連單元170的表面154和半導體晶粒124的表面206在載體510被除去之後露出。
在重構面板184上的頂部PoP 492被配置在熱膠帶或支撐膠帶520之上。在一個實施例中，支撐膠帶520包括耐熱膠帶、翹曲平衡膠帶或其它膠帶。例如，支撐膠帶520可包括具有高導熱性和高耐熱性的材料。另外，重構面板184使用或不使用支撐膠帶520而放置在載體或支撐夾具之上。
導電凸塊材料使用蒸鍍、電解電鍍、無電電鍍、落球或絲網印刷製程而沉積在模組式互連單元170之上且電連接到導電層160。凸塊材料包括鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫或者它們的組合，具有可選的焊劑溶液。例如，凸塊材料可以是低共熔的Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用合適的附接或接合製程而接合到導電層160。在一個實施例中，凸塊材料藉由加熱材料到其熔點以上來回焊，以形成球形球或凸塊522。在一些應用中，凸塊522係二次回焊，以提高至導電層160的電接觸。凸塊也可以壓縮接合到導電層160。凸塊522代表一種類型的互連結構，其形 成在導電層160之上。互連結構還可以使用接合導線、立柱凸塊、微凸塊或其它電互連。
在圖16c中，重構面板184以鋸片或雷射切割裝置524通過模組式互連單元170和互連結構190來單一化成個別半導體裝置或PoP裝置526。
圖16d顯示在單一化之後的PoP裝置526。PoP裝置526包括安裝在底部PoP 528的互連結構190之上的頂部PoP 492。底部PoP 528類似於來自圖4k的底部PoP 234。底部PoP 528包括半導體晶粒124和以形成在半導體晶粒124周圍的膠封劑186設置成靠近半導體晶粒124的模組式互連單元170。半導體晶粒454通過互連結構470、凸塊480和互連結構190電連接到半導體晶粒124和模組式互連單元170。半導體晶粒124和454通過互連結構190、模組式互連單元170以及凸塊522電連接到外部裝置。模組式互連單元170提供電路由並且減少形成在底部PoP 528之上的額外的RDL的量。因此，在PoP裝置526中的底部PoP 528的高度係降低。
PoP裝置526係作為具有整合MEMS和ASIC半導體晶粒之MEMS裝置操作。在一個實施例中，半導體晶粒124包括ASIC，並且半導體晶粒454包括MEMS或者響應於各種外部刺激的其它主動或被動感測器。在另一個實施例中，半導體晶粒454包括ASIC，並且半導體晶粒124包括MEMS。PoP裝置526包括類似於來自圖15b的PoP裝置498之尺寸，並且可以包括大約760微米或更小的總高度。晶圓級組裝PoP裝置526降低了製造PoP裝置526的成本。
儘管已詳細說明了本發明的一個或多個實施例，但是本領域技術人士將理解，在不脫離如以下申請專利範圍書中闡述之本發明的主旨 的範疇下，可以執行這些實施例的調整和改寫。
124‧‧‧半導體晶粒或構件
130‧‧‧作用表面
132‧‧‧導電層
154‧‧‧表面
156‧‧‧表面
158‧‧‧導電通孔
160‧‧‧導電層
170‧‧‧模組式互連單元
186‧‧‧膠封劑或模塑組合物
190‧‧‧互連結構
194‧‧‧絕緣或鈍化層
196‧‧‧導電層
198‧‧‧絕緣或鈍化層
206‧‧‧背表面
208‧‧‧背表面
230‧‧‧凸塊
244‧‧‧半導體晶粒或構件
250‧‧‧作用表面
252‧‧‧主動區域
254‧‧‧導電層
256‧‧‧凸塊
276‧‧‧背表面
290‧‧‧PoP裝置

Claims (15)

  1. 一種製造半導體裝置的方法，包括：提供第一半導體晶粒；以鄰近於所述第一半導體晶粒來設置模組式互連結構；在所述第一半導體晶粒與所述模組式互連結構之間沉積第一膠封劑；在所述第一半導體晶粒和所述模組式互連結構之上形成第一互連結構；以及在所述第一互連結構之上設置第二半導體晶粒，其中所述第二半導體晶粒包括微機電系統。
  2. 根據申請專利範圍第1項的方法，進一步包括以所述第一半導體晶粒的主動區域保持缺乏所述第一互連結構的方式來將所述第一互連結構形成在所述第一半導體晶粒之上。
  3. 根據申請專利範圍第1項的方法，進一步包括在所述第一互連結構之上設置所述第二半導體晶粒之後，通過所述模組式互連結構單一化。
  4. 根據申請專利範圍第1項的方法，進一步包括：沉積第二膠封劑在所述第二半導體晶粒之上；以及形成第二互連結構在所述第二半導體晶粒和所述第二膠封劑之上。
  5. 根據申請專利範圍第1項的方法，進一步包括以所述第二半導體晶粒的作用表面朝向所述第一半導體晶粒的作用表面定位來設置所述第二半導體晶粒。
  6. 一種製造半導體裝置的方法，包括：提供第一半導體晶粒； 設置模組式互連結構以鄰近於所述第一半導體晶粒；以及在所述第一半導體晶粒之上設置第二半導體晶粒，其中所述第二半導體晶粒包括微機電系統。
  7. 根據申請專利範圍第6項的方法，進一步包括在所述第一半導體晶粒之上設置所述第二半導體晶粒之後，通過所述模組式互連結構單一化。
  8. 根據申請專利範圍第6項的方法，進一步包括以所述第一半導體晶粒的主動區域保持缺乏所述互連結構的方式在所述第一半導體晶粒之上形成互連結構。
  9. 根據申請專利範圍第6項的方法，進一步包括：在中介層上設置所述第二半導體晶粒；以及在所述第一半導體晶粒上安裝所述中介層。
  10. 根據申請專利範圍第6項的方法，進一步包括以所述第二半導體晶粒的作用表面朝向所述第一半導體晶粒的作用表面定位來設置所述第二半導體晶粒。
  11. 一種半導體裝置，包括：第一半導體晶粒；模組式互連結構，其設置成鄰近所述第一半導體晶粒；導電層，其形成在所述第一半導體晶粒和所述模組式互連結構之上；絕緣層，其形成在所述第一半導體晶粒和所述模組式互連結構之上，在所述第一半導體晶粒之上的所述絕緣層中包含有開口；以及第二半導體晶粒，其設置在所述導電層之上。
  12. 根據申請專利範圍第11項的半導體裝置，進一步包括形成在與所述 導電層相對的所述模組式互連結構之上的互連結構。
  13. 根據申請專利範圍第11項的半導體裝置，其中所述第一半導體晶粒的主動區域仍然缺乏所述導電層。
  14. 根據申請專利範圍第11項的半導體裝置，其中所述第一半導體晶粒包括微機電系統。
  15. 根據申請專利範圍第11項的半導體裝置，其中所述第二半導體晶粒包括微機電系統。
TW104107899A 2014-03-13 2015-03-12 半導體裝置及形成微機電系統封裝的方法 TWI685903B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461952620P 2014-03-13 2014-03-13
US61/952,620 2014-03-13
US14/643,074 US9527723B2 (en) 2014-03-13 2015-03-10 Semiconductor device and method of forming microelectromechanical systems (MEMS) package
US14/643,074 2015-03-10

Publications (2)

Publication Number Publication Date
TW201539590A TW201539590A (zh) 2015-10-16
TWI685903B true TWI685903B (zh) 2020-02-21

Family

ID=54068173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107899A TWI685903B (zh) 2014-03-13 2015-03-12 半導體裝置及形成微機電系統封裝的方法

Country Status (3)

Country Link
US (5) US9527723B2 (zh)
SG (2) SG10201501875SA (zh)
TW (1) TWI685903B (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
US9527723B2 (en) 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
US9420734B2 (en) * 2014-04-01 2016-08-16 Advanced Micro Devices, Inc. Combined electromagnetic shield and thermal management device
TW201543641A (zh) * 2014-05-12 2015-11-16 Xintex Inc 晶片封裝體及其製造方法
EP3975272A1 (en) * 2014-05-29 2022-03-30 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package
RU2663688C1 (ru) * 2014-09-26 2018-08-08 Интел Корпорейшн Корпусированная интегральная схема, содержащая соединенный проволочными перемычками многокристальный пакет
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
CN205984955U (zh) * 2015-06-26 2017-02-22 Pep创新私人有限公司 半导体封装
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US20170098589A1 (en) * 2015-10-05 2017-04-06 Mediatek Inc. Fan-out wafer level package structure
KR101674322B1 (ko) * 2015-11-18 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
DE102015120745B4 (de) 2015-11-30 2021-12-09 Infineon Technologies Austria Ag Chip-Schutzumhüllung und -verfahren
JP6741419B2 (ja) * 2015-12-11 2020-08-19 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージおよびその製造方法
TWI628757B (zh) * 2015-12-23 2018-07-01 力成科技股份有限公司 終極薄扇出型晶片封裝構造及其製造方法
US10123419B2 (en) * 2016-03-30 2018-11-06 Intel Corporation Surface-mountable power delivery bus board
KR102448099B1 (ko) * 2016-06-02 2022-09-27 에스케이하이닉스 주식회사 히트 스프레더 구조를 포함하는 반도체 패키지
EP3261366B1 (en) * 2016-06-21 2021-09-22 Sciosense B.V. Microphone and pressure sensor package and method of producing the microphone and pressure sensor package
US9991219B2 (en) 2016-06-23 2018-06-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
KR102005349B1 (ko) * 2016-06-23 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
US9818722B1 (en) 2016-08-05 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for manufacturing thereof
KR101952864B1 (ko) * 2016-09-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
JP6784298B2 (ja) * 2017-01-27 2020-11-11 株式会社村田製作所 回路モジュール及びインターポーザ
US10005660B1 (en) * 2017-02-15 2018-06-26 Advanced Semiconductor Engineering, Inc. Semiconductor package device including microelectromechanical system
KR102639101B1 (ko) * 2017-02-24 2024-02-22 에스케이하이닉스 주식회사 전자기간섭 차폐 구조를 갖는 반도체 패키지
US11014806B2 (en) * 2017-05-18 2021-05-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US11282633B2 (en) * 2017-06-28 2022-03-22 Intel Corporation Device with out-plane inductors
US20190010046A1 (en) * 2017-07-06 2019-01-10 China Wafer Level Csp Co., Ltd. Packaging structure and packaging method of mems chip and asic chip
US10636774B2 (en) 2017-09-06 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D integrated system-in-package module
JPWO2019049899A1 (ja) * 2017-09-11 2020-10-29 株式会社ライジングテクノロジーズ 電子回路装置及び電子回路装置の製造方法
US10468384B2 (en) 2017-09-15 2019-11-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded die substrate, and system-in-package modules with the same
US11699651B2 (en) 2017-10-23 2023-07-11 Applied Materials, Inc. Fan-out interconnect integration processes and structures
KR101901714B1 (ko) * 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
US20190164948A1 (en) * 2017-11-27 2019-05-30 Powertech Technology Inc. Package structure and manufacturing method thereof
US20190244943A1 (en) * 2018-02-08 2019-08-08 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US10790161B2 (en) * 2018-03-27 2020-09-29 Amkor Technology, Inc. Electronic device with adaptive vertical interconnect and fabricating method thereof
US10916529B2 (en) * 2018-03-29 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Electronics card including multi-chip module
US10937743B2 (en) * 2018-04-30 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mixing organic materials into hybrid packages
US10549984B2 (en) * 2018-06-29 2020-02-04 Sae Magnetics (H.K.) Ltd. MEMS package and method of manufacturing the same
US11101176B2 (en) * 2018-06-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating redistribution circuit structure
US10515848B1 (en) 2018-08-01 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
KR102107025B1 (ko) * 2018-09-14 2020-05-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
JP7128697B2 (ja) * 2018-09-19 2022-08-31 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
US10832985B2 (en) * 2018-09-27 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor package and method
DE102019117199A1 (de) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out-packages und verfahren zu deren herstellung
US11164754B2 (en) 2018-09-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming the same
KR102577265B1 (ko) * 2018-12-06 2023-09-11 삼성전자주식회사 반도체 패키지
CN113491007A (zh) * 2019-03-11 2021-10-08 Hrl实验室有限责任公司 在金属嵌入式芯片组件(meca)处理期间保护晶粒的方法
JP7371882B2 (ja) 2019-04-12 2023-10-31 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
WO2020230442A1 (ja) 2019-05-16 2020-11-19 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
US10937772B2 (en) * 2019-05-29 2021-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method for manufacturing the same
US11288587B2 (en) 2019-06-21 2022-03-29 International Business Machines Corporation Modular, frequency-flexible, superconducting quantum processor architecture
US11088079B2 (en) * 2019-06-27 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having line connected via portions
US11679975B2 (en) * 2019-07-24 2023-06-20 Vermon Sa Panel transducer scale package and method of manufacturing the same
US20210098635A1 (en) * 2019-09-30 2021-04-01 Texas Instruments Incorporated Windowed wafer assemblies having interposers
US11217498B2 (en) 2019-11-01 2022-01-04 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method of the same
US11682654B2 (en) * 2019-12-17 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a sensor device and method of manufacturing the same
US11664300B2 (en) * 2019-12-26 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out packages and methods of forming the same
US11158551B2 (en) * 2020-01-07 2021-10-26 Dialog Semiconductor (Uk) Limited Modular WLCSP die daisy chain design for multiple die sizes
US11605571B2 (en) * 2020-05-29 2023-03-14 Qualcomm Incorporated Package comprising a substrate, an integrated device, and an encapsulation layer with undercut
TWI773015B (zh) * 2020-12-14 2022-08-01 華邦電子股份有限公司 封裝結構及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825520B1 (en) * 2006-11-16 2010-11-02 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US20120119312A1 (en) * 2005-11-23 2012-05-17 Vti Technologies Oy Method for manufacturing a microelectromechanical component; and a microelectromechanical component

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US6949807B2 (en) * 2003-12-24 2005-09-27 Honeywell International, Inc. Signal routing in a hermetically sealed MEMS device
DE102004005668B4 (de) * 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
TWI423401B (zh) * 2005-03-31 2014-01-11 Stats Chippac Ltd 在上側及下側具有暴露基底表面之半導體推疊封裝組件
TWI289916B (en) * 2006-03-24 2007-11-11 Advanced Semiconductor Eng Chip package and package process thereof
US20080136002A1 (en) * 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US20080174008A1 (en) * 2007-01-18 2008-07-24 Wen-Kun Yang Structure of Memory Card and the Method of the Same
US7696629B2 (en) * 2007-04-30 2010-04-13 Chipmos Technology Inc. Chip-stacked package structure
TWI323242B (en) * 2007-05-15 2010-04-11 Ind Tech Res Inst Package and packageing assembly of microelectromechanical system microphone
JP5254569B2 (ja) * 2007-05-22 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置のヒューズ溶断方法
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US7872340B2 (en) * 2007-08-31 2011-01-18 Stats Chippac Ltd. Integrated circuit package system employing an offset stacked configuration
US7618849B2 (en) * 2007-10-22 2009-11-17 Broadcom Corporation Integrated circuit package with etched leadframe for package-on-package interconnects
US8039302B2 (en) * 2007-12-07 2011-10-18 Stats Chippac, Ltd. Semiconductor package and method of forming similar structure for top and bottom bonding pads
US7989269B2 (en) * 2008-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor package with penetrable encapsulant joining semiconductor die and method thereof
US7952196B1 (en) * 2008-04-21 2011-05-31 Lockheed Martin Corporation Affordable high performance high frequency multichip module fabrication and apparatus
JP5372579B2 (ja) * 2009-04-10 2013-12-18 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
US8350381B2 (en) * 2010-04-01 2013-01-08 Infineon Technologies Ag Device and method for manufacturing a device
WO2011134166A1 (en) * 2010-04-30 2011-11-03 Ubotic Intellectual Property Co., Ltd. Semiconductor package configured to electrically couple to printed circuit board and method of providing the same
US8455300B2 (en) * 2010-05-25 2013-06-04 Stats Chippac Ltd. Integrated circuit package system with embedded die superstructure and method of manufacture thereof
US8861221B2 (en) * 2010-09-24 2014-10-14 Stats Chippac Ltd. Integrated circuit packaging system with a shield and method of manufacture thereof
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
US9553162B2 (en) 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US9564413B2 (en) 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US8552556B1 (en) * 2011-11-22 2013-10-08 Amkor Technology, Inc. Wafer level fan out package
US8810024B2 (en) 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US20130249101A1 (en) 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
US8878360B2 (en) * 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
US8970023B2 (en) * 2013-02-04 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US20140264831A1 (en) * 2013-03-14 2014-09-18 Thorsten Meyer Chip arrangement and a method for manufacturing a chip arrangement
US9312198B2 (en) * 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof
US9425121B2 (en) * 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9111870B2 (en) * 2013-10-17 2015-08-18 Freescale Semiconductor Inc. Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
CN104760920B (zh) * 2014-01-02 2017-01-04 意法半导体研发(深圳)有限公司 具有mems ic的紧凑电子封装体和相关方法
US9527723B2 (en) * 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119312A1 (en) * 2005-11-23 2012-05-17 Vti Technologies Oy Method for manufacturing a microelectromechanical component; and a microelectromechanical component
US7825520B1 (en) * 2006-11-16 2010-11-02 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package

Also Published As

Publication number Publication date
US20170297903A1 (en) 2017-10-19
US11370655B2 (en) 2022-06-28
US20200399117A1 (en) 2020-12-24
US9527723B2 (en) 2016-12-27
US20150259194A1 (en) 2015-09-17
US10189702B2 (en) 2019-01-29
US20190047845A1 (en) 2019-02-14
SG10201800409RA (en) 2018-02-27
SG10201501875SA (en) 2015-10-29
US10662056B2 (en) 2020-05-26
US20220289560A1 (en) 2022-09-15
TW201539590A (zh) 2015-10-16

Similar Documents

Publication Publication Date Title
TWI685903B (zh) 半導體裝置及形成微機電系統封裝的方法
KR102205119B1 (ko) 반도체 디바이스 및 그 제조 방법
US10446479B2 (en) Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US10297519B2 (en) Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US10115672B2 (en) Double-sided semiconductor package and dual-mold method of making same
KR102586078B1 (ko) 반도체 디바이스 및 그 제조 방법
US9472533B2 (en) Semiconductor device and method of forming wire bondable fan-out EWLB package
US9754867B2 (en) Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
TWI655690B (zh) 半導體裝置以及形成雙側扇出晶圓級封裝的方法
US11319207B2 (en) Semiconductor device and method of forming MEMS package
US9818734B2 (en) Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
TW201526125A (zh) 半導體裝置和在扇出封裝中於半導體晶粒上形成細節距重新分佈層之方法
TW201517218A (zh) 具有仿真銅圖案的嵌入式印刷電路板單元之均衡表面的半導體裝置和方法
TW202040654A (zh) 形成具有垂直互連單元的低輪廓扇出封裝的半導體裝置及方法
TWI689017B (zh) 半導體裝置和在重組晶圓中控制翹曲之方法
US20170186678A1 (en) Fan-out chip package and its fabricating method
CN114765110A (zh) 封装结构及其制造方法