CN103280427A - 一种tsv正面端部互连工艺 - Google Patents

Abstract

本发明公开了一种TSV正面端部互连工艺，包括：采用刻蚀工艺在基底上制备若干TSV孔；在TSV孔内壁及基底表面制备绝缘层；在TSV孔中及绝缘层表面电镀形成TSV导电柱；CMP工艺，去除包括TSV导电柱在内的一定厚度的硅基底；对TSV导电柱进行退火，使TSV导电柱凸出于基底之上一定高度；在基底及TSV导电柱表面制备钝化层；去除部分钝化层，使TSV导电柱顶部暴露出钝化层；制备TSV导电柱的金属互连结构。本发明通过减小或去除了TSV端部拐角处的应力集中区，降低由于应力而产生绝缘层与基底之间分层或裂纹的可能性；同时利用电镀TSV导电柱并进行退火处理后，TSV导电柱会凸出这一现有工艺的缺陷，实现TSV导电柱与再分布层金属的互连。

Description

一种TSV正面端部互连工艺

技术领域

本发明涉及半导体集成技术或三维集成技术领域，特别是涉及一种TSV正面端部互连工艺。

背景技术

随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容（RC）延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅通孔（Through Silicon Via，简称TSV）工艺通过在晶圆中形成金属立柱，并配以金属凸点，可以实现晶圆(芯片)之间或芯片与基板间直接的三维互连，这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如键合技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点，从而大大提高芯片的速度并降低功耗。因此，TSV技术已经被广泛认为是继键合、载带焊和倒装芯片之后的第四代封装技术，将逐渐成为高密度封装领域的主流技术。

TSV是通过在芯片和芯片、晶圆和晶圆之间制作垂直导通孔，然后在导通孔内通过电镀等方式沉积导电物质而实现互连的技术。然而现有工艺中TSV正面端部互连工艺具有以下缺点：

对于小孔径、高深宽比的TSV，电镀铜填孔并退火处理后，TSV孔内的铜柱会明显凸出硅基表面，需要额外工艺去除，增加了成本；

在当前TSV的各向同性的干法刻蚀工艺中，TSV孔边缘处会出现成突起部分，当制作SiO₂绝缘层，种子层和铜填充时，会形成一个多层结构的“应力集中”区，使此处的绝缘层与基底之间产生容易分层或裂纹，严重影响TSV质量和可靠性，而当前的工艺无法消除应力集中区的影响；

为了满足TSV孔内绝缘层（SiO₂）的覆盖率，沉积时，表面绝缘层一般会很厚，这将会产生很大的SiO₂薄膜应力，这也将会影响TSV的质量和可靠性；

此外，当进行CMP工艺时，需要控制抛光精度，以保留硅基表面一定厚度的绝缘层，增加了工艺难度。

因此，针对上述技术问题，有必要提供一种TSV正面端部互连工艺。

发明内容

有鉴于此，本发明的目的在于提供一种TSV正面端部互连工艺，降低了各步工艺中的难度，提高了TSV的质量和可靠性。

为了实现上述目的，本发明实施例提供的技术方案如下：

一种TSV正面端部互连工艺，所述工艺包括以下步骤：

S1、采用刻蚀工艺在基底上制备若干TSV孔；

S2、在TSV孔内壁及基底表面制备绝缘层；

S3、在TSV孔中及绝缘层表面电镀形成TSV导电柱，所述TSV导电柱由于TSV刻蚀工艺，会在端部拐角处产生应力集中区；

S4、CMP工艺，去除包括TSV导电柱在内的一定厚度的硅基底以减小或消除TSV端部拐角处的应力集中区；

S5、对TSV导电柱进行退火，使TSV导电柱凸出于基底之上一定高度；

S6、在基底及TSV导电柱表面制备钝化层；

S7、去除部分钝化层，使TSV导电柱顶部暴露出钝化层；

S8、制备TSV导电柱的金属互连结构。

作为本发明的进一步改进，所述步骤S1中刻蚀工艺为各向同性干法刻蚀。

作为本发明的进一步改进，所述步骤S3前还包括：

在绝缘层表面制备种子层。

作为本发明的进一步改进，所述步骤S4中CMP工艺包括：

去除基底表面上的多余的导电层、绝缘层、部分基底及基底内的TSV导电柱。

作为本发明的进一步改进，所述步骤S7中“去除部分钝化层”采用等离子体刻蚀或CMP工艺。

作为本发明的进一步改进，所述步骤S8包括：

在TSV导电柱及钝化层上制备再分布层、以及金属焊盘或金属凸点。

本发明TSV正面端部互连工艺的有益效果是：

减小或去除了TSV导电柱的应力集中区，降低由于应力而产生绝缘层与基底之间分层或裂纹的可能性；

利用电镀TSV导电柱并进行退火处理后，TSV导电柱会凸出这一现有工艺的缺陷，实现TSV导电柱与再分布层金属的互连。

无需精确控制CMP厚度，降低了CMP工艺的难度；

利用TSV退火后铜柱突出这一工艺缺陷制造互连层；

提高了TSV的质量和可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明TSV正面端部互连工艺的具体流程图；

图2a～2h为本发明一优选实施方式中TSV正面端部互连工艺的工艺流程图。

具体实施方式

本发明通过减小或去除了TSV导电柱的应力集中区，降低由于应力而产生绝缘层与基底之间分层或裂纹的可能性；同时利用电镀TSV导电柱并进行退火处理后，TSV导电柱会凸出这一现有工艺的缺陷，实现TSV导电柱与再分布层金属的互连。

具体地，如图1所示，本发明公开的一种TSV正面端部互连工艺包括以下步骤：

S1、采用刻蚀工艺在基底上制备若干TSV孔；

S2、在TSV孔内壁及基底表面制备绝缘层；

S3、在TSV孔中及绝缘层表面电镀形成TSV导电柱，所述TSV导电柱由于TSV刻蚀工艺，会在端部拐角处产生应力集中区；

S4、CMP工艺，去除包括导电柱在内的一定厚度的硅基底以减小或消除TSV端部拐角处的应力集中区；

S5、对TSV导电柱进行退火，使TSV导电柱凸出于基底之上一定高度；

S6、在基底及TSV导电柱表面制备钝化层；

S7、去除部分钝化层，使TSV导电柱顶部暴露出钝化层；

S8、制备TSV导电柱的金属互连结构。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

结合如图2所示，本发明的一优选实施方式中，TSV正面端部互连工艺具体包括以下步骤：

S1、采用刻蚀工艺在基底10上制备若干TSV孔11，如图2a所示；

在基底10上制备TSV孔11时，首先在基底10表面上打孔位置，打孔的深度一般为50～150μm，TSV孔11的直径一般为5～30μm，打孔的方式可以通过半导体刻蚀工艺进行，也可以是其他可行的方式进行，比如机械钻孔、激光打孔等方式。

优选地，本实施方式中采用各向同性干法刻蚀的方法进行打孔，如图2a所示，采用各向同性干法刻蚀形成的横截面呈圆弧形的结构。打孔一般分为多个周期进行刻蚀，在每个各向同性干法刻蚀的周期内，均会产生一个圆弧形的结构。

S2、在TSV孔11内壁及基底10表面制备绝缘层12，如图2b所示；

绝缘层12可以为氧化物、氮化物或其它绝缘材料，如采用硅基底时，绝缘层可以是氧化硅、氮化硅、氮氧化硅等。

制作该绝缘层12的方法可以是对基底进行氧化、氮化等方式直接制得，也可以使用化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)等镀膜方式制作而成。

绝缘层12主要起到绝缘的作用，防止TSV中的导电材料对半导体中的载流子变化造成影响。

S3、在TSV孔11中及绝缘层12表面电镀形成TSV导电柱13，其中TSV导电柱13由于TSV刻蚀工艺，会在端部拐角处产生应力集中区131，如图2c所示；

得到上述具有绝缘层的TSV孔之后，通过电镀的方法在该TSV孔内制备TSV导电柱。TSV导电柱优选的使用金属材料，比如W、Cu、Ag等，也可以使用其它导电材料，比如掺杂多晶硅或其组合物等等。

由于TSV孔11的内壁在拐角处为圆弧结构，制作绝缘层12和TSV导电柱13时在拐角处会产生一个多层结构的应力集中区131。

S4、CMP工艺，去除包括TSV导电柱在内的一定厚度的硅基底以减小或消除TSV端部拐角处的应力集中区131，如图2d所示；

本实施方式中CMP工艺需要去除基底10表面上多余的导电层、绝缘层、部分基底及基底内的TSV导电柱。进行CMP工艺时，不必精确控制CMP厚度，而担心绝缘层被磨掉，而是把TSV端部拐角位置全部去除，尽可能去除存在的应力集中区。

S5、对TSV导电柱13进行退火，使TSV导电柱13凸出于基底10之上一定高度，如图2e所示；

对于小孔径、高深宽比的TSV，TSV导电柱13退火处理后，TSV孔内的TSV导电柱会明显凸出基底表面，需要额外增加CMP工艺去除。本发明中无需对凸出的进行再一次的CMP工艺，而是将凸出的TSV导电柱作为互连层的一部分，简化了工艺流程，且金属互连效果好。

S6、在基底10及TSV导电柱13表面制备钝化层14，如图2f所示；

优选地，钝化层14为绝缘层，可以为聚合物，制备方法可以采用旋涂或沉积等。

S7、去除部分钝化层14，使TSV导电柱13顶部暴露出钝化层，如图2g所示；

去除部分钝化层可以采用等离子体刻蚀或CMP等工艺，只要将凸出的TSV导电柱露出即可，凸出的TSV导电柱作为互连层的一部分，用于形成后续的金属互连结构。

S8、制备TSV导电柱的金属互连结构，最后的结构如图2h所示。

首先在TSV导电柱13及钝化层14上制备再分布层15。再分布层(RDL：Redistribution Layer)可以重新安排压焊点到基底上任何合理的位置。采用RDL技术，传统的通过芯片中心的压焊可以被重新分配到基底的周边(两侧或者任何一侧)，进而通过引线或金属凸点将基底与基板等进行键合。

在本发明的另一实施方式中，TSV正面端部互连工艺包括以下步骤：

S1、采用刻蚀工艺在基底上制备若干TSV孔；

S2、在TSV孔内壁及基底表面制备绝缘层；

S3、在绝缘层表面制备种子层；

S4、在TSV孔中及绝缘层表面电镀形成TSV导电柱，TSV导电柱由于TSV刻蚀工艺，会在端部拐角处产生应力集中区；

S5、CMP工艺，去除包括TSV导电柱在内的一定厚度的硅基底以减小或消除TSV端部拐角处的应力集中区；

S6、对TSV导电柱进行退火，使TSV导电柱凸出于基底之上一定高度；

S7、在基底及TSV导电柱表面制备钝化层；

S8、去除部分钝化层，使TSV导电柱顶部暴露出钝化层；

S9、制备TSV导电柱的金属互连结构。

本发明中在绝缘层上还制备了一层种子层，通过该种子层可以更高效地完成TSV导电柱的电镀。

在本实施方式中，步骤S5中CMP工艺也需去除TSV导电柱顶部的应力集中区，具体包括：

去除基底表面上多余的导电层(包括基底表面上与TSV相连的导电层及种子层)、种子层、绝缘层、部分基底及基底内的TSV导电柱。

由上述实施方式可以看出，本发明TSV正面端部互连工艺具有以下有益效果：

减小或去除了TSV导电柱的应力集中区，降低由于应力而产生绝缘层与基底之间分层或裂纹的可能性；

利用电镀TSV导电柱并进行退火处理后，TSV导电柱会凸出这一现有工艺的缺陷，实现TSV导电柱与再分布层金属的互连。

无需精确控制CMP厚度，降低了CMP工艺的难度；

利用TSV退火后铜柱突出这一工艺缺陷制造互连层；

提高了TSV的质量和可靠性。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (6)

1.一种TSV正面端部互连工艺，其特征在于，所述工艺包括以下步骤：

S1、采用刻蚀工艺在基底上制备若干TSV孔；

S2、在TSV孔内壁及基底表面制备绝缘层；

S3、在TSV孔中及绝缘层表面电镀形成TSV导电柱，所述TSV导电柱由于TSV刻蚀工艺，会在端部拐角处产生应力集中区；

S4、CMP工艺，去除包括TSV导电柱在内的一定厚度的硅基底以减小或消除TSV端部拐角处的应力集中区；

S5、对TSV导电柱进行退火，使TSV导电柱凸出于基底之上一定高度；

S6、在基底及TSV导电柱表面制备钝化层；

S7、去除部分钝化层，使TSV导电柱顶部暴露出钝化层；

S8、制备TSV导电柱的金属互连结构。

2.根据权利要求1所述的工艺，其特征在于，所述步骤S1中刻蚀工艺为各向同性干法刻蚀。

3.根据权利要求1所述的工艺，其特征在于，所述步骤S3前还包括：

在绝缘层表面制备种子层。

4.根据权利要求1或3所述的工艺，其特征在于，所述步骤S4中CMP工艺包括：

去除基底表面上的多余的导电层、绝缘层、部分基底及基底内的TSV导电柱。

5.根据权利要求1所述的工艺，其特征在于，所述步骤S7中“去除部分钝化层”采用等离子体刻蚀或CMP工艺。

6.根据权利要求1所述的工艺，其特征在于，所述步骤S8包括：

在TSV导电柱及钝化层上制备再分布层、以及金属焊盘或金属凸点。

Images