CN103077932B - 高深宽比通孔的互连结构及制作方法 - Google Patents
高深宽比通孔的互连结构及制作方法 Download PDFInfo
- Publication number
- CN103077932B CN103077932B CN201310046987.6A CN201310046987A CN103077932B CN 103077932 B CN103077932 B CN 103077932B CN 201310046987 A CN201310046987 A CN 201310046987A CN 103077932 B CN103077932 B CN 103077932B
- Authority
- CN
- China
- Prior art keywords
- substrate
- interarea
- barrier layer
- filling body
- metal filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000011049 filling Methods 0.000 claims abstract description 224
- 239000000758 substrate Substances 0.000 claims abstract description 184
- 230000004888 barrier function Effects 0.000 claims abstract description 175
- 239000002184 metal Substances 0.000 claims abstract description 129
- 229910052751 metal Inorganic materials 0.000 claims abstract description 129
- 238000002955 isolation Methods 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 238000000926 separation method Methods 0.000 claims description 16
- 239000011521 glass Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 7
- 238000005289 physical deposition Methods 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229920001486 SU-8 photoresist Polymers 0.000 claims description 5
- 238000005234 chemical deposition Methods 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910001338 liquidmetal Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种高深宽比通孔的互连结构及制作方法，其包括基板，基板内设有若干通孔；在基板的第一主面上淀积有第一阻挡层，第二主面上淀积有第二阻挡层；第一阻挡层与第二阻挡层相接触，且第一阻挡层将通孔分隔成上填充槽及与所述上填充槽对应的下填充槽，且上填充槽与下填充槽通过第一阻挡层隔离；在上填充槽内填充有第一金属填充体，在下填充槽内填充有第二金属填充体，第一金属填充体通过第一阻挡层及第二阻挡层与第二金属填充体电连接；第一金属填充体、第二金属填充体、第一阻挡层及第二阻挡层与基板间绝缘连接。本发明结构简单紧凑，提高互连结构通孔的深宽比，降低成本，工艺步骤简单，安全可靠。
Description
技术领域
本发明涉及一种互连结构及制作方法，尤其是一种高深宽比通孔的互连结构及制作方法，属于微电子封装的技术领域。
背景技术
随着人们对电子产品的要求向小型化、多功能、环保型等方向的发展，人们努力寻求将电子系统越做越小，集成度越来越高，功能越做越多、越来越强，由此产生了许多新技术、新材料和新设计，其中叠层芯片封装技术以及系统级封装（System-in-Package，SiP）技术就是这些技术的典型代表。
三维封装技术，是指在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术，它起源于快闪存储器（NOR/NAND）及SDRAM的叠层封装。而硅穿孔（Through Silicon Via，TSV）是实现三维封装中的关键技术之一。这归因于TSV相对于传统的互联方式，可实现全硅封装，与半导体CMOS工艺相兼容，且可等比例增大元器件密度，减小互连延时问题，实现高速互联。
硅通孔工艺是一种新兴的集成电路制作工艺，适合用作多方面性能提升，用于无线局域网与手机中功率放大器，将极大的提高电路的频率特性和功率特性。硅通孔工艺将制作在硅片上表面的电路通过硅通孔中填充的金属连接至硅片背面，结合三维封装工艺，使得IC布局从传统二维并排排列发展到更先进三维堆叠，这样元件封装更为紧凑，芯片引线距离更短， 从而可以极大的提高电路的频率特性和功率特性。
但是，传统的TSV工艺解决方案将专门设计于MEMS或双嵌入式的昂贵设备应用在正常的制程允许范围边缘或以外。这样做的結果可能影响产品性能，或者让技术成本升高到无法接受的地步。当AR>15:1时，物理气相沉积（PVD）薄膜会出现不连续；同时，PECVD（Plasma Enhanced Chemical Vapor Deposition、等离子体增强化学气相沉积法）、原子层沉积（ALD）等的成本将相当高，同时由此引入很多设计和可靠性的问题。
Alchimer公司对不同的深宽比做了很多对比研究，经研究发现节省的硅片面积随TSV深宽比的增大呈指数增长，随TSV密度的增大呈线性增长。通过缩小互连部件所需的晶片面积，使硅通孔的深宽比从5：1提高到20：1，则芯片制造商的每块300毫米晶圆可节省700多美元的成本。但是，现有互连结构的深宽比难以满足实际应用的要求，不能有效适应三维封装的互连结构。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种高深宽比通孔的互连结构及制作方法，其结构简单紧凑，提高互连结构通孔的深宽比，降低成本，工艺步骤简单，安全可靠。
按照本发明提供的技术方案，所述高深宽比通孔的互连结构，包括基板，所述基板具有第一主面及与所述第一主面对应的第二主面；所述基板内设有若干通孔；在所述基板的第一主面上淀积有第一阻挡层，在所述基板的第二主面上淀积有第二阻挡层；所述第一阻挡层覆盖在基板的第一主面，并覆盖通孔内上部的侧壁，第二阻挡层覆盖在基板的第二主面，并覆盖通孔内下部的侧壁，第一阻挡层与第二阻挡层相接触，且第一阻挡层将通孔分隔成上填充槽及与所述上填充槽对应的下填充槽，且上填充槽与下填充槽通过第一阻挡层隔离；在上填充槽内填充有第一金属填充体，在下填充槽内填充有第二金属填充体，第一金属填充体通过第一阻挡层及第二阻挡层与第二金属填充体电连接；第一金属填充体、第二金属填充体、第一阻挡层及第二阻挡层与基板间绝缘连接。
所述基板内通孔的孔径为5μm~500μm。所述基板的材料包括硅或玻璃。
所述基板的材料为硅时，在基板的第一主面淀积有第一绝缘层，所述第一绝缘层覆盖基板的第一主面，并覆盖通孔的侧壁；在基板的第二主面淀积有第二绝缘层，第一阻挡层覆盖在第一绝缘层上，第二阻挡层覆盖在第二绝缘层上，并覆盖在通孔内对应的第一绝缘层上；第一金属填充体、第二金属填充体、第一阻挡层及第二阻挡层通过第一绝缘层及第二绝缘层与基板间绝缘连接；
在所述基板的第一主面上设有第一绝缘隔离层，相邻通孔内的第一金属填充体通过第一绝缘隔离层绝缘隔离，且第一绝缘隔离层覆盖第一金属填充体对应的表面；在所述基板的第二主面上设有第二绝缘隔离层，相邻通孔内的第二金属填充体通过第二绝缘隔离层绝缘隔离，且第二绝缘隔离层覆盖第二金属填充体对应的表面；第一金属填充体上设有第一连接电极，所述第一连接电极与第一金属填充体电连接；第二金属填充体上设有第二连接电极，所述第二连接电极与第二金属填充体电连接。
所述第一绝缘均为二氧化硅层。所述第一阻挡层的材料为Ni、Ta、Ti、Pt、Pd、AlN或TiN中至少一种。
所述第一金属填充体的材料为Cu、Sn、W、Ti、Pt、Pd、Ni或Au中的至少一种。
一种高深宽比通孔的互连结构制作方法，所述互连结构的制作方法包括如下步骤：
a、提供基板，所述基板具有两个相对应的主面，所述两个相对应的主面包括第一主面及与所述第一主面对应的第二主面；在基板的第一主面上淀积掩膜层，选择性地掩蔽和刻蚀掩膜层，在基板的第一主面正上方得到所需的刻蚀窗口，所述刻蚀窗口贯通掩膜层；
b、利用掩膜层及刻蚀窗口对基板的第一主面进行刻蚀，以在基板内刻蚀得到所需的沟槽；
c、去除第一主面上掩膜层，并在沟槽内填充分隔填充体，沟槽内分隔填充体的高度小于沟槽的深度；
d、在基板的第一主面上淀积第一阻挡层，所述第一阻挡层覆盖基板的第一主面，并覆盖沟槽对应的侧壁及分隔填充体上；
e、在基板的第一主面上填充第一金属填充体，所述第一填充体填充在沟槽内，且覆盖基板的第一主面，第一金属填充体与基板绝缘隔离；
f、基板的第一主面通过键合连接层与承载基板键合固定；
g、对上述基板的第二主面进行减薄，直至使得沟槽底部的分隔填充体裸露；
h、去除沟槽内的分隔填充体，在基板的第二主面内形成第三填充槽，所述第三填充槽的槽口为基板的第二主面，第三填充槽的槽底为第二阻挡层；
i、在基板的第二主面上设置第二阻挡层，所述第二阻挡层覆盖基板的第二主面，并覆盖第三填充槽的侧壁，第二阻挡层与第一阻挡层相接触；
j、第三填充槽的侧壁覆盖第二阻挡层后形成第四填充槽，在第四填充槽内填充第二金属填充体，所述第二金属填充体填充在第四填充槽内，并覆盖在第二阻挡层上；第二金属填充体与第一金属填充体电连接，且第二金属填充体与基板绝缘隔离；
k、去除基板上的承载基板，得到所需的互连结构。
所述基板的材料包括硅或玻璃。
当基板采用硅时，步骤c中，包括如下步骤：
c1、去除第一主面上的掩膜层；
c2、在基板的第一主面上设置第一绝缘层，所述第一绝缘层覆盖基板的第一主面，并覆盖沟槽的侧壁及底壁；
c3、在沟槽内填充分隔填充体；
同时，步骤h中，包括如下步骤：
h1、在基板的第二主面上设置第二绝缘层，所述第二绝缘层覆盖基板的第二主面，并与第一绝缘层接触；
h2、去除沟槽内的分隔填充体，在基板的第二主面内形成第三填充槽，所述第三填充槽的槽口为基板的第二主面，第三填充槽的槽底为第二阻挡层。
所述第一绝缘层通过热氧化、物理沉积或化学沉积形成在沟槽的侧壁及底壁。
所述分隔填充体为Polyimide、SU-8或BCB；且分隔填充体与键合连接层的材料不同。
所述第一金属填充体及第二金属填充体的材料为为Cu、Sn、W、Ti、Pt、Pd、Ni或Au中的至少一种。
所述步骤k中，去除基板上方的承载基板方法包括热拆解或化学清洗。
所述第一金属填充体通过电镀、化学镀、物理沉积或液态金属填充在沟槽内。
所述步骤h中，通过化学清洗或刻蚀去除分隔填充体。
本发明的优点：基板内设置若干通孔，通孔通过第一阻挡层分割成上填充槽及下填充槽，通过上填充槽及下填充槽分别进行金属化填充的工艺分别得到第一金属填充体及第二金属填充体，第一金属填充体与第二金属填充体通过第一阻挡层隔离后电连接，实现了高深宽比的互连结构，解决了现有传统垂直通孔加工工艺技术无法完成深宽比超过15：1的通孔制作，以及采用传统深宽比所带来的占用硅（玻璃）基片面积比例较大等问题，结构简单紧凑，工艺步骤简单，降低加工成本，安全可靠。
附图说明
图1为本发明的结构示意图。
图2~图15为本发明具体实施工艺步骤的剖视图，其中
图2为本发明得到刻蚀窗口后的剖视图。
图3为本发明刻蚀得到沟槽后的剖视图。
图4为本发明得到第一绝缘层后的剖视图。
图5为本发明得到分隔填充体后的剖视图。
图6为本发明得到第一阻挡层后的剖视图。
图7为本发明得到第一金属填充体后的剖视图。
图8为本发明得到第一连接电极后的剖视图。
图9为本发明与承载基板键合连接后的剖视图。
图10为本发明对第二主面减薄后露出分隔填充体后的剖视图。
图11为本发明得到第二绝缘层后的剖视图。
图12为本发明得到第三填充槽后的剖视图。
图13为本发明设置第二阻挡层后得到第四填充槽后的剖视图。
图14为本发明在第四填充槽内填充第二金属填充体后的剖视图。
图15为本发明得到第二连接电极后的剖视图。
图16为本发明去除承载基板得到互连结构后的剖视图。
附图标记说明：1-基板、2-掩膜层、3-刻蚀窗口、4-沟槽、5-第一绝缘层、6-分隔填充体、7-第一填充槽、8-第一阻挡层、9-第二填充槽、10-第一金属填充体、11-第一绝缘隔离层、12-第一连接层、13-第一凸块、14-承载基板、15-键合连接层、16-第二绝缘层、17-第三填充槽、18-第二阻挡层、19-第四填充槽、20-第二金属填充体、21-第二绝缘隔离层、22-第二连接层及23-第二凸块。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1和图16所示：为了获得更高的深宽比，提高互连结构的适应性，本发明包括基板1，所述基板1具有第一主面及与所述第一主面对应的第二主面；所述基板1内设有若干通孔；在所述基板1的第一主面上淀积有第一阻挡层8，在所述基板1的第二主面上淀积有第二阻挡层18；所述第一阻挡层8覆盖在基板1的第一主面，并覆盖通孔内上部的侧壁，第二阻挡层18覆盖在基板1的第二主面，并覆盖通孔内下部的侧壁，第一阻挡层8与第二阻挡层18相接触，且第一阻挡层8将通孔分隔成上填充槽及与所述上填充槽对应的下填充槽，且上填充槽与下填充槽通过第一阻挡层8隔离；在上填充槽内填充有第一金属填充体10，在下填充槽内填充有第二金属填充体20，第一金属填充体10通过第一阻挡层8及第二阻挡层18与第二金属填充体20电连接；第一金属填充体10、第二金属填充体20、第一阻挡层8及第二阻挡层18与基板1间绝缘连接。
具体地，基板1内通孔的孔径范围为5μm~500μm，本发明实施例中，互连结构中通孔的深宽比可以达到30：1，从而在相同的电性要求下，能较大程度地减少了基板材料的使用面积，降低加工及使用成本。所述基板1的材料包括硅或玻璃。所述基板1的材料为硅时，为了使得第一金属填充体10、第二金属填充体20、第一阻挡层8及第二阻挡层18与基板1之间的绝缘连接，本发明实施例中在基板1的第一主面淀积有第一绝缘层5，所述第一绝缘层5覆盖基板1的第一主面，并覆盖通孔的侧壁；在基板1的第二主面淀积有第二绝缘层16，第一阻挡层8覆盖在第一绝缘层5上，第二阻挡层18覆盖在第二绝缘层16上，并覆盖在通孔内对应的第一绝缘层5上；第一金属填充体10、第二金属填充体20、第一阻挡层8及第二阻挡层18通过第一绝缘层5及第二绝缘层16与基板1间绝缘连接。本发明实施例中，第一绝缘层5全部覆盖通孔的侧壁，第二绝缘层16与第一绝缘层5邻近第二主面的端部相接触。所述第一绝缘层5及第二绝缘层16均为二氧化硅层。当基板1的材料采用玻璃时，由于玻璃的绝缘特性可知，不需要在设置第一绝缘层5及第二绝缘层16的绝缘结构。
为了能够方便本发明的互连结构进行互连，本发明实施例中，在所述基板1的第一主面上设有第一绝缘隔离层11，相邻通孔内的第一金属填充体10通过第一绝缘隔离层11绝缘隔离，且第一绝缘隔离层11覆盖第一金属填充体10对应的表面；在所述基板1的第二主面上设有第二绝缘隔离层21，相邻通孔内的第二金属填充体20通过第二绝缘隔离层21绝缘隔离，且第二绝缘隔离层21覆盖第二金属填充体20对应的表面；第一金属填充体10上设有第一连接电极，所述第一连接电极与第一金属填充体10电连接；第二金属填充体20上设有第二连接电极，所述第二连接电极与第二金属填充体20电连接。本发明实施例中，所述第一连接电极包括第一连接层12及位于所述第一连接层12上的第一凸块13；第二连接电极包括第二连接层22及位于所述第二连接层22上的第二凸块23，所述第一连接电极及第二连接电极的采用RDL（重布线层）工艺制成。第一连接电极及第二连接电极在基板1的两个主面位置相对应，通过第一连接电极及第二连接电极能够方便本发明的互连结构与外部的连接。
如图2~图16所示：上述结构的互连结构可以通过下述工艺步骤制备得到，所述互连结构的制作方法包括如下步骤，具体地：
a、提供基板1，所述基板1具有两个相对应的主面，所述两个相对应的主面包括第一主面及与所述第一主面对应的第二主面；在基板1的第一主面上淀积掩膜层2，选择性地掩蔽和刻蚀掩膜层2，在基板1的第一主面正上方得到所需的刻蚀窗口3，所述刻蚀窗口3贯通掩膜层2；
如图2所示：如上所述，基板1的材料可以选用硅或玻璃，本发明实施例中，基板1的厚度为200μm；所述掩膜层2采用常规的材料制作，如热二氧化硅加氮化硅；刻蚀窗口3贯通掩膜层2，以将基板1的第一主面对应区域露出；
b、利用掩膜层2及刻蚀窗口3对基板1的第一主面进行刻蚀，以在基板1内刻蚀得到所需的沟槽4；
如图3所示：基板1与刻蚀窗口3对应的区域没有掩膜层2遮挡，因此能在基板1内刻蚀得到沟槽4，所述沟槽4的深度小于基板1的厚度，本发明实施例中，沟槽4的宽度为5μm~500μm；本发明实施中，通过沟槽4形成后续互连结构的通孔，在基板1内采用常规半导体工艺刻蚀形成沟槽4；
c、去除第一主面上掩膜层2，并在沟槽4内填充分隔填充体6，沟槽4内分隔填充体6的高度小于沟槽4的深度；
如图4和图5所示：当基板1采用玻璃时，由于玻璃自身的绝缘特性，因此，可以直接在沟槽4内填充分隔填充体6，分隔填充体6通过旋涂工艺填充在沟槽4内；本发明具体实施时，沟槽4内分隔填充体6的高度为沟槽4深度的一半；分隔填充体6的材料为聚合物，分隔填充体6的材料为Polyimide（聚酰亚胺）、SU-8（一种光刻胶）或BCB；当基板1采用硅时，需要在设置分隔填充体6之前设置第一绝缘层5，图4中，示出了基板1上设置第一绝缘层5的结构，其具体工艺步骤包括：
c1、去除第一主面上的掩膜层2；本发明实施例中，根据掩膜层2的材料类型采用常规的工艺去除掩膜层2，去除掩膜层2后以方便进行后续的工艺步骤；
c2、在基板1的第一主面上设置第一绝缘层5，所述第一绝缘层5覆盖基板1的第一主面，并覆盖沟槽4的侧壁及底壁；
本发明实施例中，所述第一绝缘层5通过热氧化、物理沉积或化学沉积形成在沟槽4的侧壁及底壁；第一绝缘层5为二氧化硅层，第一绝缘层5的厚度为200nm；设置第一绝缘层5后，能够使得基板1与后续的工艺层之间的绝缘隔离；
c3、在沟槽4内填充分隔填充体6；
在设置第一绝缘层5后，在沟槽4内再旋涂填充得到分隔填充体6；分隔填充体6位于沟槽4的下部，填充分隔填充体6后，在基板1内形成第一填充槽7，分隔填充体6为第一填充槽7的槽底。
d、在基板1的第一主面上淀积第一阻挡层8，所述第一阻挡层8覆盖基板1的第一主面，并覆盖沟槽4对应的侧壁及分隔填充体6上；
如图6所示：第一阻挡层8采用物理沉积或化学沉积方法设置在第一填充槽7的侧壁及底壁，且第一阻挡层8覆盖基板1的第一主面上；当基板1上设置第一绝缘层5后，第一阻挡层8覆盖在对应的第一绝缘层5上，设置了第一阻挡层8后，第一填充槽7形成第二填充槽9，第二填充槽9的槽底为第一阻挡层8位于分隔填充体6的区域；第一阻挡层8的材料为为Ni、Ta、Ti、Pt、Pd、AlN或TiN中至少一种。
e、在基板1的第一主面上填充第一金属填充体10，所述第一填充体10填充在沟槽4内，且覆盖基板1的第一主面，第一金属填充体10与基板1绝缘隔离；
如图7和图8所示：本发明实施例中，第一金属填充体10填充于第二填充槽9内，第二填充槽9对应前述的上填充槽；所述第一金属填充体10的材料为Cu、Sn、W、Ti、Pt、Pd、Ni或Au中的至少一种。本发明实施例中，可以通过电镀、化学镀、物理沉积或液态金属填充的形式得到第一金属填充体10。通过第一阻挡层8能够阻止第一金属填充体10的离子扩散到基板1内，第一金属填充体10直接与基板1绝缘或通过第一绝缘层5与基板1绝缘隔离。本发明实施时，填充得到第一金属填充体10后，基板1第一主面上的第一金属填充体10与第二填充槽9内的第一金属填充体10连接成一体，不方便与后续的连接；为了方便后续的三维连接，本发明实施例中，还包括如下具体步骤：
e1、在基板1的第一主面上填充第一金属填充体10，所述第一填充体10填充在沟槽4内，且覆盖基板1的第一主面，第一金属填充体10与基板1绝缘隔离；
e2、选择性地掩蔽和刻蚀位于第一主面上的第一金属填充体10，以去除第一主面上对应的第一金属填充体10；去除第一主面上对应的第一金属填充体10后，使得相邻第三填充槽9内的第一金属填充体10分离；
e3、在基板1的第一主面上方设置第一绝缘隔离层11，所述第一绝缘隔离层11覆盖第一阻挡层8及第一金属填充体10上，相邻第一金属填充体10通过第一绝缘隔离层11绝缘隔离；第一绝缘隔离层11的材料采用PI（聚酰亚胺）；
e4、选择性地掩蔽和刻蚀第一金属填充体10上的第一绝缘隔离层11，并在去除第一绝缘隔离层11的第一金属填充体10上设置第一连接电极，所述第一连接电极与第一金属填充体10电连接。所述第一连接电极包括第一连接层12及位于所述第一连接层12上的第一凸块13。
f、基板1的第一主面通过键合连接层15与承载基板14键合固定；
如图9所示：承载基板14的材料为玻璃，承载基板14的厚度为200μm，键合连接层15的材料为Polyimide（聚酰亚胺）、SU-8或BCB，本发明实施例中，键合连接层15的材料与分隔填充体6的材料不同；本发明实施例中，通过承载基板14的临时键合作用，能够方便对基板1的第二主面进行需要的工艺操作；
g、对上述基板1的第二主面进行减薄，直至使得沟槽4底部的分隔填充体6裸露；
如图10所示：本发明实施例中，可以采用机械化学抛光等工艺对基板1的第二主面进行减薄，减薄后使得分隔填充体6露出；分隔填充体6露出后，在基板1内形成所需的通孔，即TSV结构。
h、去除沟槽4内的分隔填充体6，在基板1的第二主面内形成第三填充槽17，所述第三填充槽17的槽口为基板1的第二主面，第三填充槽17的槽底为第二阻挡层8；
如图11和图12所示：当基板1采用硅时，需要在减薄后的第二主面上设置第二绝缘层16；具体包括：
h1、在基板1的第二主面上设置第二绝缘层16，所述第二绝缘层16覆盖基板1的第二主面，并与第一绝缘层5接触；
所述第二绝缘层16可以为二氧化硅层，也可以采用Polyimide（聚酰亚胺）、SU-8（一种光刻胶）或BCB制成。
h2、去除沟槽4内的分隔填充体6，在基板1的第二主面内形成第三填充槽17，所述第三填充槽17的槽口为基板1的第二主面，第三填充槽17的槽底为第二阻挡层8。本发明实施例中，通过化学清洗或刻蚀的方法去除分隔填充体6，化学清洗或刻蚀的工艺根据分隔填充体6的材料相应选择，为常规的工艺步骤。
i、在基板1的第二主面上设置第二阻挡层18，所述第二阻挡层18覆盖基板1的第二主面，并覆盖第三填充槽17的侧壁，第二阻挡层18与第一阻挡层8相接触；
如图13所示：第二阻挡层18的材料及制备工艺与第一阻挡层8相同，此处不再详述。
j、第三填充槽17的侧壁覆盖第二阻挡层18后形成第四填充槽19，在第四填充槽19内填充第二金属填充体20，所述第二金属填充体20填充在第四填充槽19内，并覆盖在第二阻挡层18上；第二金属填充体20与第一金属填充体10电连接，且第二金属填充体20与基板1绝缘隔离；
如图14和图15所示：所述第四填充槽19与前述的下填充槽对应，为了方便后续的连接，本发明实施例中，具体包括：
j1、第三填充槽17的侧壁覆盖第二阻挡层18后形成第四填充槽19，在第四填充槽19内填充第二金属填充体20，所述第二金属填充体20填充在第四填充槽19内，并覆盖在第二阻挡层18上；第二金属填充体20与第一金属填充体10电连接，且第二金属填充体20与基板1绝缘隔离；
j2、选择性地掩蔽和刻蚀位于第二主面上的第二金属填充体20，以去除第二主面上对应的第二金属填充体20；
j3、在基板1的第二主面上方设置第二绝缘隔离层21，所述第二绝缘隔离层21覆盖第二阻挡层18及第二金属填充体20上，相邻第二金属填充体20通过第二绝缘隔离层21绝缘隔离；
j4、选择性地掩蔽和刻蚀第二金属填充体20上的第二绝缘隔离层21，并在去除第二绝缘隔离层21的第二金属填充体20上设置第二连接电极，所述第二连接电极与第二金属填充体20电连接。
述第二绝缘隔离层21的材料包括PI。所述第二连接电极包括第二连接层22及位于所述第二连接层22上的第二凸块23。
k、去除基板1上的承载基板14，得到所需的互连结构。
如图16所示：利用常规解键合方法中的热拆解或化学清洗方法将基板1上的承载基板14去除，去除承载基板14后，能够得到所需的互连结构。
本发明基板1内设置若干通孔，通孔通过第一阻挡层8分割成上填充槽及下填充槽，通过上填充槽及下填充槽分别进行金属化填充的工艺分别得到第一金属填充体10及第二金属填充体20，第一金属填充体10与第二金属填充体20通过第一阻挡层8隔离后电连接，实现了高深宽比的互连结构，解决了现有传统垂直通孔加工工艺技术无法完成深宽比超过15：1的通孔制作，以及采用传统深宽比所带来的占用硅（玻璃）基片面积比例较大等问题。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种深宽比通孔的互连结构，包括基板（1），所述基板（1）具有第一主面及与所述第一主面对应的第二主面；其特征是：所述基板（1）内设有若干通孔；在所述基板（1）的第一主面上淀积有第一阻挡层（8），在所述基板（1）的第二主面上淀积有第二阻挡层（18）；所述第一阻挡层（8）覆盖在基板（1）的第一主面，并覆盖通孔内上部的侧壁，第二阻挡层（18）覆盖在基板（1）的第二主面，并覆盖通孔内下部的侧壁，第一阻挡层（8）与第二阻挡层（18）相接触，且第一阻挡层（8）将通孔分隔成上填充槽及与所述上填充槽对应的下填充槽，且上填充槽与下填充槽通过第一阻挡层（8）隔离；在上填充槽内填充有第一金属填充体（10），在下填充槽内填充有第二金属填充体（20），第一金属填充体（10）通过第一阻挡层（8）及第二阻挡层（18）与第二金属填充体（20）电连接；第一金属填充体（10）、第二金属填充体（20）、第一阻挡层（8）及第二阻挡层（18）与基板（1）间绝缘连接；
所述基板（1）的材料为硅时，在基板（1）的第一主面淀积有第一绝缘层（5），所述第一绝缘层（5）覆盖基板（1）的第一主面，并覆盖通孔的侧壁；在基板（1）的第二主面淀积有第二绝缘层（16），第一阻挡层（8）覆盖在第一绝缘层（5）上，第二阻挡层（18）覆盖在第二绝缘层（16）上，并覆盖在通孔内对应的第一绝缘层（5）上；第一金属填充体（10）、第二金属填充体（20）、第一阻挡层（8）及第二阻挡层（18）通过第一绝缘层（5）及第二绝缘层（16）与基板（1）间绝缘连接；
在所述基板（1）的第一主面上设有第一绝缘隔离层（11），相邻通孔内的第一金属填充体（10）通过第一绝缘隔离层（11）绝缘隔离，且第一绝缘隔离层（11）覆盖第一金属填充体（10）对应的表面；在所述基板（1）的第二主面上设有第二绝缘隔离层（21），相邻通孔内的第二金属填充体（20）通过第二绝缘隔离层（21）绝缘隔离，且第二绝缘隔离层（21）覆盖第二金属填充体（20）对应的表面；第一金属填充体（10）上设有第一连接电极，所述第一连接电极与第一金属填充体（10）电连接；第二金属填充体（20）上设有第二连接电极，所述第二连接电极与第二金属填充体（20）电连接。
2.一种深宽比通孔的互连结构制作方法，其特征是，所述互连结构的制作方法包括如下步骤：
（a）、提供基板（1），所述基板（1）具有两个相对应的主面，所述两个相对应的主面包括第一主面及与所述第一主面对应的第二主面；在基板（1）的第一主面上淀积掩膜层（2），选择性地掩蔽和刻蚀掩膜层（2），在基板（1）的第一主面正上方得到所需的刻蚀窗口（3），所述刻蚀窗口（3）贯通掩膜层（2）；
（b）、利用掩膜层（2）及刻蚀窗口（3）对基板（1）的第一主面进行刻蚀，以在基板（1）内刻蚀得到所需的沟槽（4）；
（c）、去除第一主面上掩膜层（2），并在沟槽（4）内填充分隔填充体（6），沟槽（4）内分隔填充体（6）的高度小于沟槽（4）的深度；
（d）、在基板（1）的第一主面上淀积第一阻挡层（8），所述第一阻挡层（8）覆盖基板（1）的第一主面，并覆盖沟槽（4）对应的侧壁及分隔填充体（6）上；
（e）、在基板（1）的第一主面上填充第一金属填充体（10），第一金属填充体（10）填充在沟槽（4）内，且覆盖基板（1）的第一主面，第一金属填充体（10）与基板（1）绝缘隔离；
（f）、基板（1）的第一主面通过键合连接层（15）与承载基板（14）键合固定；
（g）、对上述基板（1）的第二主面进行减薄，直至使得沟槽（4）底部的分隔填充体（6）裸露；
（h）、去除沟槽（4）内的分隔填充体（6），在基板（1）的第二主面内形成第三填充槽（17），所述第三填充槽（17）的槽口为基板（1）的第二主面，第三填充槽（17）的槽底为第二阻挡层（8）；
（i）、在基板（1）的第二主面上设置第二阻挡层（18），所述第二阻挡层（18）覆盖基板（1）的第二主面，并覆盖第三填充槽（17）的侧壁，第二阻挡层（18）与第一阻挡层（8）相接触；
（j）、第三填充槽（17）的侧壁覆盖第二阻挡层（18）后形成第四填充槽（19），在第四填充槽（19）内填充第二金属填充体（20），所述第二金属填充体（20）填充在第四填充槽（19）内，并覆盖在第二阻挡层（18）上；第二金属填充体（20）与第一金属填充体（10）电连接，且第二金属填充体（20）与基板（1）绝缘隔离；
（k）、去除基板（1）上的承载基板（14），得到所需的互连结构。
3.根据权利要求2所述深宽比通孔的互连结构制作方法，其特征是：所述基板（1）的材料包括硅或玻璃。
4.根据权利要求2所述深宽比通孔的互连结构制作方法，其特征是，当基板（1）采用硅时，步骤（c）中，包括如下步骤：
（c1）、去除第一主面上的掩膜层（2）；
（c2）、在基板（1）的第一主面上设置第一绝缘层（5），所述第一绝缘层（5）覆盖基板（1）的第一主面，并覆盖沟槽（4）的侧壁及底壁；
（c3）、在沟槽（4）内填充分隔填充体（6）；
同时，步骤（h）中，包括如下步骤：
（h1）、在基板（1）的第二主面上设置第二绝缘层（16），所述第二绝缘层（16）覆盖基板（1）的第二主面，并与第一绝缘层（5）接触；
（h2）、去除沟槽（4）内的分隔填充体（6），在基板（1）的第二主面内形成第三填充槽（17），所述第三填充槽（17）的槽口为基板（1）的第二主面，第三填充槽（17）的槽底为第二阻挡层（8）。
5.根据权利要求4所述深宽比通孔的互连结构制作方法，其特征是：第一绝缘层（5）通过热氧化、物理沉积或化学沉积形成在沟槽（4）的侧壁及底壁。
6.根据权利要求2所述深宽比通孔的互连结构制作方法，其特征是：所述分隔填充体（6）为Polyimide、SU-8或BCB；且分隔填充体（6）与键合连接层（15）的材料不同。
7.根据权利要求2所述深宽比通孔的互连结构制作方法，其特征是：所述第一金属填充体（10）及第二金属填充体（20）的材料为Cu、Sn、W、Ti、Pt、Pd、Ni或Au中的至少一种。
8.根据权利要求2所述深宽比通孔的互连结构制作方法，其特征是：所述步骤（k）中，去除基板（1）上方的承载基板（14）方法包括热拆解或化学清洗。
9.根据权利要求2所述深宽比通孔的互连结构制作方法，其特征是：所述第一金属填充体（10）通过电镀、化学镀、物理沉积或液态金属填充在沟槽（4）内。
10.根据权利要求2所述深宽比通孔的互连结构制作方法，其特征是：所述步骤（h）中，通过化学清洗或刻蚀去除分隔填充体（6）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310046987.6A CN103077932B (zh) | 2013-02-05 | 2013-02-05 | 高深宽比通孔的互连结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310046987.6A CN103077932B (zh) | 2013-02-05 | 2013-02-05 | 高深宽比通孔的互连结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103077932A CN103077932A (zh) | 2013-05-01 |
| CN103077932B true CN103077932B (zh) | 2015-10-14 |
Family
ID=48154422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310046987.6A Active CN103077932B (zh) | 2013-02-05 | 2013-02-05 | 高深宽比通孔的互连结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103077932B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI544593B (zh) * | 2013-09-09 | 2016-08-01 | 矽品精密工業股份有限公司 | 半導體裝置及其製法 |
| CN103700595B (zh) * | 2013-12-17 | 2016-07-06 | 中国电子科技集团公司第五十八研究所 | 一种晶圆级高深宽比tsv封装基板制备方法 |
| KR102420087B1 (ko) * | 2015-07-31 | 2022-07-12 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| CN105244313B (zh) * | 2015-09-08 | 2017-09-12 | 上海航天电子通讯设备研究所 | 基板上薄膜通孔互连制作方法 |
| CN113161289B (zh) * | 2021-04-22 | 2023-05-12 | 浙江集迈科微电子有限公司 | 一种高深宽比tsv金属柱的电镀工艺 |
| CN115579324A (zh) * | 2022-10-25 | 2023-01-06 | 武汉新芯集成电路制造有限公司 | 中介层结构及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102299133A (zh) * | 2010-06-22 | 2011-12-28 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
| CN102376689A (zh) * | 2011-09-09 | 2012-03-14 | 华中科技大学 | 具有台阶的硅通孔结构及其制备工艺 |
| CN102800798A (zh) * | 2011-10-26 | 2012-11-28 | 清华大学 | 一种led封装结构及其封装方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8304863B2 (en) * | 2010-02-09 | 2012-11-06 | International Business Machines Corporation | Electromigration immune through-substrate vias |
-
2013
- 2013-02-05 CN CN201310046987.6A patent/CN103077932B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102299133A (zh) * | 2010-06-22 | 2011-12-28 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
| CN102376689A (zh) * | 2011-09-09 | 2012-03-14 | 华中科技大学 | 具有台阶的硅通孔结构及其制备工艺 |
| CN102800798A (zh) * | 2011-10-26 | 2012-11-28 | 清华大学 | 一种led封装结构及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103077932A (zh) | 2013-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10629568B2 (en) | Stacked integrated circuits with redistribution lines | |
| CN103077932B (zh) | 高深宽比通孔的互连结构及制作方法 | |
| US9196670B2 (en) | Through substrate features in semiconductor substrates | |
| CN103193193B (zh) | Mems器件及其形成方法 | |
| US9728451B2 (en) | Through silicon vias for semiconductor devices and manufacturing method thereof | |
| US20100065949A1 (en) | Stacked Semiconductor Chips with Through Substrate Vias | |
| CN102364671B (zh) | 制造硅通孔的方法 | |
| CN111293079B (zh) | 一种超厚转接板的制作方法 | |
| US20140374916A1 (en) | Tsv interconnect structure and manufacturing method thereof | |
| TW201230279A (en) | Integrated circuit device and method of forming the same | |
| CN111769097A (zh) | 一种用于三维互连的硅通孔结构及其制造方法 | |
| US20100072579A1 (en) | Through Substrate Conductors | |
| CN104078414A (zh) | 硅通孔及其形成方法 | |
| EP3306654B1 (en) | Method for etching through-silicon vias and corresponding semiconductor device | |
| US9184113B1 (en) | Methods of forming coaxial feedthroughs for 3D integrated circuits | |
| CN108183087B (zh) | 用于形成应力降低装置的方法 | |
| JP2008010534A (ja) | 半導体装置およびその製造方法 | |
| CN103219303A (zh) | 一种tsv背面漏孔的封装结构及方法 | |
| CN102881644A (zh) | 一种圆片级芯片封装方法 | |
| CN103236417A (zh) | 一种高深宽比tsv的填充方法 | |
| US20140225261A1 (en) | Interconnect structure including a continuous conductive body | |
| CN110911383A (zh) | 半导体器件及其制备方法 | |
| CN103227158B (zh) | 信号线tsv和地线tsv工艺集成的结构及方法 | |
| TW202021083A (zh) | 半導體封裝結構及其製備方法 | |
| US11488840B2 (en) | Wafer-to-wafer interconnection structure and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: JIANGSU CAS INTERNET-OF-THING TECHNOLOGY VENTURE C Free format text: FORMER OWNER: JIANGSU INTERNET OF THINGS RESEARCH + DEVELOMENT CO., LTD. Effective date: 20130909 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20130909 Address after: 214135 Jiangsu New District of Wuxi City Linghu Road No. 200 China Sensor Network International Innovation Park building C Applicant after: Jiangsu CAS Internet-Of-Thing Technology Venture Capital Co., Ltd. Address before: 214135 Jiangsu New District of Wuxi City Linghu Road No. 200 China Sensor Network International Innovation Park C building 4 floor Applicant before: Jiangsu Internet of Things Research & Develoment Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: NATIONAL CENTER FOR ADVANCED PACKAGING Free format text: FORMER OWNER: JIANGSU CAS INTERNET-OF-THING TECHNOLOGY VENTURE CAPITAL CO., LTD. Effective date: 20140410 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140410 Address after: 214135 Jiangsu Province, Wuxi City Linghu Wuxi national hi tech Industrial Development Zone, Road No. 200 Chinese Sensor Network International Innovation Park building D1 Applicant after: National Center for Advanced Packaging Co., Ltd. Address before: 214135 Jiangsu New District of Wuxi City Linghu Road No. 200 China Sensor Network International Innovation Park building C Applicant before: Jiangsu CAS Internet-Of-Thing Technology Venture Capital Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170817 Address after: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4 Patentee after: Shanghai State Intellectual Property Services Co., Ltd. Address before: 214135 Jiangsu Province, Wuxi City Linghu Wuxi national hi tech Industrial Development Zone, Road No. 200 Chinese Sensor Network International Innovation Park building D1 Patentee before: National Center for Advanced Packaging Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191030 Address after: 214028 Jiangsu New District of Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1 Patentee after: National Center for Advanced Packaging Co., Ltd. Address before: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4 Patentee before: Shanghai State Intellectual Property Services Co., Ltd. |