CN103193193B - Mems器件及其形成方法 - Google Patents

Mems器件及其形成方法 Download PDF

Info

Publication number
CN103193193B
CN103193193B CN201210556596.4A CN201210556596A CN103193193B CN 103193193 B CN103193193 B CN 103193193B CN 201210556596 A CN201210556596 A CN 201210556596A CN 103193193 B CN103193193 B CN 103193193B
Authority
CN
China
Prior art keywords
conductive material
dielectric layer
wafer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210556596.4A
Other languages
English (en)
Other versions
CN103193193A (zh
Inventor
梁凯智
朱家骅
李德浩
李久康
林宗贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103193193A publication Critical patent/CN103193193A/zh
Application granted granted Critical
Publication of CN103193193B publication Critical patent/CN103193193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/005—Bulk micromachining
    • B81C1/00515—Bulk micromachining techniques not provided for in B81C1/00507
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

微机电系统(MEMS)器件及其形成方法。该MEMS器件可以包括位于第一衬底上方的MEMS结构。该MEMS结构包括可移动元件。在第一衬底上方沉积第一导电材料并在第二衬底中蚀刻沟槽。用第二导电材料填充沟槽并在第二导电材料和第二衬底上方沉积第三导电材料。接合第一衬底和第二衬底并减薄第二衬底的背面，所述减薄暴露沟槽中的第二导电材料。

Description

MEMS器件及其形成方法
相关申请的交叉参考
本申请要求于2012年1月4日提交的名称为“MEMSDevicesandMethodsofFormingSame(MEMS器件及其形成方法)”的第61/583,048号美国临时申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及微机电系统(MEMS)器件及其形成方法。
背景技术
微机电系统(“MEMS”)越来越受欢迎，尤其当这种器件被微型化并集成到集成电路制造工艺中时。然而，MEMS器件也将其自身独特的要求引入到集成工艺中。电互连MEMS器件是具有独特挑战的领域。
发明内容
为了解决现有技术问题，根据本发明的一方面，提供了一种形成微机电系统(MEMS)器件的方法，包括：在第一衬底上方形成MEMS结构，其中所述MEMS结构包括可移动元件；在所述第一衬底上方沉积第一导电材料；在第二衬底中蚀刻沟槽；用第二导电材料填充所述沟槽；在所述第二导电材料和所述第二衬底上方沉积第三导电材料；致密化所述第一衬底和所述第二衬底；接合所述MEMS结构和所述第二衬底，其中所述接合在所述第一导电材料和所述第三导电材料之间进行，并且所述接合在所述第一衬底和所述第二衬底之间形成真空室；以及减薄所述第二衬底的背面，其中所述减薄暴露所述沟槽中的第二导电材料。
在所述的方法中，所述第二导电材料是多晶硅。
所述的方法还包括：在所述第二衬底的背面上方沉积再分布层，其中所述再分布层与所述第二导电材料电接触和物理接触；以及在所述再分布层上形成接触凸块。
在所述的方法中，所述第一导电材料是铝铜合金，所述第三导电材料是锗。
在所述的方法中，所述第一导电材料是锗，所述第三导电材料是铝铜合金。
在所述的方法中，形成所述MEMS结构还包括：在所述第一衬底上沉积第一介电层；在所述第一介电层上沉积蚀刻停止层；在所述蚀刻停止层上沉积第二介电层；致密化所述第一介电层、所述蚀刻停止层和所述第二介电层；在所述第二介电层中蚀刻沟槽，其中所述蚀刻在所述沟槽中暴露蚀刻停止层；在所述第二介电层上熔融接合晶圆；在所述晶圆上沉积第三介电层，其中所述第三介电层的厚度在所述MEMS结构和所述第三导电材料之间提供间隙；在所述第三介电层和所述晶圆中蚀刻沟槽，其中所述第三介电层和所述晶圆中的一个或多个沟槽与所述第二介电层中的沟槽对准；在所述第三介电层、所述晶圆和所述第二介电层中的沟槽中沉积多晶硅材料；蚀刻所述晶圆以形成所述可移动元件；以及蚀刻所述第三介电层和所述第二介电层，其中所述蚀刻允许所述可移动元件沿着至少一个轴自由移动。
在所述的方法中，形成所述MEMS结构还包括：在所述第一衬底上沉积第一介电层；图案化所述第一介电层；在所述第一介电层上熔融接合晶圆；在所述晶圆上沉积所述第一导电材料；以及蚀刻所述晶圆以形成所述可移动元件，其中所述蚀刻允许所述可移动元件沿着至少一个轴自由移动。
在所述的方法中，接合所述第一衬底和所述第二衬底采用共晶接合工艺。
在所述的方法中，所述真空室的真空度为约0.1mbar至约100mbar。
所述的方法还包括：在用所述第二导电材料填充所述沟槽之前，在所述第二衬底中蚀刻浅凹槽；在所述浅凹槽中沉积所述第二导电材料；在所述浅凹槽中沉积所述第三导电材料；以及图案化所述第二导电材料和所述第三导电材料从而形成电极，其中所述浅凹槽在所述电极和所述可移动元件之间提供间隙控制。
根据本发明的另一方面，提供了一种形成MEMS器件的方法，包括：在第一衬底上方形成MEMS结构，其中所述MEMS结构包括可移动元件；在所述MEMS结构上沉积第一导电材料；在第二衬底上方沉积第二导电材料；共晶接合所述MEMS结构和所述第二衬底，其中所述接合在所述第一导电材料和所述第二导电材料之间进行，并且所述接合在所述第一衬底和所述第二衬底之间形成真空室；在所述第二衬底的背面中蚀刻沟槽，其中所述蚀刻暴露所述第二导电材料；以及用多晶硅材料填充所述沟槽，其中所述多晶硅材料与所述第二导电材料电接触和物理接触。
在所述的方法中，形成所述MEMS结构还包括：在所述第一衬底上沉积第一介电层；在所述第一介电层上沉积蚀刻停止层；在所述蚀刻停止层上沉积第二介电层；致密化所述第一介电层、所述蚀刻停止层和所述第二介电层；在所述第二介电层中蚀刻沟槽，其中所述蚀刻在所述沟槽中暴露蚀刻停止层；在所述第二介电层上熔融接合晶圆；在所述晶圆上沉积第三介电层，其中所述第三介电层的厚度在所述MEMS结构和所述第二导电材料之间提供间隙；在所述第三介电层和所述晶圆中蚀刻沟槽，其中所述第三介电层和所述晶圆中的一个或多个沟槽与所述第二介电层中的沟槽对准；在所述第三介电层、所述晶圆和所述第二介电层中的沟槽中沉积多晶硅材料；蚀刻所述晶圆以形成所述可移动元件；以及蚀刻所述第三介电层和所述第二介电层，其中所述蚀刻允许所述可移动元件沿着至少一个轴自由移动。
在所述的方法中，形成所述MEMS结构还包括：在所述第一衬底上沉积第一介电层；图案化所述第一介电层；在所述第一介电层上熔融接合晶圆；在所述晶圆上沉积所述第一导电材料；以及蚀刻所述晶圆以形成所述可移动元件，其中所述蚀刻允许所述可移动元件沿着至少一个轴自由移动。
在所述的方法中，所述第一导电材料是铝铜合金，所述第二导电材料是锗。
所述的方法还包括：在所述第二衬底的背面上方沉积再分布层，其中所述再分布层与所述多晶硅材料电接触和物理接触；以及在所述再分布层上形成接触凸块。
根据本发明的又一方面，提供了一种MEMS器件，包括：MEMS结构，所述MEMS结构包括：位于第一衬底上的致密化介电层；位于所述致密化介电层上的致密化蚀刻停止层；位于所述致密化蚀刻停止层上的致密化牺牲层，其中所述致密化牺牲层具有延伸至所述致密化蚀刻停止层的凹槽；与所述致密化牺牲层接合的晶圆，其中所述晶圆包括可移动元件和静态元件；和位于所述晶圆上方的电极；覆盖结构，包括与所述电极接合的第二衬底；以及垂直互连结构，所述垂直互连结构包括：穿过所述第二衬底的至少一个通孔；和位于所述至少一个通孔内的导电材料，所述导电材料与所述电极电连接。
在所述的MEMS器件中，所述导电材料包括多晶硅。
在所述的MEMS器件中，所述MEMS结构还包括：与所述晶圆和所述致密化牺牲层的侧面邻接的多晶硅材料；以及位于所述可移动元件中的多晶硅凸块。
在所述的MEMS器件中，所述垂直互连结构还包括位于所述第二衬底中的浅凹槽，所述导电材料从所述至少一个通孔延伸至所述浅凹槽内，所述导电材料和所述可移动元件之间的距离为约1μm至约5μm。
在所述的MEMS器件中，所述垂直互连结构还包括：位于所述第二衬底背面上方的再分布层，其中所述再分布层与所述至少一个通孔中的导电材料电接触和物理接触；以及位于所述再分布层上的接触凸块。
附图说明
为了更充分地理解本发明及其优点，现将参考结合附图所进行的以下描述，其中：
图1a至图1i以截面图示出在第一实施例中加工示例性MEMS器件晶圆的步骤。
图2a至图2d以截面图示出在第一实施例中加工示例性盖顶晶圆(capwafer)的步骤。
图3a至图3f以截面图示出在第一实施例中连接MEMS器件晶圆与盖顶晶圆的步骤。
图4示出第二实施例中的盖顶晶圆的加工。
图5a至5h示出在第二实施例中接合MEMS器件晶圆与盖顶晶圆的步骤。
图6a至图6d示出另一个实施例中的MEMS器件的加工。
图7a至图7e示出另一个实施例中的盖顶晶圆的加工。
图8a至图8f示出另一个实施例的进一步加工步骤，包括接合另一个实施例的MEMS器件和盖顶晶圆的步骤。
图9a至图9c示出又一个实施例中加工盖顶晶圆的步骤。
图10a至图10h示出又一个实施例的进一步加工步骤，包括接合MEMS器件晶圆和盖顶晶圆的步骤。
具体实施方式
在下面详细讨论本发明实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所讨论的具体实施例仅是制造和使用本发明主题的示例性具体方式，而不用于限制不同实施例的范围。
整个本说明书中提及的“一个实施例”或“实施例”意味着结合该实施例描述的特定部件、结构或特征包括在至少一个实施例中。因此在本说明书的各个位置出现的短语“在一个实施例中”或“在实施例中”不一定全都是指同一个实施例。而且，在一个或多个实施例中可以以任何合适的方式组合特定部件、结构或特征。应理解，以下附图没有按比例绘制；而且这些附图只是用于举例说明的目的。
在详细地描述本发明的示例性实施例之前，先大体上论述各个实施例及其有利特征。例如，所涉及的许多实施例提供了如下有利特征，包括能够得到结合TSV样(TSV是衬底通孔的首字母缩略语，有时也称为硅通孔)垂直体系的减小的芯片尺寸，这可以提高整体总管芯数，从而在生产中提供成本效益解决方案。介电层的逸气可能影响晶圆级封装后的真空度。一些实施例提供了高温致密化能力从而实现更高真空度的晶圆级封装。
实施例的其他有利特征包括但不限于：(1)在晶圆级加工中直接集成第二级封装；(2)降低输入/输出(I/O)接口的寄生电容/电感；以及(3)由于高温致密化能力而能够在高真空度应用中提供晶圆级气密封。
如下文将要更详细描述的，本发明的实施例提供垂直互连体系。这种体系包括用于提取信号(即用于建立信号互连)的TSV样钻孔和金属接触件。
在一些实施例中，在两个晶圆之间实施晶圆级接合。例如，一个晶圆是MEMS器件晶圆(即在其上已制造了一个或多个MEMS器件的晶圆)，而另一个晶圆是覆盖晶圆。不仅将晶圆接合起来(例如粘合在一起)，而且在这两个晶圆之间的微室中还形成了良好的气密性真空环境。在所涉及的实施例中，作为所述高热预算的结果，真空度可以达到约0.1至100mbar。
在一个实施例中，可以在将两个晶圆接合在一起之后在覆盖晶圆上加工TSV样钻孔。在另一个实施例中，在将两个晶圆接合在一起之前在覆盖晶圆上形成TSV样钻孔。不论是哪个实施例，有利特征都是能够实现芯片缩小的目标，即实现更大的电路密度。在一些实施例中，钻孔工艺将止于导电层。之后，形成侧壁隔离并沉积导电膜，例如通过Cu电镀、金属溅射或掺杂多晶硅工艺进行沉积。该工艺可以在晶圆接合步骤之前或之后发生。因此，这两个晶圆通过金属接合而接合在一起。当接合工艺结束之后，可以对覆盖晶圆背面实施晶圆减薄从而暴露覆盖晶圆上的导电膜。可以通过例如抛光、蚀刻或研磨方法来实现这种减薄。当覆盖晶圆背面上的导电膜暴露出来时，可以实施进一步的互连工艺，例如用于第三级封装的凸块接合工艺(bumpingprocesses)。
在MEMS集成应用中可以使用中介层形成垂直互连，但是会增加堆叠管芯应力和工艺复杂性。
在描述所示出的实施例之前，先提供一些关于各个实施例的概述。例如，在一些实施例中，MEMS器件晶圆和/或覆盖晶圆上的所有介电层都可以在高温下进行沉积或致密化，这有助于减少从介电膜释放气体，诸如氮气、氧气或氢气。致密化介电层是可能已经暴露于例如更高的温度和/或压力下以从介电层去除湿气从而使得该介电层更致密的介电层。有利地是，封装室内的所有材料由其内在属性或通过致密化工艺而具有低逸气性，从而可以保持封装室中较高的真空度。
可以采用共晶接合在MEMS器件晶圆和覆盖晶圆之间形成气密封和电连接。可以使用先TSV体系或后TSV体系并可以在小芯片尺寸情况下实现电信号读出。涉及的实施例足够灵活从而允许具有多晶硅插塞的MEMS体系。一些实施例允许将多晶硅用作机械凸块、蒸汽氟化氢(HF)停止层以及MEMS晶圆和覆盖晶圆电极之间的间隙控制。
在一些实施例中，MEMS体系包括首先形成氧化物腔。氧化物腔可以允许省略多晶硅插塞以降低工艺成本。在一些实施例中，MEMS器件晶圆和覆盖晶圆电极之间的间隙可以通过Si腔控制。
现参照图1a至图1i，示出了加工示例性MEMS器件晶圆1的步骤。图1a示出包括衬底2的示例性器件，在衬底2上形成第一膜4、蚀刻停止层6以及第二膜8。衬底2可以是硅、GaAs、玻璃等。第一膜4和第二膜8可以由一种或多种适合的介电材料，诸如氧化硅、氮化硅；低k电介质，诸如碳掺杂的氧化物；极低k电介质，诸如多孔碳掺杂的二氧化硅；聚合物，诸如聚酰亚胺；这些的组合等制成。在示例性实施例中，第一膜4和第二膜8都是氧化物，而蚀刻停止层6是SiN。蚀刻停止层6可以可选地为AlN、低应力SiN、或与层4和/或8之间具有高蚀刻选择性的任何其他材料层。蚀刻停止层6用作蒸汽HF的蚀刻停止层。第一膜4、第二膜8和蚀刻停止层6可以在高温下(＞500℃)通过诸如低压化学汽相沉积(LPCVD)、湿式氧化、干式氧化等工艺进行沉积。可选地，可以在沉积之后在较高的温度下致密化第一膜4、第二膜8和蚀刻停止层6。可以设计第一膜4和第二膜8的厚度来控制寄生馈电容和/或MEMS结构的后续可移动元件与蚀刻停止层6之间的间隙(参见图1i)。在实施例中，第一膜4和第二膜8的厚度可以在约1μm和约5μm之间。对于本领域技术人员来说显而易见的是，可以可选地进行多晶硅布线(未示出)并使其嵌入第一膜4、第二膜8和蚀刻停止层6中。
图1b示出浅沟槽蚀刻9。浅沟槽蚀刻9用于形成多晶硅凸块和蒸汽HP释放沟道。然后实施如图1c所示的沟槽蚀刻10。正如通过以下描述将显而易见的是，实施沟槽蚀刻10以形成多晶硅壁从而保护第二膜8不受蒸汽HF的侵蚀。在示例性实施例中，可以通过光刻掩蔽和蚀刻或其他可接受的方法形成浅沟槽9和沟槽10。
如图1d所示，诸如硅晶圆的第二晶圆12熔融接合至第二膜8。在实施例中，晶圆12和第二膜8之间的界面可以是硅与硅、硅与氧化物、氧化物与氧化物、或任何其他共价键合机制。在熔融接合工艺之后可以实施退火工艺以增加第二晶圆12和第二膜8之间的接合强度。第二晶圆12可以减薄至所需的厚度THK。减薄工艺可以包括研磨和化学机械抛光(CMP)工艺、深蚀刻(etchback)工艺或其他可接受的工艺。在示例性实施例中，将第二晶圆12减薄至约5μm至约100μm的厚度THK。
在减薄工艺之后，可以通过诸如LPCVD、等离子体增强CVD(PECVD)、湿式氧化、干式氧化等工艺在第二晶圆12上沉积间隙控制氧化物14。间隙控制氧化物14可以决定MEMS结构的后续可移动元件和电极40(参见图3a)之间的间隙。与上文所论述的层一样，可以在高温下沉积或随后在高温(＞500℃)下致密化间隙控制氧化物14。在示例性实施例中，可以形成厚度为约1μm至约5μm的间隙控制氧化物14。
如图1e所示，然后蚀刻间隙控制氧化物14和第二晶圆12以形成沟槽16。这些沟槽16可以与一个或多个深沟槽10和/或浅沟槽9对准并可以通过光刻掩蔽和蚀刻或其他可接受的方法形成。应该注意到，在所示出的实施例中，至少一个浅沟槽9在蚀刻间隙控制氧化物14和第二晶圆12之后保持未暴露出来。
然后用诸如多晶硅材料18的材料填充沟槽16，其可以包括一个或多个深沟槽10和/或浅沟槽9，如图1f所示。在一些实施例中，在填充工艺期间，可以原位掺杂多晶硅材料18。在一些实施例中，可以用多晶硅材料过填充沟槽16，然后执行CMP步骤平坦化多晶硅材料使其与间隙控制氧化物14的顶部齐平。在其他实施例中，可以对多晶硅材料18进行深蚀刻，取决于作为蚀刻停止层的间隙控制氧化物14从而实现平面化。
多晶硅材料18可以用作机械凸块、蒸汽HF停止层、和/或MEMS器件晶圆和覆盖晶圆(在图1中未示出，例如参见图2)上的电极之间的间隙控制器件。可以使用诸如SiGe等其他材料(尤其是共形沉积的材料)来代替多晶硅材料18。
在接下来的示例性步骤中，沉积并图案化Ge以形成图案化层20，如图1g所示。在所示出的实施例中，使用过蚀刻工艺在多晶硅材料18未被图案化层20覆盖的那些区域中形成多晶硅插塞凹槽22。在实施例中，图案化层20可以用作后续接合工艺的共晶接合材料。可选地，图案化层20可以是也适用于与多晶硅材料18共晶接合的导电材料，诸如Al、AlCu、Au、AlCu/Ge、TiN/AlCu、TiN/Ge、这些的组合、或任何欧姆接触膜。如将在以下段落更详细描述的，多晶硅插塞凹槽22有助于形成用于MEMS器件的多晶硅凸块。
图1h示出蚀刻工艺的结果，其中对间隙控制氧化物14和第二晶圆12进行图案化以形成包括电极26的MEMS结构24。蚀刻工艺导致在MEMS结构24中形成可移动元件和静态元件。可移动元件在图1h中还不是可移动的，因为它们仍位于第二膜8的顶部上。
图1i示出通过蒸汽HF蚀刻第二膜8和间隙控制氧化物14释放MEMS结构24。这种类型的蚀刻工艺在间隙控制氧化物14、第二膜8、多晶硅材料18、第二晶圆12和蚀刻停止层6之间具有高选择性从而使得多晶硅材料18、第二晶圆12和蚀刻停止层6在去除间隙控制氧化物14和第二膜8的过程中不会受到明显侵蚀。还应该注意到，在蚀刻工艺期间，多晶硅材料18保护第二膜8和间隙控制氧化物14位于电极26下的部分。这种蚀刻工艺实现可移动元件沿着至少一个轴自由移动。
现参照图2a至图2d，示出示例性覆盖晶圆31的加工。从图2a开始，通过可接受的光刻技术蚀刻衬底30以形成深沟槽32。深沟槽32的轮廓(即侧壁)可以是垂直的或楔形的。
在衬底30上方以及在深沟槽32中沉积氧化物衬垫34，然后沉积导电材料36。图2b示出留在深沟槽32中的间隙35。这是填充工艺的产物。在一些实施例中，深沟槽32被氧化物衬垫34和导电材料36完全填充而不在其中形成间隙或接缝。
氧化物衬垫34可以包括热氧化物、低压四乙基原硅酸盐(LPTEOS)、PECVD氧化物等。可以在低温(诸如400℃或低于400℃)下沉积氧化物衬垫34，在这种情况下应该在高温下致密化氧化物衬垫34以减少逸气。
导电材料36可以密封各个深沟槽32的顶部。在实施例中，导电材料36可以包括多晶硅、Cu、TiCu等或这些的组合。在另一个实施例中，可以用诸如SiGe的其他导电材料填充深沟槽或者通过电镀Ni或Au等填充深沟槽。
图2c示出在导电层36的整个顶面沉积诸如AlCu的导电层38。导电层38可以在后续的接合操作中用作共晶接合材料。可以使用适用于共晶接合的诸如Ge或Au等其他材料来代替AlCu。另外，可以互换导电层38和图案化层20(参见图3f)。图2d示出图案化导电层38和导电材料36以形成电极40之后的器件。
图3a至图3f提供连接MEMS器件晶圆1和覆盖晶圆31的示意性工艺。如图3A所示，MEMS器件晶圆1和覆盖晶圆3通过电极26(位于MEMS器件晶圆1上)和电极40(位于覆盖晶圆31上)之间的共晶接合而接合在一起。这实现了各个MEMS器件与外部元件的互连，例如通过覆盖晶圆31上的连接。可以通过(例如在真空室中实施的)共晶接合工艺控制封装室的压力水平。在示例性实施例中，通过确保封装室内的所有材料因其内在属性或通过上述致密化工艺而具有低逸气性，封装室可以保持约0.1至100mbar的真空度。
接着，如图3b所示，减薄覆盖晶圆31的背面以暴露出填充深沟槽32的导电材料36。减薄工艺可以包括研磨和CMP工艺、深蚀刻工艺或其他可接受的工艺。此时导电材料36实际上形成晶圆通孔42。接着，如图3c所示，在覆盖晶圆31的背面上沉积并图案化隔离氧化物44从而为覆盖晶圆31和暴露的通孔42提供电隔离。
如图3d所示，通过在覆盖晶圆31的背面上电镀而沉积或形成再分布层(RDL)46。RDL46可以包括铜、锡、镍、银等并可以在形成之后进行图案化。如图3e所示，连接凸块48与RDL46形成电接触和物理接触。连接凸块48可以是例如焊球或凸块、Cu凸块或柱等，并可以包括诸如锡的材料或诸如银、无铅锡、铜、这些的组合等其他合适的材料。在连接凸块48是锡凸块的实施例中，可以通过首先经由诸如蒸发、电镀、印刷、焊料转移、球置放等可接受的方法形成锡层，然后实施回流以将材料塑形为所需的凸块形状来形成连接凸块48。可以可选地利用任何合适方法来生产连接凸块48。
在上述实施例中，在MEMS器件晶圆1上形成的Ge电极和在覆盖晶圆31上形成的AlCu电极之间发生共晶接合。在可选的实施例中，如图3f所示，在MEMS器件晶圆1上形成的AlCu电极和在覆盖晶圆31上形成的Ge电极之间发生共晶接合。
图4和图5a至图5h示出另一个实施例的形成。在该实施例中，如上文关于图1a至图1i所述的那样形成和加工MEMS器件晶圆1。从图4所示的步骤开始以不同的方式加工覆盖晶圆51。在该实施例中，在衬底30上形成隔离氧化物50。隔离氧化物50可以包括热氧化物、LPTEOS氧化物、PECVD氧化物等。可以在低温(诸如400℃或低于400℃)下沉积隔离氧化物50，在这种情况下应当在高温下致密化隔离氧化物50以减少逸气。接着沉积并图案化导电层以形成电极52。在实施例中，导电层可以包括AlCu。导电层可以用作共晶接合材料并且可以替换成也适用于共晶接合的导电材料，诸如Ge、Au等。
图5a至图5h示出接合MEMS器件晶圆1和覆盖晶圆51的步骤。如图5a所示，使用共晶接合将MEMS器件晶圆1和覆盖晶圆51接合在一起，类似于上文关于图3a所述的工艺。
如图5b所示，减薄覆盖晶圆51，并在覆盖晶圆51的背面上形成隔离氧化物44。然后蚀刻隔离氧化物44和衬底30从而形成深通孔54，如图5c所示。在形成深通孔54的过程中，隔离氧化物50可以用作蚀刻停止层。如图5d所示，在深通孔54的侧壁上沉积氧化物55。然后可以蚀刻隔离氧化物50通过深通孔54暴露的部分从而从背面暴露电极52，如图5e所示。
图5f示出RDL56的形成，这可以使用例如CVD沉积技术、PVD溅射技术、电镀技术等进行实施。应该注意到，RDL56沿着深通孔54的侧壁延伸并与电极电接触和物理接触。在实施例中，RDL56可以包括多晶硅、Cu、TiCu等或这些的组合。在另一个实施例中，RDL56可以包括其他导电材料，诸如SiGe、Ni、Au等。接着，如图5g所示，形成连接凸块48。上文已经描述过连接凸块48的形成，因此在此不再重复。如图5h所示，电极52可以由Ge形成并且可以与MEMS器件晶圆1上由AlCu形成的电极26共晶接合。
就图6a至图6d、图7a至图7e和图8a至图8f描述又一实施例的形成。首先就图6a至图6d描述MEMS器件晶圆61的加工。可以在衬底62上沉积并图案化氧化物64从而形成氧化物腔65。衬底62可以是硅或可选地可以是GaAs、玻璃等。可以在高温下沉积氧化物64或在高温(﹥500℃)下致密化氧化物64。氧化物腔65为后续形成的MEMS器件限定移动区。如本领域已知的，可以可选地进行多晶硅布线并使其嵌入氧化物64内。
如图6b所示，晶圆66可以与氧化物64熔融接合并被减薄至所需的厚度THK。上文已经描述过熔融接合工艺，因此在此不再重复。举例来说，这种厚度可以在约5μm至约100μm的范围内。可以在熔融接合之后施用退火工艺从而增加氧化物64和晶圆66之间的接合强度。
接着，可以在晶圆66的背面上沉积导电层并对其进行图案化以形成电极68。在实施例中，导电层可以是Ge。导电层可以在后续接合工艺中用作共晶接合材料。可以可选地使用其他适用于共晶接合的材料(诸如Al、AlCu、Au、这些的组合等)来形成电极68。接着，如图6d所示，蚀刻晶圆66以形成MEMS结构70。蚀刻工艺导致在MEMS结构70中形成可移动元件和静态元件。可移动元件沿至少一个轴自由移动。
现参照图7a至图7e描述覆盖晶圆71的加工。图7a示出衬底72，在该衬底中蚀刻浅腔73。浅腔73可以在MEMS结构的可移动元件(参见图6a)和覆盖晶圆71上形成的电极82(参见7e)之间提供间隙控制。在示例性实施例中，MEMS结构的可移动元件与电极82之间的距离可以是约1μm至约5μm。
图7b示出在衬底72中形成深沟槽75。深沟槽75的轮廓(即侧壁)可以是垂直的或楔形的。如图7c所示，可以用氧化物衬垫76和多晶硅材料78填充深沟槽75。如前文所述可以完全填充深沟槽，或者可以将深沟槽填充为在其中留有间隙或接缝，如图7c所示。氧化物衬垫76可以包括热氧化物、LPTEOS氧化物、PECVD氧化物等。如果在低温(诸如400℃或低于400℃)下沉积氧化物衬垫76，那么应当在高温下致密化氧化物衬垫76以减少逸气。多晶硅材料78可以密封深沟槽75的开口。可以使用诸如SiGe、电镀的Cu、Ni、Au等其他导电材料来代替多晶硅材料78。
如图7d所示在多晶硅材料78的顶上沉积或按其他方式形成导电层80，诸如AlCu，并如图7e所示对该导电层进行图案化从而形成电极82。导电层80用作共晶接合材料并可以替换成其他也适用于共晶接合的导电材料，诸如Ge、Au等。
现参照图8a，使用诸如上文所述的共晶接合工艺将MEMS器件晶圆61和覆盖晶圆71接合在一起。可以通过共晶接合工艺控制封装室的压力水平。在示例性实施例中，通过确保封装室内的所有材料因其内在属性或通过上述致密化工艺而具有低逸气性而使该室保持真空。
如图8b所示，减薄覆盖晶圆71从而暴露通孔或沟槽84(在深沟槽75中由多晶硅材料78形成)。然后可以在覆盖晶圆71的背面上形成隔离氧化物86，如图8c所示。
图8d示出RDL88的形成，可以通过沉积或电镀合适的导体形成该RDL，图8e示出形成与RDL88电接触和物理接触的连接凸块90。可以如上文的实施例所述的那样形成连接凸块90。与上文的实施例一样，共晶接合可以发生在MEMS器件晶圆上的Ge电极和覆盖晶圆上的AlCu电极之间(如图8e所示)或发生在MEMS器件晶圆上的AlCu电极和覆盖晶圆上的Ge电极之间，如图8f所示。
就图9a至图9c和图10a至图10h示出又一实施例的形成。在该实施例中，如上文关于图6a至图6d所述的那样形成并加工MEMS器件晶圆61。如下所述加工覆盖晶圆91。覆盖晶圆91包括衬底92，在该衬底中形成浅腔93。浅腔93可以在MEMS器件晶圆61和后续在覆盖晶圆91上形成的电极之间提供间隙控制。
如图9b所示，在衬底92的顶上和浅腔93内沉积氧化物94，并在氧化物94的顶上沉积导电层96。图9c示出图案化导电层96从而形成电极98。在实施例中，导电层96可以包括AlCu。导电层96用作共晶接合材料并可以替换成也适用于共晶接合的导电材料，诸如Ge、Au等。
如图10a所示，以上文中描述的方式，利用电极68和电极98之间的共晶接合使MEMS器件晶圆61与覆盖晶圆91接合。如图10b所示，可以将衬底92减薄至所需的厚度THK，然后在减薄的覆盖晶圆91的背面上形成隔离氧化物102。
图10c示出深通孔或沟槽103的形成，而图10d示出在深通孔或沟槽103的侧壁上形成氧化物104。在深通孔103的形成过程中，氧化物94可以用作蚀刻停止层。然后从深通孔或沟槽103去除氧化物94的暴露部分从而暴露电极98的背面，然后在覆盖晶圆91的背面上和深通孔或沟槽103的侧壁上形成RDL106，包括与电极98电接触和物理接触，分别如图10e和10f所示。
接着形成连接凸块108，如图10g所示。上文已经描述了连接凸块108的形成，因此在此不再重复。虽然共晶接合发生在MEMS器件晶圆61的Ge电极68和覆盖晶圆91上的AlCu电极98之间，但是可选地，共晶接合可以发生在MEMS器件晶圆61上形成的AlCu电极和在覆盖晶圆91上形成的Ge电极之间，如图10h所示。
一个实施例是一种形成微机电系统(MEMS)器件的方法。该方法包括在第一衬底上方形成MEMS结构，其中该MEMS结构包括可移动元件；在第一衬底上方沉积第一导电材料；在第二衬底中蚀刻沟槽；用第二导电材料填充沟槽；然后在第二导电材料和第二衬底上方沉积第三导电材料。该方法还包括接合MEMS结构和第二衬底，其中在第一导电材料和第三导电材料之间进行接合，并且该接合在第一衬底和第二衬底之间形成真空室；以及减薄第二衬底的背面，其中减薄暴露沟槽中的第二导电材料。
另一实施例是一种形成MEMS器件的方法。该方法包括在第一衬底上方形成MEMS结构，其中MEMS结构包括可移动元件；在MEMS结构上沉积第一导电材料；在第二衬底上方沉积第二导电材料；以及共晶接合MEMS结构和第二衬底，其中在第一导电材料和第二导电材料之间进行接合，并且该接合在第一衬底和第二衬底之间形成真空室。该方法还包括在第二衬底的背面中蚀刻沟槽，其中蚀刻暴露第二导电材料；以及用多晶硅材料填充沟槽，其中该多晶硅材料与第二导电材料电接触和物理接触。
又一实施例是一种MEMS器件。该MEMS器件包括MEMS结构、覆盖结构和垂直互连结构。MEMS结构包括位于第一衬底上的致密化介电层、位于介电层上的致密化蚀刻停止层、位于致密化蚀刻停止层上的致密化牺牲层，其中致密化牺牲层具有延伸至致密化蚀刻停止层的凹槽。MEMS结构还包括与牺牲层接合的晶圆，其中该晶圆包括可移动元件和静态元件；以及位于晶圆上方的电极。覆盖结构包括与电极接合的第二衬底。垂直互连结构包括穿过第二衬底的至少一个通孔；和位于该至少一个通孔内的导电材料，该导电材料与电极电连接。
尽管已经详细地描述了本发明实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明将很容易地理解，可以根据本发明利用现有的或今后开发的用于执行与本文所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤。因此，所附权利要求应该在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (18)

1.一种形成微机电系统(MEMS)器件的方法，包括：
在第一衬底上方形成MEMS结构，其中所述MEMS结构包括可移动元件；
在所述第一衬底上方沉积第一导电材料；
在第二衬底中蚀刻沟槽；
用第二导电材料填充所述沟槽；
在所述第二导电材料和所述第二衬底上方沉积第三导电材料；
致密化所述第一衬底和所述第二衬底；
接合所述MEMS结构和所述第二衬底，其中所述接合在所述第一导电材料和所述第三导电材料之间进行，并且所述接合在所述第一衬底和所述第二衬底之间形成真空室；以及
减薄所述第二衬底的背面，其中所述减薄暴露所述沟槽中的第二导电材料；
其中，形成所述MEMS结构包括：
在所述第一衬底上沉积第一介电层；
在所述第一介电层上沉积蚀刻停止层；
在所述蚀刻停止层上沉积第二介电层；
致密化所述第一介电层、所述蚀刻停止层和所述第二介电层；
在所述第二介电层中蚀刻沟槽，其中所述蚀刻在所述沟槽中暴露蚀刻停止层；
在所述第二介电层上熔融接合晶圆；
在所述晶圆上沉积第三介电层，其中所述第三介电层的厚度在所述MEMS结构和所述第三导电材料之间提供间隙；
在所述第三介电层和所述晶圆中蚀刻沟槽，其中所述第三介电层和所述晶圆中的一个或多个沟槽与所述第二介电层中的沟槽对准；
在所述第三介电层、所述晶圆和所述第二介电层中的沟槽中沉积多晶硅材料；
蚀刻所述晶圆以形成所述可移动元件；以及
蚀刻所述第三介电层和所述第二介电层，其中所述蚀刻允许所述可移动元件沿着至少一个轴自由移动。
2.根据权利要求1所述的方法，其中，所述第二导电材料是多晶硅。
3.根据权利要求1所述的方法，还包括：
在所述第二衬底的背面上方沉积再分布层，其中所述再分布层与所述第二导电材料电接触和物理接触；以及
在所述再分布层上形成接触凸块。
4.根据权利要求1所述的方法，其中，所述第一导电材料是铝铜合金，所述第三导电材料是锗。
5.根据权利要求1所述的方法，其中，所述第一导电材料是锗，所述第三导电材料是铝铜合金。
6.根据权利要求1所述的方法，其中，形成所述MEMS结构替换为：
在所述第一衬底上沉积第一介电层；
图案化所述第一介电层；
在所述第一介电层上熔融接合晶圆；
在所述晶圆上沉积所述第一导电材料；以及
蚀刻所述晶圆以形成所述可移动元件，其中所述蚀刻允许所述可移动元件沿着至少一个轴自由移动。
7.根据权利要求1所述的方法，其中，接合所述第一衬底和所述第二衬底采用共晶接合工艺。
8.根据权利要求1所述的方法，其中，所述真空室的真空度为0.1mbar至100mbar。
9.根据权利要求1所述的方法，还包括：
在用所述第二导电材料填充所述沟槽之前，在所述第二衬底中蚀刻浅凹槽；
在所述浅凹槽中沉积所述第二导电材料；
在所述浅凹槽中沉积所述第三导电材料；以及
图案化所述第二导电材料和所述第三导电材料从而形成电极，其中所述浅凹槽在所述电极和所述可移动元件之间提供间隙控制。
10.一种形成MEMS器件的方法，包括：
在第一衬底上方形成MEMS结构，其中所述MEMS结构包括可移动元件；
在所述MEMS结构上沉积第一导电材料；
在第二衬底上方沉积第二导电材料；
共晶接合所述MEMS结构和所述第二衬底，其中所述接合在所述第一导电材料和所述第二导电材料之间进行，并且所述接合在所述第一衬底和所述第二衬底之间形成真空室；
在所述第二衬底的背面中蚀刻沟槽，其中所述蚀刻暴露所述第二导电材料；以及
用多晶硅材料填充所述沟槽，其中所述多晶硅材料与所述第二导电材料电接触和物理接触；
其中，形成所述MEMS结构包括：
在所述第一衬底上沉积第一介电层；
在所述第一介电层上沉积蚀刻停止层；
在所述蚀刻停止层上沉积第二介电层；
致密化所述第一介电层、所述蚀刻停止层和所述第二介电层；
在所述第二介电层中蚀刻沟槽，其中所述蚀刻在所述沟槽中暴露蚀刻停止层；
在所述第二介电层上熔融接合晶圆；
在所述晶圆上沉积第三介电层，其中所述第三介电层的厚度在所述MEMS结构和所述第二导电材料之间提供间隙；
在所述第三介电层和所述晶圆中蚀刻沟槽，其中所述第三介电层和所述晶圆中的一个或多个沟槽与所述第二介电层中的沟槽对准；
在所述第三介电层、所述晶圆和所述第二介电层中的沟槽中沉积多晶硅材料；
蚀刻所述晶圆以形成所述可移动元件；以及
蚀刻所述第三介电层和所述第二介电层，其中所述蚀刻允许所述可移动元件沿着至少一个轴自由移动。
11.根据权利要求10所述的方法，其中，形成所述MEMS结构替换为：
在所述第一衬底上沉积第一介电层；
图案化所述第一介电层；
在所述第一介电层上熔融接合晶圆；
在所述晶圆上沉积所述第一导电材料；以及
蚀刻所述晶圆以形成所述可移动元件，其中所述蚀刻允许所述可移动元件沿着至少一个轴自由移动。
12.根据权利要求10所述的方法，其中，所述第一导电材料是铝铜合金，所述第二导电材料是锗。
13.根据权利要求10所述的方法，还包括：
在所述第二衬底的背面上方沉积再分布层，其中所述再分布层与所述多晶硅材料电接触和物理接触；以及
在所述再分布层上形成接触凸块。
14.一种MEMS器件，包括：
MEMS结构，包括：
位于第一衬底上的致密化介电层；
位于所述致密化介电层上的致密化蚀刻停止层；
位于所述致密化蚀刻停止层上的致密化牺牲层，其中所述致密化牺牲层具有延伸至所述致密化蚀刻停止层的凹槽；
与所述致密化牺牲层接合的晶圆，其中所述晶圆包括可移动元件和静态元件；和
位于所述晶圆上方的电极；
覆盖结构，包括与所述电极接合的第二衬底；以及
垂直互连结构，包括：
穿过所述第二衬底的至少一个通孔；和
位于所述至少一个通孔内的导电材料，所述导电材料与所述电极电连接。
15.根据权利要求14所述的MEMS器件，其中，所述导电材料包括多晶硅。
16.根据权利要求14所述的MEMS器件，其中，所述MEMS结构还包括：
与所述晶圆和所述致密化牺牲层的侧面邻接的多晶硅材料；以及
位于所述可移动元件中的多晶硅凸块。
17.根据权利要求14所述的MEMS器件，其中，所述垂直互连结构还包括位于所述第二衬底中的浅凹槽，所述导电材料从所述至少一个通孔延伸至所述浅凹槽内，所述导电材料和所述可移动元件之间的距离为1μm至5μm。
18.根据权利要求14所述的MEMS器件，其中，所述垂直互连结构还包括：
位于所述第二衬底背面上方的再分布层，其中所述再分布层与所述至少一个通孔中的导电材料电接触和物理接触；以及
位于所述再分布层上的接触凸块。
CN201210556596.4A 2012-01-04 2012-12-20 Mems器件及其形成方法 Active CN103193193B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261583048P 2012-01-04 2012-01-04
US61/583,048 2012-01-04
US13/571,264 2012-08-09
US13/571,264 US8987059B2 (en) 2012-01-04 2012-08-09 MEMS devices and methods of forming same

Publications (2)

Publication Number Publication Date
CN103193193A CN103193193A (zh) 2013-07-10
CN103193193B true CN103193193B (zh) 2016-03-30

Family

ID=48694191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210556596.4A Active CN103193193B (zh) 2012-01-04 2012-12-20 Mems器件及其形成方法

Country Status (2)

Country Link
US (5) US8987059B2 (zh)
CN (1) CN103193193B (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987059B2 (en) 2012-01-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same
FR3002219B1 (fr) * 2013-02-19 2015-04-10 Commissariat Energie Atomique Procede de fabrication d'une structure micromecanique et/ou nanomecanique comportant une surface poreuse
US8877559B2 (en) 2013-03-15 2014-11-04 Globalfoundries Inc. Through-silicon via with sidewall air gap
SE538311C2 (sv) * 2013-08-26 2016-05-10 Silex Microsystems Ab Tunn övertäckande struktur för MEMS-anordningar
US9505610B2 (en) * 2013-09-25 2016-11-29 Intel Corporation Device, system and method for providing MEMS structures of a semiconductor package
DE102013224623B4 (de) 2013-11-29 2022-10-06 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Bauelements
US9352956B2 (en) 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9238578B2 (en) * 2014-03-07 2016-01-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with stress release and thermal insulation
DE102014211558A1 (de) * 2014-06-17 2015-12-17 Robert Bosch Gmbh Mikroelektromechanisches System und Verfahren zum Herstellen eines mikroelektromechanischen Systems
CN105819394A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
CN105826243A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶圆键合方法以及晶圆键合结构
US9446948B1 (en) 2015-02-26 2016-09-20 Analog Devices, Inc. Apparatus and method of forming a MEMS device with etch channels
TWI645479B (zh) 2015-05-13 2018-12-21 財團法人工業技術研究院 貼合結構、其製造方法及晶粒結構
WO2016204693A1 (en) * 2015-06-17 2016-12-22 Agency For Science, Technology And Research Semiconductor packages and methods for fabricating semiconductor packages
DE102015211778A1 (de) * 2015-06-25 2016-12-29 Robert Bosch Gmbh Verfahren zur Herstellung einer mikromechanischen Struktur sowie ein Bauelement mit dieser mikromechanischen Struktur
CN104891419B (zh) * 2015-06-29 2016-11-09 歌尔股份有限公司 一种mems惯性传感器及其制造方法
US9567209B1 (en) 2015-09-03 2017-02-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10494252B2 (en) * 2015-09-22 2019-12-03 Taiwan Semiconductor Manufacturing Company Ltd. MEMS devices and methods of manufacturing the same
US10155656B2 (en) * 2015-10-19 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-poly connection for parasitic capacitor and die size improvement
US9567208B1 (en) 2015-11-06 2017-02-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for fabricating the same
US10442686B2 (en) * 2015-12-23 2019-10-15 Danmarks Tekniske Universitet Method for manufacturing a hollow MEMS structure
US11078075B2 (en) 2015-12-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Packaging method and associated packaging structure
US9884758B2 (en) 2016-01-15 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Selective nitride outgassing process for MEMS cavity pressure control
US9957156B2 (en) 2016-03-24 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Bond rings in semiconductor devices and methods of forming same
US9938134B2 (en) 2016-04-14 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Getter electrode to improve vacuum level in a microelectromechanical systems (MEMS) device
US10280076B2 (en) 2016-04-15 2019-05-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10273141B2 (en) 2016-04-26 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Rough layer for better anti-stiction deposition
US10097030B2 (en) 2016-04-29 2018-10-09 Taiwan Semiconductor Manufacturing Co., Ltd Packaged semiconductor devices with wireless charging means
US9828234B2 (en) 2016-04-29 2017-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor MEMS structure and manufacturing method thereof
US20170328942A1 (en) * 2016-05-10 2017-11-16 Ultimems, Inc. Electrostatic scanner having sensing comb assemblies
US10025442B2 (en) 2016-05-20 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitive fingerprint sensor
US10737936B2 (en) 2016-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for fabricating the same
US10160639B2 (en) 2016-06-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure for MEMS Device
US10131541B2 (en) 2016-07-21 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS devices having tethering structures
US10202278B2 (en) 2016-09-02 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure with cavity spacing monitoring functions
US10192850B1 (en) 2016-09-19 2019-01-29 Sitime Corporation Bonding process with inhibited oxide formation
US10065852B2 (en) 2016-09-26 2018-09-04 Taiwan Semiconductor Manufacturing Company Ltd. MEMS device and manufacturing method thereof
US10087071B2 (en) 2016-10-25 2018-10-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10618801B2 (en) 2016-11-10 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS structure with bilayer stopper and method for forming the same
US9796582B1 (en) 2016-11-29 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrating complementary metal-oxide-semiconductor (CMOS) devices with microelectromechanical systems (MEMS) devices using a flat surface above a sacrificial layer
US9834435B1 (en) 2016-11-29 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US10029910B1 (en) 2017-03-02 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Formation method of MEMS device structure with cavities
DE102017207887B3 (de) * 2017-05-10 2018-10-31 Infineon Technologies Ag Verfahren zur Herstellung von gehäusten MEMS-Bausteinen auf Waferebene
CN107235468A (zh) * 2017-05-22 2017-10-10 苏州敏芯微电子技术股份有限公司 一种微机电系统器件及其制造方法
US10301171B1 (en) * 2017-11-13 2019-05-28 Globalfoundries Singapore Pte. Ltd. Wafer level packaging for MEMS device
CN109378296B (zh) * 2018-10-11 2020-12-01 深圳市修颐投资发展合伙企业（有限合伙） 电子零件与基板互连方法
US11289404B2 (en) 2020-01-17 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN111508828A (zh) * 2020-03-26 2020-08-07 长江存储科技有限责任公司 3d存储器件及其制造方法
CN112624031B (zh) * 2020-12-18 2022-10-21 北京航天控制仪器研究所 一种带有过刻蚀阻挡层的mems结构及其制备方法
US11841561B2 (en) 2021-04-22 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon photonic device with backup light paths
US20230232159A1 (en) 2022-01-18 2023-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Top notch slit profile for mems device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1683234A (zh) * 2004-04-13 2005-10-19 财团法人汉城大学校产学协力财团 在真空状态下封装mems装置的方法以及用该方法生产的装置
US7615833B2 (en) * 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same
TW201107230A (en) * 2009-08-28 2011-03-01 Miradia Inc MEMS device and manufacturing method thereof
CN102197479A (zh) * 2008-10-30 2011-09-21 Nxp股份有限公司 具有金属膏的基板贯通过孔和重分布层

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6936918B2 (en) * 2003-12-15 2005-08-30 Analog Devices, Inc. MEMS device with conductive path through substrate
KR100772321B1 (ko) * 2006-06-14 2007-10-31 매그나칩 반도체 유한회사 Ｍｅｍｓ 소자의 패키지 및 그 제조방법
US8872287B2 (en) * 2008-03-27 2014-10-28 United Microelectronics Corp. Integrated structure for MEMS device and semiconductor device and method of fabricating the same
DE102008042350A1 (de) * 2008-09-25 2010-04-01 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zu dessen Herstellung
JP4793496B2 (ja) * 2009-04-06 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
WO2010139067A1 (en) * 2009-06-02 2010-12-09 Micralyne Inc. Semi-conductor sensor fabrication
US8486744B2 (en) * 2010-09-28 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple bonding in wafer level packaging
US8569090B2 (en) * 2010-12-03 2013-10-29 Babak Taheri Wafer level structures and methods for fabricating and packaging MEMS
US8525278B2 (en) * 2011-08-19 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device having chip scale packaging
US8987059B2 (en) 2012-01-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1683234A (zh) * 2004-04-13 2005-10-19 财团法人汉城大学校产学协力财团 在真空状态下封装mems装置的方法以及用该方法生产的装置
US7615833B2 (en) * 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same
CN102197479A (zh) * 2008-10-30 2011-09-21 Nxp股份有限公司 具有金属膏的基板贯通过孔和重分布层
TW201107230A (en) * 2009-08-28 2011-03-01 Miradia Inc MEMS device and manufacturing method thereof

Also Published As

Publication number Publication date
CN103193193A (zh) 2013-07-10
US20130168852A1 (en) 2013-07-04
US11180365B2 (en) 2021-11-23
US20170066647A1 (en) 2017-03-09
US8987059B2 (en) 2015-03-24
US10099919B2 (en) 2018-10-16
US20150158723A1 (en) 2015-06-11
US10457550B2 (en) 2019-10-29
US20200062588A1 (en) 2020-02-27
US20190047851A1 (en) 2019-02-14
US9499396B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
CN103193193B (zh) Mems器件及其形成方法
TWI463584B (zh) 將淺溝槽隔離及穿透基板之通孔整合至積體電路設計中
US8987137B2 (en) Method of fabrication of through-substrate vias
US9034757B2 (en) Method for manufacturing a component having an electrical through-connection
US9472504B2 (en) Semiconductor having a high aspect ratio via
US9054081B2 (en) Semiconductor device having through-substrate via with insulating portion
US8658534B2 (en) Method for producing a semiconductor component, and semiconductor component
CN102420210A (zh) 具有硅通孔(tsv)的器件及其形成方法
EP3306654B1 (en) Method for etching through-silicon vias and corresponding semiconductor device
TWI643304B (zh) 具貫穿接點的構件及其製造方法
US9257337B2 (en) Semiconductor structure and manufacturing method thereof
EP2648214B1 (en) Methods of producing a semiconductor device with a through-substrate via
US11488840B2 (en) Wafer-to-wafer interconnection structure and method of manufacturing the same
JP2016048743A (ja) 半導体装置及びその製造方法
CN117038576A (zh) 高密度的简易硅基垂直互连封装方法、装置及基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant