CN102299133A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN102299133A
CN102299133A CN2010102150931A CN201010215093A CN102299133A CN 102299133 A CN102299133 A CN 102299133A CN 2010102150931 A CN2010102150931 A CN 2010102150931A CN 201010215093 A CN201010215093 A CN 201010215093A CN 102299133 A CN102299133 A CN 102299133A
Authority
CN
China
Prior art keywords
hole
via hole
semiconductor structure
forms
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102150931A
Other languages
English (en)
Other versions
CN102299133B (zh
Inventor
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010215093.1A priority Critical patent/CN102299133B/zh
Priority to US13/142,631 priority patent/US8415806B2/en
Priority to PCT/CN2011/000290 priority patent/WO2011160419A1/zh
Publication of CN102299133A publication Critical patent/CN102299133A/zh
Application granted granted Critical
Publication of CN102299133B publication Critical patent/CN102299133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请公开了一种半导体结构及其制造方法。该半导体结构包括：半导体衬底，包括相对的第一表面和第二表面；以及硅通孔，贯穿所述半导体衬底形成；其中，所述硅通孔包括：第一通孔，穿过所述第一表面形成；以及第二通孔，穿过所述第二表面形成且与所述第一通孔电连接；所述第一通孔和第二通孔是分别形成的。本发明的实施例适用于3D集成电路的制造。

Description

半导体结构及其制造方法
技术领域
本发明涉及半导体制造领域，更具体地，涉及一种带有双硅通孔结构的半导体结构及其制造方法。
背景技术
随着集成电路的不断发展，半导体器件的尺寸越来越小，在更小的芯片上集成更多的器件成为半导体界主流的趋势。
在3D集成电路中，需要将半导体芯片之间进行结合或互连，对于越来越小的芯片，芯片互连工艺也开始变得困难。常规的芯片互连工艺通常按照这样的方式进行：首先，如图1所示，在半导体芯片100的上表面上形成硅通孔200，芯片上可能已经形成了半导体器件300；接着将硅通孔与半导体器件300或者半导体器件300的局部互连通过互连结构400进行连接；然后，如图2所示，将整个半导体芯片100翻转过来，并将下表面研磨打薄至硅通孔200露出；最后，可以将露出的硅通孔与其他芯片的硅通孔之间进行互连从而完成芯片之间的互连。
采用这种工艺通常需要将半导体芯片打薄至厚度为150um以下，这对工艺以及费用上的要求都很高。
有鉴于此，需要提供一种新颖的半导体结构及其制造方法，以简化工艺流程，节省成本。
发明内容
本发明的目的在于提供一种半导体结构及其制造方法，以克服上述现有技术中的问题。
根据本发明的一方面，提供了一种半导体衬底，包括相对的第一表面和第二表面；以及硅通孔，贯穿半导体衬底形成；其中，所述硅通孔包括：第一通孔，穿过第一表面形成；以及第二通孔，穿过第二表面形成且与第一通孔电连接；所述和第一通孔和第二通孔是分别形成的。
优选地，第一通孔可以包括：第一过孔；第一绝缘层，覆盖所述第一过孔的侧壁；第一阻挡层，覆盖第一绝缘层的侧壁；以及第一导电塞，形成于第一阻挡层内。
优选地，第二通孔包括：第二过孔；过孔侧墙，形成于第二过孔的侧壁；第二阻挡层，形成在过孔侧墙的内壁；以及第二导电层，形成于第二阻挡层围成的空间内。
并且第二导电层与第一导电层电连接。
过孔侧墙可以由氧化物或氮化物形成。第二阻挡层可以由包括TaN、TiN、Ta、Ti、TiSiN、TaSiN、TiW、WN或Ru中的一种或多种的组合形成。
优选地，该半导体结构进一步包括：第二绝缘层，围绕第二通孔形成于第二表面上。
根据本发明的另一方面，提供了一种半导体结构的制造方法，包括：提供半导体衬底以及贯穿半导体衬底形成硅通孔。其中，提供的半导体衬底包括相对的第一表面和第二表面。
硅通孔的形成具体包括：穿过所述第一表面形成第一通孔；以及穿过所述第二表面形成第二通孔，所述第一通孔与第二通孔电连接。
具体地，形成第一通孔可以包括：穿过第一表面形成第一过孔；覆盖第一过孔的侧壁形成第一绝缘层；覆盖第一绝缘层的侧壁形成第一阻挡层；以及在第一阻挡层内形成第一导电塞。
具体地，形成第二通孔可以包括：穿过第二表面形成第二过孔；覆盖第二过孔的侧壁形成过孔侧墙；在过孔侧墙内壁上形成第二阻挡层；在第二阻挡层围成的空间内形成第二导电塞。
优选地，在本发明的实施例中，在穿过第二表面形成第二过孔之前，进一步包括在第二表面上形成第二绝缘层的步骤。因此穿过第二表面形成第二过孔的步骤具体为：穿过第二绝缘层和第二表面形成第二过孔。
在上述方案中，优选地，第一通孔和第二通孔中至少有一个连接集成电路。
根据本发明实施例提供的半导体结构及其制造方法，硅通孔由两部分形成，除了由常规的硅通孔形成方法形成的第一通孔之外，在衬底的第二表面还形成了第二通孔，在本发明的实施例中，半导体衬底无需研磨打薄，从而节省了工艺，也节省了费用，保证了成品率和良品率。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1-2示出了现有技术中形成硅通孔过程的示意图；
图3-11示出了根据本发明实施例制作半导体结构的流程中各步骤的结构剖面图。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
图3-11详细示出了根据本发明实施例制作包括半导体结构流程中各步骤的剖面图。以下，将参照这些附图来对根据本发明实施例的各个步骤以及由此得到的半导体结构予以详细说明。
首先，如图3所示，提供一个半导体衬底1000。半导体衬底1000可以包括任何适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、SOI(绝缘体上硅)、碳化硅、砷化镓或者任何Ⅲ/Ⅴ族化合物半导体等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，半导体衬底1000可以包括各种掺杂配置。此外，半导体衬底1000可以可选地包括外延层，可以被应力改变以增强性能。另外，半导体衬底1000上可能形成有半导体器件以及器件的局部互连结构等等。
在本发明的一个实施例中，在半导体衬底1000上形成有半导体器件1001，以及半导体器件1001的后道互连结构1002，这些结构形成半导体衬底上的绝缘层1003上，绝缘层可以是氧化物、氮化物或磷硅玻璃等材料或其他材料形成。
为了以后的描述方便起见，将图3中所示的上表面称为半导体衬底的第一表面，下表面称为半导体衬底的第二表面，在后续工艺中，即使将半导体衬底翻转，也仍然采用这个称呼。
如图4所示，在半导体衬底1000上形成第一通孔100。具体地，可以首先在第一表面上方另淀积一层绝缘层(图中未标示出)，例如SiO2或者是其他的层间介质材料。这一绝缘层的形成为常规技术，为本领域普通技术人员熟知的技术。然后从第一表面刻蚀半导体衬底，形成图4中的第一过孔1004，刻蚀的方法可以采用光刻胶掩膜覆盖其余部分，并使用各向异性的干法刻蚀。接着在第一过孔1004的侧壁上形成第一绝缘层1005，形成第一绝缘层1005的材料可以是氧化物或氮化物或其他材料，本发明的实施例中采用SiO2。然后还可以在第一绝缘层1005的内壁上形成第一阻挡层1006，阻挡层的材料可以包括TaN、TiN、Ta、Ti、TiSiN、TaSiN、TiW、WN或Ru中的一种或多种的组合，能够起到防止导电塞中的原子扩散的作用，从而避免器件的性能恶化。最后在第一阻挡层1006围成的空间内形成第一导电塞1007，例如可以是W、Co、Ni或Cu等材料。最后需要对第一表面进行CMP(Chemical Mechanical Polish，化学机械抛光)处理。这样就形成了第一通孔100，形成的方法与常规的硅通孔形成方法是相同的。其中形成第一绝缘层1005、第一阻挡层1006和第一导电塞1007的方法可以是化学气相淀积、分子束淀积、原子气相淀积、溅射等常规方法或其它方法。
如图4所示，在一般的工艺中，在形成第一通孔时，与后道互连结构1002电连接形成另一互连结构1008。
接着，如图5所示，进一步将第一通孔100与互连结构1008通过另一互连结构1009进行互连。在形成互连的过程中，可以进一步在半导体衬底1000的上表面上形成绝缘层(图中未标示出)。
如图6所示，将半导体衬底1000进行翻转，使得第二表面朝上。
接着，如图7所示，可以在第二表面上形成第二绝缘层1010，材料可以是氧化物、氮化物或其他介质材料等。在本发明的实施例中第二绝缘层1010选择SiO2，可以通过淀积或热氧化形成。接着在第二绝缘层1010上涂覆一层光刻胶，并且根据第一通孔100的形状对光刻胶进行图案化，从而形成图案化的光刻胶1011。
如图8所示，以图案化后的光刻胶1011作为掩膜，从第二表面上的绝缘层1010开始，对半导体衬底进行刻蚀，形成第二过孔1012。接着将光刻胶1011去除。
如图9所示，在第二过孔1012中形成过孔侧墙1013。具体地，可以先在过孔中淀积一层氧化物、氮化物或其他介质材料，厚度可以为5-50nm，本发明的实施例中采用SiO2。接着采用RIE(Reactive Ion Etching，反应离子刻蚀)处理，使得SiO2层形成第二过孔1012中的过孔侧墙1013。
接着如图10所示，在过孔侧墙1013形成之后，在过孔侧墙的内壁以及第二过孔1012底部上形成第二阻挡层1014。这个阻挡层也是用来阻挡金属原子扩散到半导体结构的其它部分，例如半导体器件等，从而影响到器件的性能，例如短路等问题。第二阻挡层1014的材料可以是包括TaN、TiN、Ta、Ti、TiSiN、TaSiN、TiW、WN或Ru中的一种或多种的组合。然后在第二阻挡层1014形成空间内淀积形成第二导电塞1015，例如可以采用淀积或溅射等方法形成，第二导电塞1015可以是W、Co、Ni或Cu等材料。最后通过CMP处理半导体衬底的第二表面，从而形成了如图10所示的第二通孔200。并且第二通孔200与第一通孔100的导电材料相接，从而实现电连接。
至此就完成根据本发明实施例得到的一个半导体结构10。如图10所示，该半导体结构10包括半导体衬底1000以及硅通孔。半导体衬底1000上包括相对的第一表面和第二表面。硅通孔，贯穿半导体衬底1000形成；其中，硅通孔包括：第一通孔100，穿过第一表面形成，以及第二通孔200，穿过第二表面形成且与第一通孔电连接。
优选地，第一通孔100可以包括：第一过孔1004、第一绝缘层1005、第一阻挡层1006，以及第一导电塞1007。第一过孔1004穿过第一表面形成，第一绝缘层1005覆盖第一过孔1004的侧壁形成，第一阻挡层1006覆盖第一绝缘层1005的侧壁，第一导电塞1007形成于第一阻挡层1006形成空间内。第一导电塞1007和第一阻挡层1006共同形成了第一导电层。第一导电层也可以仅仅由第一金属塞1007形成。
优选地，第二通孔200包括：第二过孔1012、过孔侧墙1013、第二阻挡层1014以及第二导电塞1017。第二过孔1012穿过第二表面形成，过孔侧墙1013形成于第二过孔1012的侧壁，第二阻挡层1014形成在第二过孔1012的底部和过孔侧墙1013的内壁，第二导电塞1015形成于第二阻挡层1014围成的空间内。并且第二导电塞1015与第一导电塞1017电连接。第二导电塞1017和第二阻挡层1014共同形成第二导电层，第二导电层也可以仅仅由第二导电塞1017形成。
其中，第一阻挡层1006和第二阻挡层1014的材料可以包括TaN、TiN、Ta、Ti、TiSiN、TaSiN、TiW、WN或Ru中的一种或多种的组合，能够起到防止导电材料中的原子扩散的作用。
过孔侧墙1013可以由氧化物或氮化物形成。
优选地，该半导体结构进一步包括：第二绝缘层1010，其围绕第二通孔200形成于第二表面上。
在上述方案中，优选地，第一通孔或第二通孔中至少有一个与其他的集成电路连接。例如，图10中，由半导体器件1001、互连结构1002组成的集成电路则与第一通孔通过互连结构1008进行互连。
为了将图10所示的结构与其它半导体芯片或半导体结构连接形成3D集成电路，或者为形成的3D集成电路供电或进行外部信号的输入/输出(I/O)，需要将对应的半导体结构的硅通孔与其它半导体芯片或半导体结构中的硅通孔进行电连接。
如图11所示，将另一半导体结构10’与半导体结构10进行连接。另一半导体结构10’上可以包括与半导体结构10对应的半导体器件1001’以及硅通孔100’等。可以通过互联结构1016将两个半导体结构进行互连，从而形成3D集成电路。
可选地，另一半导体结构10’上也可以形成有本发明实施例中所示的双硅通孔结构，例如可以包括第一通孔100’和第二通孔200’形成。本发明实施例对此不做限制。
本发明的实施例，在半导体衬底的一个表面上形成第一通孔，接着在半导体衬底的另一表面形成第二通孔，从而形成双硅通孔的结构，这种方法无需将半导体衬底进行研磨打薄，工艺操作简单，因此能够节省工序，并且节省成本。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。

Claims (16)

1.一种半导体结构，包括：
半导体衬底，包括相对的第一表面和第二表面；
以及硅通孔，贯穿所述半导体衬底形成；
其中，所述硅通孔包括：第一通孔，穿过所述第一表面形成；以及第二通孔，穿过所述第二表面形成且与所述第一通孔电连接；所述第一通孔和第二通孔是分别形成的。
2.根据权利要求1所述的半导体结构，其中，所述第一通孔包括：第一过孔；第一绝缘层，覆盖所述第一过孔的侧壁；以及第一导电层，形成于所述第一绝缘层围成的空间内。
3.根据权利要求2所述的半导体结构，所述第一导电层包括：第一阻挡层，形成于所述第一绝缘层的内壁上；以及第一导电塞，形成于所述第一阻挡层围成的空间内。
4.根据权利要求1所述的半导体结构，其中，所述第二通孔包括：第二过孔；过孔侧墙，形成于所述第二过孔的侧壁；以及第二导电层，形成于所述过孔侧墙围成的空间内；并且所述第二导电层与第一导电层电连接。
5.根据权利要求4所述的半导体结构，所述过孔侧墙由氧化物或氮化物形成。
6.根据权利要求4所述的半导体结构，所述第二导电层包括：第二阻挡层，形成在所述第二过孔的底部和过孔侧墙的内壁；以及第二导电塞，形成于所述第二阻挡层围成的空间内。
7.根据权利要求4所述的半导体结构，所述第二阻挡层由包括TaN、TiN、Ta、Ti、TiSiN、TaSiN、TiW、WN或Ru中的任一种或多种的组合形成。
8.根据权利要求1所述的半导体结构，其中所述第一通孔和第二通孔中至少有一个连接集成电路。
9.根据权利要求1至8中任一项所述的半导体结构，进一步包括：第二绝缘层，围绕所述第二通孔形成于所述第二表面上。
10.一种半导体结构的制造方法，包括：
提供半导体衬底，所述半导体衬底包括相对的第一表面和第二表面；
贯穿所述半导体衬底形成硅通孔，包括：穿过所述第一表面形成第一通孔；以及穿过所述第二表面形成第二通孔；
其中，所述第一通孔与第二通孔电连接。
11.根据权利要求10所述的方法，其中，形成第一通孔包括：
穿过所述第一表面形成第一过孔；
覆盖所述第一过孔的侧壁形成第一绝缘层；
在所述第一绝缘层围成的空间内形成第一导电层。
12.根据权利要求11所述的方法，形成所述第一导电层包括：
覆盖所述第一绝缘层的侧壁形成第一阻挡层；
在所述第一阻挡层内形成第一金属塞。
13.根据权利要求10所述的方法，其中，形成第二通孔包括：
穿过所述第二表面形成第二过孔；
覆盖所述第二过孔的侧壁形成过孔侧墙；
在所述过孔侧墙围成的空间内形成第二导电层。
14.根据权利要求13所述的方法，形成第二导电层包括：
在所述第二过孔的底部和过孔侧墙内壁上形成第二阻挡层；
在所述第二阻挡层内形成第二金属塞。
15.根据权利要求10所述的方法，所述第一通孔和第二通孔中至少有一个连接集成电路。
16.根据权利要求10至15中任一项所述的方法，在穿过所述第二表面形成第二过孔之前，进一步包括：
在所述第二表面上形成第二绝缘层；
则穿过所述第二表面形成第二过孔包括：穿过所述第二绝缘层和第二表面形成第二过孔。
CN201010215093.1A 2010-06-22 2010-06-22 半导体结构及其制造方法 Active CN102299133B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010215093.1A CN102299133B (zh) 2010-06-22 2010-06-22 半导体结构及其制造方法
US13/142,631 US8415806B2 (en) 2010-06-22 2011-02-24 Semiconductor structure and method for manufacturing the same
PCT/CN2011/000290 WO2011160419A1 (zh) 2010-06-22 2011-02-24 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010215093.1A CN102299133B (zh) 2010-06-22 2010-06-22 半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102299133A true CN102299133A (zh) 2011-12-28
CN102299133B CN102299133B (zh) 2014-02-19

Family

ID=45359443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010215093.1A Active CN102299133B (zh) 2010-06-22 2010-06-22 半导体结构及其制造方法

Country Status (3)

Country Link
US (1) US8415806B2 (zh)
CN (1) CN102299133B (zh)
WO (1) WO2011160419A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077932A (zh) * 2013-02-05 2013-05-01 江苏物联网研究发展中心 高深宽比通孔的互连结构及制作方法
CN103367285A (zh) * 2013-07-26 2013-10-23 中国科学院微电子研究所 一种通孔结构及其制作方法
CN103378058A (zh) * 2012-04-20 2013-10-30 南亚科技股份有限公司 半导体芯片以及其形成方法
CN103378057A (zh) * 2012-04-20 2013-10-30 南亚科技股份有限公司 半导体芯片以及其形成方法
CN103378059A (zh) * 2012-04-27 2013-10-30 南亚科技股份有限公司 穿硅通孔与其形成方法
CN104347492A (zh) * 2013-08-09 2015-02-11 上海微电子装备有限公司 具有高深宽比的通孔结构及多晶片互联的制造方法
CN104733435A (zh) * 2013-12-19 2015-06-24 台湾积体电路制造股份有限公司 3dic互连装置和方法
CN104752392A (zh) * 2013-12-26 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN107017200A (zh) * 2016-01-26 2017-08-04 格罗方德半导体公司 具有金属塞的ic结构的制造
US9941249B2 (en) 2014-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Company Multi-wafer stacking by Ox-Ox bonding
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US10269768B2 (en) 2014-07-17 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
US10304818B2 (en) 2013-12-26 2019-05-28 Taiwan Semiconductor Manufacturing Company Method of manufacturing semiconductor devices having conductive plugs with varying widths
WO2024198767A1 (zh) * 2023-03-30 2024-10-03 华为技术有限公司 一种芯片金属化的方法和芯片

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8361875B2 (en) * 2009-03-12 2013-01-29 International Business Machines Corporation Deep trench capacitor on backside of a semiconductor substrate
JP5574639B2 (ja) * 2009-08-21 2014-08-20 三菱電機株式会社 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325166A (zh) * 2007-06-11 2008-12-17 台湾积体电路制造股份有限公司 集成电路的结构及其形成方法
CN101483150A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种加工硅通孔互连结构的工艺方法
CN101656197A (zh) * 2008-08-19 2010-02-24 台湾积体电路制造股份有限公司 硅通孔键合结构
US20100096738A1 (en) * 2008-10-16 2010-04-22 Texas Instruments Incorporated Ic die having tsv and wafer level underfill and stacked ic devices comprising a workpiece solder connected to the tsv
CN101728371A (zh) * 2008-10-21 2010-06-09 台湾积体电路制造股份有限公司 集成电路结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
US6716737B2 (en) * 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
CN100517623C (zh) * 2006-12-05 2009-07-22 中芯国际集成电路制造(上海)有限公司 晶片压焊键合方法及其结构
CN101330067B (zh) * 2007-06-22 2010-06-09 财团法人工业技术研究院 自对准晶片或芯片结构以及自对准堆迭结构及其制造方法
US7939941B2 (en) 2007-06-27 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of through via before contact processing
TWI344694B (en) * 2007-08-06 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type package and method for fabricating the same
US7666711B2 (en) * 2008-05-27 2010-02-23 Stats Chippac, Ltd. Semiconductor device and method of forming double-sided through vias in saw streets
JP5298762B2 (ja) * 2008-10-21 2013-09-25 株式会社ニコン 積層型半導体装置、積層型半導体装置の製造方法及び半導体基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325166A (zh) * 2007-06-11 2008-12-17 台湾积体电路制造股份有限公司 集成电路的结构及其形成方法
CN101656197A (zh) * 2008-08-19 2010-02-24 台湾积体电路制造股份有限公司 硅通孔键合结构
US20100096738A1 (en) * 2008-10-16 2010-04-22 Texas Instruments Incorporated Ic die having tsv and wafer level underfill and stacked ic devices comprising a workpiece solder connected to the tsv
CN101728371A (zh) * 2008-10-21 2010-06-09 台湾积体电路制造股份有限公司 集成电路结构
CN101483150A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种加工硅通孔互连结构的工艺方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378058A (zh) * 2012-04-20 2013-10-30 南亚科技股份有限公司 半导体芯片以及其形成方法
CN103378057A (zh) * 2012-04-20 2013-10-30 南亚科技股份有限公司 半导体芯片以及其形成方法
CN103378057B (zh) * 2012-04-20 2016-06-29 南亚科技股份有限公司 半导体芯片以及其形成方法
CN103378059A (zh) * 2012-04-27 2013-10-30 南亚科技股份有限公司 穿硅通孔与其形成方法
CN103378059B (zh) * 2012-04-27 2016-04-27 南亚科技股份有限公司 穿硅通孔与其形成方法
CN103077932A (zh) * 2013-02-05 2013-05-01 江苏物联网研究发展中心 高深宽比通孔的互连结构及制作方法
CN103077932B (zh) * 2013-02-05 2015-10-14 华进半导体封装先导技术研发中心有限公司 高深宽比通孔的互连结构及制作方法
CN103367285B (zh) * 2013-07-26 2015-10-14 华进半导体封装先导技术研发中心有限公司 一种通孔结构及其制作方法
CN103367285A (zh) * 2013-07-26 2013-10-23 中国科学院微电子研究所 一种通孔结构及其制作方法
CN104347492A (zh) * 2013-08-09 2015-02-11 上海微电子装备有限公司 具有高深宽比的通孔结构及多晶片互联的制造方法
CN104733435A (zh) * 2013-12-19 2015-06-24 台湾积体电路制造股份有限公司 3dic互连装置和方法
US11798916B2 (en) 2013-12-19 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9754925B2 (en) 2013-12-19 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
CN104733435B (zh) * 2013-12-19 2018-02-27 台湾积体电路制造股份有限公司 3dic互连装置和方法
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US10157891B2 (en) 2013-12-19 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US10510729B2 (en) 2013-12-19 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
CN104752392A (zh) * 2013-12-26 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US10304818B2 (en) 2013-12-26 2019-05-28 Taiwan Semiconductor Manufacturing Company Method of manufacturing semiconductor devices having conductive plugs with varying widths
US9941249B2 (en) 2014-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Company Multi-wafer stacking by Ox-Ox bonding
US10269768B2 (en) 2014-07-17 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
US10629568B2 (en) 2014-07-17 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
US11923338B2 (en) 2014-07-17 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
CN107017200B (zh) * 2016-01-26 2021-06-08 格芯(美国)集成电路科技有限公司 具有金属塞的ic结构的制造
CN107017200A (zh) * 2016-01-26 2017-08-04 格罗方德半导体公司 具有金属塞的ic结构的制造
WO2024198767A1 (zh) * 2023-03-30 2024-10-03 华为技术有限公司 一种芯片金属化的方法和芯片

Also Published As

Publication number Publication date
US20120056323A1 (en) 2012-03-08
CN102299133B (zh) 2014-02-19
WO2011160419A1 (zh) 2011-12-29
US8415806B2 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
CN102299133B (zh) 半导体结构及其制造方法
CN102420210B (zh) 具有硅通孔(tsv)的器件及其形成方法
CN108140559B (zh) 传导阻障直接混合型接合
US9064849B2 (en) 3D integrated circuit structure, semiconductor device and method of manufacturing same
US9870979B2 (en) Double-sided segmented line architecture in 3D integration
US20220208749A1 (en) Semiconductor devices and methods of manufacture thereof
US8563396B2 (en) 3D integration method using SOI substrates and structures produced thereby
US9953857B2 (en) Semiconductor device with buried local interconnects
US20100164062A1 (en) Method of manufacturing through-silicon-via and through-silicon-via structure
US10886169B2 (en) Airgap formation in BEOL interconnect structure using sidewall image transfer
US8492270B2 (en) Structure for nano-scale metallization and method for fabricating same
US7678696B2 (en) Method of making through wafer vias
JP2006173637A (ja) ウェハ相互接続用三次元ウェハのための深いビアエアギャップの形成
US20170271207A9 (en) Novel 3D Integration Method Using SOI Substrates And Structures Produced Thereby
US20060003578A1 (en) Method of manufacturing a semiconductor device
US20150021773A1 (en) Through Semiconductor via Structure with Reduced Stress Proximity Effect
CN102339813A (zh) 半导体结构及其制造方法
CN107644838A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
US11114338B2 (en) Fully aligned via in ground rule region
CN107644841A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN116964736A (zh) 自对准顶部过孔
US20240096927A1 (en) Silicon capacitor structure and method of manufacturing the same
US20230163026A1 (en) Anti-fuse with laterally extended liner
CN107644840A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant