CN104752392A

CN104752392A - 一种半导体器件及其制造方法

Info

Publication number: CN104752392A
Application number: CN201310732300.4A
Authority: CN
Inventors: 周强; 李海艇; 黄河
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; China Core Integrated Circuit Ningbo Co Ltd
Priority date: 2013-12-26
Filing date: 2013-12-26
Publication date: 2015-07-01

Abstract

本发明提供一种半导体器件及其制造方法，涉及半导体技术领域。本发明的半导体器件，由于位于第一半导体衬底的下表面一侧的接触孔内的金属插塞通过金属硅化物与第一组器件的连接端子相连接，因此可以减小接触电阻，进而减小RC延迟，提高半导体器件的性能。本发明的半导体器件的制造方法，通过将位于第一半导体衬底下表面一侧的接触孔内的导电插塞经由位于上表面一侧的金属硅化物与其他连接端子相连接，因而可以减小接触电阻，进而减小RC延迟，提高半导体器件的性能。

Description

一种半导体器件及其制造方法

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

在半导体技术领域中，由于在半导体衬底（晶圆）的顶面侧（即，上表面）存在金属互连结构，因而无法在半导体衬底的背面侧（下表面）进行金属硅化物（saclicide）制程，这就导致了在半导体衬底的背面侧的接触孔（contact）的接触电阻往往很高，造成RC延迟严重，直接影响了半导体器件的性能。

随着对提供器件集成度的要求越来越迫切，如何实现在半导体衬底的顶面侧形成器件的同时在半导体衬底的背面集成器件并降低背面侧的接触孔的接触电阻，已经成为半导体产业界亟待解决的技术问题。为了解决上述问题，本发明提出一种新的半导体器件结构及其制造方法。

发明内容

针对现有技术的不足，本发明提供一种半导体器件及其制造方法，可以实现在半导体衬底的上下表面均形成器件，并降低位于背面侧的接触孔的接触电阻。

本发明实施例一提供一种半导体器件，包括：第一半导体衬底、位于所述第一半导体衬底上表面一侧的第一组器件、第一互连结构以及覆盖所述第一互连结构的绝缘层，还包括位于所述第一半导体衬底内且靠近其下表面一侧的接触孔以及位于所述接触孔内的金属插塞；其中，所述第一组器件包括位于所述第一半导体衬底的上表面且与所述第一组器件的连接端子相连接的金属硅化物，所述金属插塞的上端与所述金属硅化物相连接。

可选地，所述半导体器件还包括位于第一半导体衬底下表面一侧的第二组器件和第二互连结构，其中所述金属插塞的下端与所述第二组器件的连接端子或所述第二互连结构相连接。

其中，所述半导体器件还包括位于所述第一半导体衬底内的硅通孔。

其中，所述半导体器件还包括位于所述第一半导体衬底的下表面一侧的焊盘以及位于所述焊盘之上的保护层。

可选地，所述第一组器件为晶体管，所述第一组器件的连接端子包括源极和/或漏极。

可选地，所述第二组器件为集成无源器件。

本发明实施例二提供一种半导体器件的制造方法，所述方法包括：

步骤S101：提供第一半导体衬底，在所述第一半导体衬底的上表面一侧形成第一组器件、第一互连结构以及覆盖所述第一互连结构的绝缘层，其中所述第一组器件包括位于所述第一半导体衬底的上表面且与所述第一组器件的连接端子相连接的金属硅化物；

步骤S102：在所述第一半导体衬底内靠近其下表面的一侧形成位于所述金属硅化物下方的接触孔以及位于所述接触孔内的金属插塞，其中所述金属插塞的上端与所述金属硅化物相连接；

步骤S103：在所述第一半导体衬底内形成硅通孔，并在所述第一半导体衬底的下表面一侧形成第二组器件以及第二互连结构。

可选地，所述金属插塞的下端与所述第二组器件的连接端子或所述第二互连结构相连接。

可选地，所述第二组器件为集成无源器件。

可选地，在所述步骤S103中还包括在所述第一半导体衬底的下表面一侧形成焊盘以及位于所述焊盘之上的保护层的步骤。

可选地，在所述步骤S102与所述步骤S103之间还包括步骤S1023：对所述第一半导体衬底的下表面一侧进行减薄处理。

可选地，在所述步骤S101中所提供的所述第一半导体衬底内具有减薄停止层；在所述步骤S1023中，所述减薄处理停止于所述减薄停止层的上方。

可选地，在所述步骤S102与所述步骤S1023之间还包括步骤S10223：在所述第一半导体衬底的上表面一侧接合用于作为承载衬底的第二半导体衬底。

可选地，在所述步骤S10223之前还包括对所述绝缘层进行化学机械抛光的步骤。

本发明的半导体器件，由于位于第一半导体衬底的下表面一侧的接触孔内的金属插塞通过金属硅化物与第一组器件的连接端子相连接，因此可以减小接触电阻，进而减小RC延迟，提高半导体器件的性能。本发明的半导体器件的制造方法，通过将位于第一半导体衬底下表面一侧的接触孔内的导电插塞经由位于上表面一侧的金属硅化物与其他连接端子相连接，因而可以减小接触电阻，进而减小RC延迟，提高半导体器件的性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为本发明实施例一的一种半导体器件的结构的示意性剖视图；

图2A至2D为本发明实施例二的一种半导体器件的制造方法的相关步骤形成的图形的示意性剖视图；

图3为本发明实施例二的一种半导体器件的制造方法的一种示意性流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面，参照图1来描述本发明实施例提出的半导体器件的结构。其中，图1为本发明实施例的一种半导体器件的结构的示意性剖视图。

如图1所示，本发明实施例的半导体器件包括：第一半导体衬底100、位于第一半导体衬底100上表面一侧的第一组器件101、第一互连结构102和覆盖所述第一互连结构102的绝缘层103，其中所述第一组器件101包括位于所述第一半导体衬底100的上表面且与所述第一组器件101的连接端子（例如：源极或漏极）相接触（连接）的金属硅化物1011；还包括位于所述第一半导体衬底100内且靠近所述第一半导体衬底100的下表面一侧的接触孔以及位于该接触孔内的金属插塞105，其中所述金属插塞105的上端与所述金属硅化物1011相连接。

其中，第一组器件101可以为晶体管（例如NMOS器件、PMOS器件、CMOS器件），还可以为其他任何可行的器件；并且，“第一组器件”并不限定为某种特定的器件，而是可以包括多种不同类型的器件。第一互连结构102主要包括金属层（例如：M1、Mx等）等结构，其主要作用是实现在第一半导体衬底100上表面一侧的第一组器件101之间的连接以及第一组器件101与外界的连接。关于第一组器件101与第一互连结构102等的位置关系，可以参考图1以及本领域的常识，此处不再赘述。

示例性地，第一组器件101为晶体管，金属硅化物1011位于所述晶体管的源极和漏极之上并与所述源极和漏极相接触，如图2A所示。

其中，第一半导体衬底100内还可以具有减薄停止层1001，如图1所示。

进一步的，本实施例的半导体器件还包括位于第一半导体衬底100内的硅通孔（TSV）106、位于第一半导体衬底100的下表面一侧的第二组器件107以及第二互连结构108，如图1所示。其中，金属插塞105的下端与第二组器件的连接端子或第二互连结构相连接。在本实施例中，第二组器件107可以为集成无源器件（IPD），可以为MEMS器件，还可以晶体管等其他类型的器件，在此并不进行限定

进一步的，本实施例的半导体器件还包括位于第一半导体衬底100的下表面一侧的焊盘109以及位于焊盘109之上的保护层110，如图1所示。

本实施例的半导体器件，在第一半导体衬底100的上下两个表面分别形成第一组器件和第二组器件，因而可以提高器件的集成度。并且，由于位于第一半导体衬底的下表面一侧的接触孔内的金属插塞105通过金属硅化物1011与第一组器件的连接端子相连接，而金属硅化物1011的电阻较小，因此可以在一定程度上减小金属插塞与连接端子的接触电阻，进而减小RC延迟，提高半导体器件的性能。

实施例二

下面，参照图2A-图2D以及图3来描述本发明实施例提出的半导体器件的制造方法一个示例性方法的详细步骤。其中，图2A至2D为本发明实施例的一种半导体器件的制造方法的相关步骤形成的图形的示意性剖视图；图3为本发明实施例的一种半导体器件的制造方法的一种示意性流程图。

本发明实施例的半导体器件的制造方法，用于制造实施例一所述的半导体器件，具体包括如下步骤：

步骤A1：提供第一半导体衬底100，在第一半导体衬底100的上表面（也可称为“正面”）一侧形成第一组器件101、第一互连结构102和覆盖所述第一互连结构102的绝缘层103，其中所述第一组器件101包括位于所述第一半导体衬底100的上表面且与所述第一组器件101的连接端子（例如：源极或漏极）相连接的金属硅化物1011，如图2A所示。

在本实施例中，第一组器件101可以为晶体管（例如NMOS器件、PMOS器件、CMOS器件），还可以为其他任何可行的器件；并且，“第一组器件”并不限定为某种特定的器件，而是可以包括多种不同类型的器件。其中，金属硅化物1011主要用于减小后续从第一半导体衬底100的下表面（也成为“背面”）形成的接触孔的接触电阻。

示例性地，第一组器件101为晶体管，金属硅化物1011位于所述晶体管的源极和漏极之上并与所述源极和漏极相接触（连接），如图2A所示。

在本实施例中，绝缘层103的材料一般为氧化物。第一互连结构102主要包括金属层（例如：M1、Mx等）等结构，其主要作用是实现在第一半导体衬底100上表面一侧的第一组器件101之间的连接以及第一组器件101与外界的连接。关于第一组器件101与第一互连结构102等的位置关系，可以参考图2A以及本领域的常识，此处不再赘述。

在本实施例中，第一半导体衬底100内还可以具有减薄停止层1001，如图2A所示。其中，减薄停止层101可以采用氧化物（即，氧化硅）或其他合适的材料。当然，第一半导体衬底100内也可以不包括减薄停止层1001。为了更完整的介绍本实施例，以下以第一半导体衬底100内具有减薄停止层1001为例进行说明。

步骤A2：在第一半导体衬底100的上表面一侧接合用于作为承载衬底（carrier substrate）的第二半导体衬底104，如图2B所示。

示例性地，第二半导体衬底104通过粘合层与位于第一半导体衬底100上表面一侧的绝缘层103粘合。其中，在接合第二半导体衬底104之前，还可以包括对绝缘层103进行化学机械抛光（CMP）的步骤。

步骤A3：对第一半导体衬底100的下表面一侧进行减薄处理，在所述第一半导体衬底100内靠近下表面的一侧形成位于所述金属硅化物1011下方的接触孔以及位于所述接触孔内的金属插塞105，其中所述金属插塞105的上端与所述金属硅化物1011相连接，如图2C所示。

由于接触孔内的金属插塞105与金属硅化物1011相连接（即，金属插塞105通过金属硅化物1011与连接端子相连接），而金属硅化物1011的电阻较小，因此可以在一定程度上减小金属插塞与连接端子的接触电阻。示例性地，在图2C中，金属硅化物1011下方为晶体管的源极和漏极，金属硅化物1011的存在使得金属插塞105与源极（或漏极）的接触电阻减小。在本实施例中，金属硅化物1011还可以为接触孔内的金属插塞105与位于第一半导体衬底100的上表面的其他连接端子提供导电接触，以减小接触电阻，进而减小RC延迟。

其中，当第一半导体衬底100中形成有减薄停止层1001时，优选使得减薄工艺停止于减薄停止层1001之上，即，第一半导体衬底100的下表面一侧位于减薄停止层1001之上的部分被完全去除，如图2C所示。

步骤A4：在第一半导体衬底100内形成硅通孔（TSV）106，并在第一半导体衬底100的下表面一侧形成第二组器件107以及第二互连结构108，如图2D所示。

在本步骤中，在形成第二组器件107以及第二互连结构108之后，还可以在第一半导体衬底100的下表面一侧形成焊盘109和位于焊盘109之上的保护层110。形成的图形，如图2D所示。

其中，金属插塞105的上端与金属硅化物1011相连接，下端与第二组器件的连接端子或第二互连结构相连接。

在本实施例中，硅通孔（TSV）106的作用主要在于连接位于第一半导体衬底100的上表面与下表面的不同器件。第二互连结构108主要包括金属层等结构，其作用是实现在第一半导体衬底100下表面一侧的第二组器件107之间的连接以及第一组器件107与外界的连接。焊盘109用于为半导体器件提供信号，保护层110用于保护焊盘109。

其中，第二组器件107可以为集成无源器件（IPD），可以为MEMS器件，还可以晶体管等其他类型的器件，在此并不进行限定。

在步骤A4之后，还可以包括步骤A5：去除用于作为承载衬底的第二半导体衬底104。其中，第二半导体衬底104主要用于在对第一半导体衬底100进行减薄处理以及后续其他工艺时支撑第一半导体衬底，当完成半导体器件的制造（指在第一半导体衬底100上形成功能完整的电路结构之后、进行划片封装之前）后，可以去除第二半导体衬底104。当然，也可以保留第二半导体衬底104，作为整个半导体器件的封装衬底。

至此，完成了本实施例的半导体器件的制造方法的相关步骤的介绍，后续可以通过划片、封装等步骤完成最终的半导体器件的制造，此处不再赘述。

根据本实施例的半导体器件的制造方法制得的半导体器件，在第一半导体衬底100的上下两个表面分别形成第一组器件和第二组器件，提高了器件的集成度。并且，通过将位于第一半导体衬底100下表面一侧的接触孔内的导电插塞105经由位于第一半导体衬底100上表面一侧的金属硅化物1011与其他连接端子相连接，减小了接触电阻，因而缓解了RC延迟，提高了半导体器件的性能。

图3示出了本发明实施例提出的一种半导体器件的制造方法的一种示意性流程图，用于简要示出该制造方法的典型流程。具体包括：

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件，其特征在于，包括：第一半导体衬底、位于所述第一半导体衬底上表面一侧的第一组器件、第一互连结构以及覆盖所述第一互连结构的绝缘层，还包括位于所述第一半导体衬底内且靠近其下表面一侧的接触孔以及位于所述接触孔内的金属插塞；其中，所述第一组器件包括位于所述第一半导体衬底的上表面且与所述第一组器件的连接端子相接触的金属硅化物，所述金属插塞的上端与所述金属硅化物相连接。

2.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于第一半导体衬底下表面一侧的第二组器件和第二互连结构，其中所述金属插塞的下端与所述第二组器件的连接端子或所述第二互连结构相连接。

3.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述第一半导体衬底内的硅通孔。

4.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述第一半导体衬底的下表面一侧的焊盘以及位于所述焊盘之上的保护层。

5.如权利要求1所述的半导体器件，其特征在于，所述第一组器件为晶体管，所述第一组器件的连接端子包括源极和/或漏极。

6.如权利要求2所述的半导体器件，其特征在于，所述第二组器件为集成无源器件。

7.一种半导体器件的制造方法，其特征在于，所述方法包括：

8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述第一组器件为晶体管，所述第一组器件的连接端子包括源极和/或漏极。

9.如权利要求7所述的半导体器件的制造方法，其特征在于，所述金属插塞的下端与所述第二组器件的连接端子或所述第二互连结构相连接。

10.如权利要求7所述的半导体器件的制造方法，其特征在于，所述第二组器件为集成无源器件。

11.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述步骤S103中还包括在所述第一半导体衬底的下表面一侧形成焊盘以及位于所述焊盘之上的保护层的步骤。

12.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述步骤S102与所述步骤S103之间还包括步骤S1023：对所述第一半导体衬底的下表面一侧进行减薄处理。

13.如权利要求12所述的半导体器件的制造方法，其特征在于，在所述步骤S101中所提供的所述第一半导体衬底内具有减薄停止层；在所述步骤S1023中，所述减薄处理停止于所述减薄停止层的上方。

14.如权利要求12所述的半导体器件的制造方法，其特征在于，在所述步骤S102与所述步骤S1023之间还包括步骤S10223：在所述第一半导体衬底的上表面一侧接合用于作为承载衬底的第二半导体衬底。

15.如权利要求14所述的半导体器件的制造方法，其特征在于，在所述步骤S10223之前还包括对所述绝缘层进行化学机械抛光的步骤。