CN103151298A - 一种硅通孔制作方法 - Google Patents

一种硅通孔制作方法 Download PDF

Info

Publication number
CN103151298A
CN103151298A CN2011104040606A CN201110404060A CN103151298A CN 103151298 A CN103151298 A CN 103151298A CN 2011104040606 A CN2011104040606 A CN 2011104040606A CN 201110404060 A CN201110404060 A CN 201110404060A CN 103151298 A CN103151298 A CN 103151298A
Authority
CN
China
Prior art keywords
layer
metal
tsv
semiconductor device
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104040606A
Other languages
English (en)
Other versions
CN103151298B (zh
Inventor
许金海
李佩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110404060.6A priority Critical patent/CN103151298B/zh
Publication of CN103151298A publication Critical patent/CN103151298A/zh
Application granted granted Critical
Publication of CN103151298B publication Critical patent/CN103151298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种硅通孔(TSV，Through Silicon Via)制作方法，本发明提出一种新的TSV CMP技术。按照现有技术制作TSV形成突出平面的金属后，增加一个抛光步骤，将TSV中的突出金属抛光齐平平面并且去除刻蚀停止层，这样，就保证了在TSV所制作的导电连线与平面齐平，提高半导体器件良率。

Description

一种硅通孔制作方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种硅通孔(TSV，ThroughSilicon Via)制作方法。
背景技术
目前，半导体集成电路(IC)制造主要在衬底的晶片(wafer)器件面上生长半导体器件并进行互连。半导体器件制作在器件层中，以金属氧化物半导体场效应管(MOSFET)器件为例，MOSFET器件的主要结构包括：有源区、源极、漏极和栅极，其中，所述有源区位于衬底中，所述栅极位于有源区上方，所述栅极两侧的有源区分别进行离子注入后形成源极和漏极，所述栅极下方具有导电沟道，所述栅极和导电沟道之间有栅极电介质层。在MOSFET器件所在的器件层制作完毕后，还要在器件层之上制作金属互连层，由金属互连层为MOSFET器件之间的电信号传输提供物理保证。最终形成IC。金属互连层的制作称为金属互连层工艺(BEOL)。现有技术中，BEOL通常是指在金属间电介质(IMD)中刻蚀通孔(via)和沟槽并在其中填充金属形成金属衬垫(metal pad)和金属连线，其中，IMD用于metal pad和金属连线在金属互连层中的电绝缘，根据IC设计由金属连线将不同MOSFET器件的栅极、源极或者漏极连接到同一metal pad。
为了使得所制作的MOSFET器件可以被封装，在MOSFET器件中需要制作TSV，也就是在衬底上制作完器件层以及金属互连层后，再沉积金属间电介质层，光刻在金属间电介质层上的光刻胶层形成TSV图形之后，以具有该TSV图形的光刻胶层为掩膜，依次刻蚀金属间电介质层、金属互连层、器件层及穿透衬底后，形成TSV，然后在TSV中填充金属后，抛光至金属互连层并退火形成导电连线，然后在导电连线在衬底背面的表面连接焊球，完成采用TSV封装过程。
图1为现有技术提供的制作TSV方法流程图，结合图2a～图2e所示的现有技术提供的制作TSV过程的剖面结构图，对本发明进行详细说明。
步骤101、如图2a所示，半导体衬底10上已经制作完器件层20及金属互连层30，在金属互连层30上制作刻蚀停止层41和金属间电介质层40；
在本步骤中，刻蚀停止层41可以为氮化硅层，采金属间电介质层包括氧化硅层42；
步骤102、如图2b所示，采用光刻技术在金属间电介质层40上的光刻胶层50上形成TSV图形；
在本步骤中，光刻技术就是采用具有TSV图形的掩膜版进行曝光，将TSV图形转移到光刻胶层上后，光刻胶层经过显影后在光刻胶层形成TSV图形；
步骤103、如图2c所示，以具有TSV图形的光刻胶层为掩膜，依次刻蚀金属间电介质层40、刻蚀停止层41、金属互连层30、器件层20及衬底10，形成TSV60；
步骤104、如图2d所示，在所形成的TSV60中填充金属70；
在本步骤中，填充金属70的过程为：首先填充阻挡层金属，比如钽和氮化钽，然后再沉积金属铜或钨；
步骤105、如图2e所示，采用化学机械平坦化(CMP)方式抛光金属70至刻蚀停止层41后，退火，在TSV中形成导电连线；
在本步骤中，退火步骤就是为了减少抛光过程中造成的压力。
在根据图1所述的过程完成后，在半导体衬底的背面上的导电连线连接焊球，完成封装。图1所述的过程是从半导体器件的衬底正面制作TSV，也可以从半导体器件的背面制作TSV，还可以在制作半导体器件的器件层过程中间制作TSV，这些过程与图1的过程类似，这里不再赘述。
按照图1在TSV形成导线连线时，经过了退火步骤，在高温退火过程中，由于导电连线与金属互连层的材质不相同，所以会导致导电连线突出出平面，比如突出金属互联层及衬底背面表面，突出的高度达到1微米～130微米，如图3所示的在TSV中导电连线突出平面示意图，这会导致在导电连线上进行后续封装工艺时，造成连接短路或断路，严重影响所制作的半导体器件良率。
发明内容
有鉴于此，本发明提供一种硅通孔的制作方法，该方法能够保证在TSV所制作的导电连线与平面齐平，提高半导体器件良率。
本发明的技术方案是这样实现的：
一种硅通孔的制作方法，在半导体器件的衬底上具有器件层和金属互连层，
在半导体器件表面沉积刻蚀停止层及金属层间介质层，在金属层间介质层上的光刻胶层上采用光刻技术形成硅通孔图形；
以具有该硅通孔图形的光刻胶层为掩膜刻蚀金属层间介质层及刻蚀停止层，直到半导体衬底后，填充金属；
将金属抛光至刻蚀停止层，退火，金属突出于刻蚀停止层；
将金属抛光至半导体器件表面，形成导电连线。
所述金属为铜或钨。
所述采用背面硅通孔制作时，所述半导体器件表面为半导体器件的衬底背面；
所述采用正面硅通孔制作时，所述半导体器件表面为金属互连层表面。
所述将金属抛光至半导体器件表面时，抛光掉刻蚀停止层。
所述抛光为采用化学机械平坦化方式进行。
从上述方案可以看出，本发明在按照现有技术制作TSV形成突出平面的金属后，增加一个抛光步骤，将TSV中的突出金属抛光齐平平面，这样，就保证了在TSV所制作的导电连线与平面齐平，提高半导体器件良率。
附图说明
图1为现有技术提供的制作TSV方法流程图；
图2a～图2e为现有技术提供的制作TSV过程的剖面结构示意图图；
图3为现有技术在TSV中导电连线突出平面结构示意图；
图4为本发明提供的制作TSV方法流程图；
图5a～图5f为本发明提供的制作TSV过程的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
从背景技术可以看出，按照陷于技术制作TSV形成导电连线后，造成所形成的导电连线突出于平面，比如突出金属互连层及衬底背面表面的原因是在抛光导电连线至平面后，进行了退火步骤，在高温退火处理时，导电连线与金属互连层的材质不相同。但是，退火步骤是为了释放抛光压力，不能取消，所以为了既不取消退火步骤，又克服按照现有技术在TSV中形成的导电连线突出于平面，增加一个抛光步骤，将TSV中的突出金属抛光齐平平面，这样，就保证了在TSV所制作的导电连线与平面齐平，提高半导体器件良率。
图4为本发明提供的制作TSV方法流程图，结合图5a～图5f所示的本发明提供的制作TSV过程的剖面结构示意图，进行详细说明：
步骤401、如图5a所示，半导体衬底10上已经制作完器件层20及金属互连层30，在金属互连层30上制作刻蚀停止层41和金属间电介质层40；
在本步骤中，刻蚀停止层41可以为氮化硅层，采金属间电介质层包括氧化硅层42；
步骤402、如图5b所示，采用光刻技术在金属间电介质层40上的光刻胶层50上形成TSV图形；
在本步骤中，光刻技术就是采用具有TSV图形的掩膜版进行曝光，将TSV图形转移到光刻胶层上后，光刻胶层经过显影后在光刻胶层形成TSV图形；
步骤403、如图5c所示，以具有TSV图形的光刻胶层为掩膜，依次刻蚀金属间电介质层40、金属互连层30、器件层20及衬底10，形成TSV60；
步骤404、如图5d所示，在所形成的TSV60中填充金属70；
在本步骤中，填充金属70的过程为：首先填充阻挡层金属，比如钽和氮化钽，然后再沉积金属铜或钨；
步骤405、如图5e所示，采用CMP方式抛光金属70至刻蚀停止层41后，退火，在TSV中形成导电连线；
在本步骤中，退火步骤就是为了减少抛光过程中造成的压力；
步骤406、如图5f所示，采用CMP方式将在TSV中形成的导电连线继续抛光，去除刻蚀停止层41。
采用图4所述的过程，就可以使得在TSV所制作的导电连线与平面齐平，如图5f所示的在TSV中导电连线齐平平面结构示意图。
在根据图4所述的过程完成后，在半导体衬底的背面上的导电连线连接焊球，完成封装。图4所述的过程是从半导体器件的衬底正面制作TSV，也可以从半导体器件的背面制作TSV，还可以在制作半导体器件的器件层过程中间制作TSV，这些过程与图4的过程类似，这里不再赘述。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (5)

1.一种硅通孔的制作方法，在半导体器件的衬底上具有器件层和金属互连层，其特征在于，
在半导体器件表面沉积刻蚀停止层及金属层间介质层，在金属层间介质层上的光刻胶层上采用光刻技术形成硅通孔图形；
以具有该硅通孔图形的光刻胶层为掩膜刻蚀金属层间介质层及刻蚀停止层，直到半导体衬底后，填充金属；
将金属抛光至刻蚀停止层，退火，金属突出于刻蚀停止层；
将金属抛光至半导体器件表面，形成导电连线。
2.如权利要求1所述的方法，其特征在于，所述金属为铜或钨。
3.如权利要求1所述的方法，其特征在于，所述采用背面硅通孔制作时，所述半导体器件表面为半导体器件的衬底背面；
所述采用正面硅通孔制作时，所述半导体器件表面为金属互连层表面。
4.如权利要求1所述的方法，其特征在于，所述将金属抛光至半导体器件表面时，抛光掉刻蚀停止层。
5.如权利要求1或4所述的方法，其特征在于，所述抛光为采用化学机械平坦化方式进行。
CN201110404060.6A 2011-12-07 2011-12-07 一种硅通孔制作方法 Active CN103151298B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110404060.6A CN103151298B (zh) 2011-12-07 2011-12-07 一种硅通孔制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110404060.6A CN103151298B (zh) 2011-12-07 2011-12-07 一种硅通孔制作方法

Publications (2)

Publication Number Publication Date
CN103151298A true CN103151298A (zh) 2013-06-12
CN103151298B CN103151298B (zh) 2015-07-08

Family

ID=48549282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110404060.6A Active CN103151298B (zh) 2011-12-07 2011-12-07 一种硅通孔制作方法

Country Status (1)

Country Link
CN (1) CN103151298B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280427A (zh) * 2013-06-13 2013-09-04 华进半导体封装先导技术研发中心有限公司 一种tsv正面端部互连工艺
CN106505036A (zh) * 2015-09-06 2017-03-15 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
RU2629926C1 (ru) * 2016-06-15 2017-09-04 Акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (АО "Российские космические системы") Способ изготовления сквозных металлизированных микроотверстий в кремниевой подложке

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005060A (zh) * 2006-01-19 2007-07-25 台湾积体电路制造股份有限公司 互连线的结构及其形成方法
CN101527300A (zh) * 2008-03-05 2009-09-09 台湾积体电路制造股份有限公司 堆叠式集成电路与其制造方法
CN101556944A (zh) * 2007-12-21 2009-10-14 台湾积体电路制造股份有限公司 形成穿透硅通孔的结构和工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005060A (zh) * 2006-01-19 2007-07-25 台湾积体电路制造股份有限公司 互连线的结构及其形成方法
CN101556944A (zh) * 2007-12-21 2009-10-14 台湾积体电路制造股份有限公司 形成穿透硅通孔的结构和工艺
CN101527300A (zh) * 2008-03-05 2009-09-09 台湾积体电路制造股份有限公司 堆叠式集成电路与其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280427A (zh) * 2013-06-13 2013-09-04 华进半导体封装先导技术研发中心有限公司 一种tsv正面端部互连工艺
CN103280427B (zh) * 2013-06-13 2016-08-10 华进半导体封装先导技术研发中心有限公司 一种tsv正面端部互连工艺
CN106505036A (zh) * 2015-09-06 2017-03-15 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
RU2629926C1 (ru) * 2016-06-15 2017-09-04 Акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (АО "Российские космические системы") Способ изготовления сквозных металлизированных микроотверстий в кремниевой подложке

Also Published As

Publication number Publication date
CN103151298B (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
US8674515B2 (en) 3D integrated circuits structure
CN104716086B (zh) 半导体装置的制造方法以及半导体装置
US20170338150A1 (en) Methods for Hybrid Wafer Bonding Integrated with CMOS Processing
US8748308B2 (en) Through wafer vias and method of making same
CN103378033B (zh) 衬底通孔及其形成方法
CN102157487B (zh) 用于集成电路的电感器及方法
US20170170120A1 (en) Semiconductor device with buried local interconnects
US10985057B2 (en) Method for contacting a buried interconnect rail of an integrated circuit chip from the back side of the IC
CN102856247B (zh) 一种背面硅通孔制作方法
CN105321925B (zh) 金属线结构和方法
CN103258780A (zh) 用于形成大通孔的新工艺
CN103824867A (zh) 电连接晶圆的方法和用该方法制造的半导体设备
US20130140688A1 (en) Through Silicon Via and Method of Manufacturing the Same
US11201106B2 (en) Semiconductor device with conductors embedded in a substrate
JP4847072B2 (ja) 半導体集積回路装置およびその製造方法
CN104167353A (zh) 键合衬底表面的处理方法
CN104733381A (zh) 一种晶圆硅穿孔互连工艺
CN103151298B (zh) 一种硅通孔制作方法
TWI680533B (zh) 藉由裝置隔離結構之後單一層轉移製造所形成的裝置及方法
US20150017798A1 (en) Method of manufacturing through-silicon-via
CN104900543A (zh) 一种半导体器件及其制备方法
CN104517921A (zh) 键合基底及其形成方法、三维封装结构及其形成方法
CN106057776A (zh) 包括以三维堆叠布置接合的集成电路装置的电子封装件
CN101630680B (zh) 半导体装置及其制作方法
CN104347548A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant