CN104716086B - 半导体装置的制造方法以及半导体装置 - Google Patents

半导体装置的制造方法以及半导体装置 Download PDF

Info

Publication number
CN104716086B
CN104716086B CN201410575580.7A CN201410575580A CN104716086B CN 104716086 B CN104716086 B CN 104716086B CN 201410575580 A CN201410575580 A CN 201410575580A CN 104716086 B CN104716086 B CN 104716086B
Authority
CN
China
Prior art keywords
insulating barrier
layer
semiconductor device
conductive layer
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410575580.7A
Other languages
English (en)
Other versions
CN104716086A (zh
Inventor
川崎敦子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN104716086A publication Critical patent/CN104716086A/zh
Application granted granted Critical
Publication of CN104716086B publication Critical patent/CN104716086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/08111—Disposition the bonding area being disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08148—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area protruding from the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80054—Composition of the atmosphere
    • H01L2224/80075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/8009—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2

Abstract

本发明涉及半导体装置的制造方法以及半导体装置。根据实施方式的半导体装置的制造方法，形成第一导电层以及第一绝缘层从表面露出的第一布线层，形成第二导电层以及第二绝缘层从表面露出的第二布线层，通过使所述第一绝缘层的表面中的、包括所述第一导电层的周围的一部分区域比所述第一导电层的表面低来在所述第一绝缘层的表面形成第一非接合面，将所述第一导电层的表面与所述第二导电层的表面连接，并且，将除了所述第一非接合面的所述第一绝缘层的表面与所述第二绝缘层的表面接合。

Description

半导体装置的制造方法以及半导体装置
本申请要求2013年12月11日申请的日本专利申请编号2013－256070的优先权，将该日本专利申请的全部内容援引到本申请中。
技术领域
本实施方式一般涉及半导体装置的制造方法以及半导体装置。
背景技术
伴随着近年来的半导体集成电路的高集成化以及高性能化，针对具有在垂直方向层叠了布线的多层布线层的半导体装置的研究在不断发展。
作为这种半导体装置所具有的多层布线层的制造方法，公知有以下的方法。首先，在第一半导体基板上形成第一布线层。第一布线层具有通过CMP(Chemical MechanicalPolishing)法被研磨的表面。从该表面露出布线或者通孔导电体等导电层、以及绝缘层。接着，在第二半导体基板上形成第二布线层。第二布线层具有通过CMP法被研磨的表面。从该表面露出布线或者通孔导电体等导电层、以及绝缘层。接下来，对第一半导体基板以及第二半导体基板施加压接负载，来将第一布线层的表面与第二布线层的表面固相接合(SolidState Bonding)。这样，可制造多层布线层。
具有这样制造的多层布线层的半导体装置由于通过使第一布线层的表面与第二布线层的表面固相接合而制造，所以容易防止电磁放射噪声。并且，具有如此制造的多层布线层的半导体装置由于通过将通孔导电体彼此固相接合而制造，所以能够缩短布线，并且容易制造。
在上述的半导体装置的制造方法中，希望能够使从第一布线层的表面露出的导电层与从第二布线层的表面露出的导电层可靠地接合，来制造可靠性更高的半导体装置的制造方法。
发明内容
本发明想要解决的课题在于，提供一种可靠性高的半导体装置的制造方法以及半导体装置。
一个实施方式的半导体装置的制造方法的特征在于，在第一基板上形成具有第一导电层以及第一绝缘层且所述第一导电层以及所述第一绝缘层从表面露出的第一布线层，在第二基板上形成具有第二导电层以及第二绝缘层且所述第二导电层以及所述第二绝缘层从表面露出的第二布线层，通过使所述第一绝缘膜的表面中的、包括所述第一导电层的周围在内的一部分区域比所述第一导电层的表面低，在所述第一绝缘层的表面形成第一非接合面，将所述第一导电层的表面与所述第二导电层的表面电连接，并且，将除了所述第一非接合面的所述第一绝缘层的表面与所述第二绝缘层的表面接合。
另一个实施方式的半导体装置的特征在于，具备：第一布线层，其具有第一导电层以及第一绝缘层，并在所述第一绝缘层的表面中的、包括所述第一导电层的周围在内的一部分区域具有使所述第一导电层以凸状突出的第一非接合面；和第二布线层，其具有与所述第一导电层的表面接合的第二导电层以及与除了所述第一非接合面的所述第一绝缘层的表面接合的第二绝缘层。
根据上述构成的半导体装置的制造方法以及半导体装置，能够提供可靠性高的半导体装置的制造方法以及半导体装置。
附图说明
图1是示意性地表示通过第一实施例涉及的半导体装置的制造方法制造的半导体装置的主要部分的剖视图。
图2是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的剖视图。
图3是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的剖视图。
图4是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的剖视图。
图5是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的剖视图。
图6是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的剖视图。
图7是从上侧观察图6所示的工序中的第一半导体晶片(wafer)的俯视图。
图8是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的剖视图。
图9是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的剖视图。
图10是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的剖视图。
图11是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的剖视图。
图12是示意性地表示第一绝缘层与第二绝缘层的接合区域以及非接合区域的俯视图。
图13是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的剖视图。
图14是用于对比较例涉及的半导体装置的制造方法进行说明的剖视图。
图15是用于对比较例涉及的半导体装置的制造方法进行说明的剖视图。
图16是用于对比较例涉及的半导体装置的制造方法进行说明的剖视图。
图17是用于对第二实施例涉及的半导体装置的制造方法进行说明的剖视图。
图18是用于对第二实施例涉及的半导体装置的制造方法进行说明的剖视图。
图19是用于对第二实施例涉及的半导体装置的制造方法进行说明的剖视图。
图20是用于对第二实施例涉及的半导体装置的制造方法进行说明的剖视图。
图21是从上侧观察变形例涉及的形成有抗蚀层的第一半导体晶片的俯视图。
图22是示意性地表示在变形例涉及的形成了抗蚀层之后的工序中，将下层部与上层部固相接合时的第一绝缘层与第二绝缘层的接合区域以及非接合区域的俯视图。
具体实施方式
以下，对本实施例涉及的半导体装置的制造方法以及半导体装置进行说明。
(第一实施例)
图1是示意性地表示通过实施例涉及的半导体装置的制造方法制造的半导体装置10的主要部分的剖视图。图1所示的半导体装置10具有通过作为第一部分的下层部11a与作为第二部分的上层部11b相互固相接合(对应日文：固相接合)而形成的多层布线层11。
即，作为第一部分的下层部11a具有第一基板12a以及形成在第一基板12a上的第一布线层13a。第一布线层13a具有第一布线15a及第一通孔导电体16a等第一导电层、以及第一绝缘层14a。第一导电层在第一绝缘层14a内形成于中部。此外，也可以构成为图示的第一布线15a是第一布线层13a的最上层布线，第一布线层13a具有包括该最上层布线15a的多层布线构造。
从第一布线层13a的表面露出作为绝缘区域的第一绝缘层14a，并且作为导电区域例如露出第一通孔导电体16a。由第一绝缘层14a构成的绝缘区域在其一部分中为凹状，作为导电区域的第一通孔导电体16a从绝缘区域的凹状的区域以凸状突出而露出。其中，在以下的说明中，将第一绝缘层14a的凹状的区域的底面称为第一非接触面。第一通孔导电体16a从第一非接触面以凸状突出。
由这样的绝缘区域以及导电区域、即除去第一非接触面的第一绝缘层14a的表面以及第一通孔导电体16a的上端表面构成第一接合面Sa。
作为第二部分的上层部11b也同样具有第二基板12b以及形成在第二基板12b上的第二布线层13b。第二布线层13b具有第二布线15b及第二通孔导电体16b等第二导电层、以及第二绝缘层14b。第二导电层形成在第二绝缘层14b内。此外，也可以构成为图示的第二布线15b是第二布线层13b的最上层布线，第二布线层13b具有包括该最上层布线15b的多层布线构造。
从第二布线层13b的表面露出作为绝缘区域的第二绝缘层14b，并且作为导电区域例如露出第二通孔导电体16b。由第二绝缘层14b构成的绝缘区域在其一部分中为凹状，作为导电区域的第二通孔导电体16b从绝缘区域的凹状的区域以凸状突出而露出。其中，在以下的说明中，将第二绝缘层14b的凹状的区域的底面称为第二非接触面。第二通孔导电体16b从第二非接触面以凸状突出。
由这样的绝缘区域以及导电区域、即除去第二非接触面的第二绝缘层14b的表面以及从该表面露出的第二通孔导电体16b的上端表面构成第二接合面Sb。
而且，图1所示的半导体装置10的多层布线层11通过下层部11a的第一接合面Sa与上层部11b的第二接合面Sb固相接合，并且，下层部11a的第一接合面Sa的导电区域(第一通孔导电体16a的上端表面)与上层部11b的第二接合面Sb的导电区域(第二通孔导电体16b的上端表面)固相接合，下层部11a的第一非接合面与上层部11b的第二非接合面相互分离而形成。结果，下层部11a与上层部11b接合成在第一非接合面与第二非接合面之间形成空间。
此外，虽然省略了图示，但在下层部11a以及上层部11b中实际上分别制作安装了晶体管、电容器等半导体元件。
这样的多层布线层11例如作为将设于上层部11b的接受光的传感器部与对在设于下层部11a的传感器部中获得的信号进行处理的逻辑电路电连接的布线层而利用。
以下，参照图2～图13，对图1所示的半导体装置10的制造方法进行说明。除了图7、图12的图2～图13分别是用于对第一实施例涉及的半导体装置10的制造方法进行说明的与图1对应的剖视图。图7是从上侧观察图6所示的工序中的第一半导体晶片的俯视图，图12是示意性地表示第一绝缘层与第二绝缘层的接合区域以及非接合区域的俯视图。
首先，制造作为第一部分的下层部11a(图1)。首先如图2所示，在第一半导体晶片21a的表面上形成成为第一绝缘层14a(图1)的一部分的第一绝缘体22a，在该第一绝缘体22a的表面形成作为导电层的一个例子的第一布线15a。第一半导体晶片21a是随后成为第一基板12a(图1)的第一晶片的一个例子。第一半导体晶片21a由硅等构成，第一布线15a由铜、铝合金等金属、掺杂了杂质的多晶硅、硅化物等构成。而且，第一绝缘体22a由氧化硅、氮化硅等构成。
其中，图2所示的两条虚线间的区域D是在后述的切割工序中被切断的切断区域D(切割线D)。上述的第一布线15a实际上在由栅格状的切割线D划分的第一绝缘体22a的表面的各区域分别形成。
接下来，如图3所示，在包括第一布线15a的第一绝缘体22a的表面上形成由氧化硅、氮化硅等构成的第二绝缘体23a。然后，使用光刻和干式蚀刻的技术，在第二绝缘体23a形成包括到达第一布线15a的通孔的多个通孔24a。
其中，由上述的第一绝缘体22a、以及层叠于该第一绝缘体22a的第二绝缘体23a形成第一绝缘层14a。
接下来，如图4所示，按照覆盖第一绝缘层14a的整体，并全部填满多个通孔24a内的方式形成例如由铜构成的导电层25a。
接下来，如图5所示，通过CMP法对导电层25a进行研磨直至第一绝缘层14a的表面露出，来使包括导电层25a的第一绝缘层14a的表面平坦化。通过该工序，在通孔24a内填埋的导电层25a成为第一通孔导电体16a。
在该工序中，虽然第一通孔导电体16a的上端表面以及第一绝缘层14a的表面大致平坦，但由于由铜等构成的第一通孔导电体16a硬度比由氧化硅、氮化硅等构成的第一绝缘层14a低，所以第一通孔导电体16a的表面因CMP而以皿状凹陷、比第一绝缘层14a的表面低。即，在第一通孔导电体16a的上端表面形成以皿状凹陷的凹陷(dishing)部26a。
通过该工序，在作为第一部分的下层部11a的第一布线层13a的表面，形成由露出了第一绝缘层14a的绝缘区域、以及露出了第一通孔导电体16a的上端表面(凹陷部26a)的导电区域构成的第一接合面Sa。
接下来，如图6所示，在从第一接合面Sa露出的绝缘区域上的切割线D上以及其周边部上(即，第一绝缘层14a的周边部表面上)形成抗蚀层27a。抗蚀层27a通过向包括第一通孔导电体16a的表面的第一绝缘层14a的表面涂敷抗蚀剂材料，并经由曝光、显影工序，然后将抗蚀剂材料的非主要部分除去来形成。
这里，如图7所示，切割线D一般相对于第一半导体晶片21a形成为栅格状。因此，所形成的抗蚀层27a也同样在形成于第一半导体晶片21a上的第一绝缘层14a的表面上形成为栅格状。此外，实际上从由抗蚀层27a包围的区域除了露出第一绝缘层14a以外，还露出第一通孔导电体16a，但在图7中省略了图示。
接下来，如图8所示，通过反应性离子蚀刻(Reactive Ion Etching)法对第一绝缘层14a选择性进行蚀刻，直至从抗蚀层27a露出的第一绝缘层14a的中央部表面(从抗蚀层27a露出的第一接合面Sa的绝缘区域)的高度成为与第一通孔导电体16a的凹陷部26a的底部大致相同的高度。由于反应性离子蚀刻具有选择性，并且具有各向异性，所以能够对第一绝缘层14a进行微加工来使第一绝缘层14a的中央部表面的高度与凹陷部26a的底部的高度大致相等。
通过该工序，第一接合面Sa的绝缘区域中、作为包括各第一通孔导电体16a的周围在内的一部分区域的中央部的高度比作为导电区域的各第一通孔导电体16a的上端表面下降，在第一接合面Sa的绝缘区域的一部分区域形成作为凹状的区域的底面的第一非接合面。而且，各第一通孔导电体16a从第一非接合面以凸状突出。
此外，在该蚀刻工序中，只要第一通孔导电体16a从其周围的第一绝缘层14a的表面(第一非接合面)以凸状突出即可。因此，也可以按照从抗蚀层27a露出的第一绝缘层14a的表面的高度比第一通孔导电体16a的凹陷部26a的底部例如低的方式进行蚀刻。
最后，如图9所示，例如通过灰化等将抗蚀层27a除去。这样，可形成具备由绝缘区域以及导电区域构成的第一接合面Sa的半导体装置10的下层部11a，所述绝缘区域由除去第一非接合面的第一绝缘层14a的表面构成，所述导电区域由从第一非接合面以凸状突出的第一通孔导电体16a的上端表面构成。
接着，经过与半导体装置10的下层部11a的制造工序同样的工序，如图10所示，形成具备由绝缘区域以及导电区域构成的第二接合面Sb的半导体装置10的上层部11b，所述绝缘区域由除去第二非接合面的第二绝缘层14b的表面构成，所述导电区域由从第二非接合面以凸状突出的第二通孔导电体16b的上端表面构成。其中，在所形成的上层部11b中，在第二通孔导电体16b的上端表面形成凹陷部26b。
接下来，对下层部11a的第一接合面Sa以及上层部11b的第二接合面Sb进行表面处理。即，使第一、第二接合面Sa、Sb活化。然后，如图11所示，在真空或者惰性气体的气氛中，按照在第一非接合面与第二非接合面之间形成空间28，并且使第一接合面Sa的绝缘区域与第二接合面Sb的绝缘区域匹配，第一接合面Sa的导电区域与第二接合面Sb的导电区域匹配的方式，将下层部11a与上层部11b对置配置。而且，例如在150℃左右的低温的条件下对下层部11a的第一半导体晶片21a以及上层部11b的第二半导体晶片21b施加压接负载F、F，来使第一通孔导电体16a与第二通孔导电体16b固相接合，并且使第一绝缘层14a的周边部与第二绝缘层14b的周边部氢键结合(对应日文：水素結合)。然后，对接合了的半导体晶片21a、21b进行例如400℃左右的热处理。由此，第一通孔导电体16a与第二通孔导电体16b被金属键结合(对应日文：金属結合)，第一绝缘层14a与第二绝缘层14b被共价键结合(对应日文：共有結合)。这里，由于第一接合面Sa的导电区域相对于其周围的第一接合面Sa的绝缘区域为凸，第二接合面Sb的导电区域相对于其周围的第二接合面Sb的绝缘区域为凸，所以能够使构成两者的导电区域的第一通孔导电体16a与第二通孔导电体16b可靠地固相接合。而且，相互固相接合的第一通孔导电体16a的一部分与第二通孔导电体16b的一部分被配置在空间28内。
这里，如图11以及图12所示，第一绝缘层14a的周边部与第二绝缘层14b的周边部共价键结合后的接合区域J沿着切割线D以栅格状设置。即，包括第一绝缘层14a的第一非接触面以及第二绝缘层14b的第二非接触面的非接合区域NJ成为被两者的接合区域J包围的区域。
最后，如图13所示，沿着切割线D将下层部11a以及上层部11b切断。即，将切割线D上的第一半导体晶片21a、第一绝缘层14a、第二绝缘层14b、和第二半导体晶片21b切断。由此，能够一并制造多个半导体装置10。在如此制造成的半导体装置10中，虽然在第一绝缘层14a与第二绝缘层14b的非接合区域NJ形成空间28，但该空间28被第一绝缘层14a与第二绝缘层14b的接合区域J包围。
如以上说明那样，在实施例涉及的半导体装置10的制造方法以及半导体装置10中，在使下层部11a的作为导电层的第一通孔导电体16a从设于其周围的第一绝缘层14a的第一非接触面以凸状突出，并且使上层部11b的作为导电层的第二通孔导电体16b从设于其周围的第二绝缘层14b的第二非接触面以凸状突出之后，将它们固相接合。因此，即使通过CMP法在第一通孔导电体16a的上端面形成凹陷部26a，在第二通孔导电体16b的上端面形成凹陷部26b，也能够使它们可靠地接合。因此，能够可靠地进行第一通孔导电体16a与第二通孔导电体16b的电接合，制造出可靠性出色的半导体装置10。
另外，在实施例涉及的半导体装置10的制造方法以及半导体装置10中，当将下层部11a与上层部11b接合时，将下层部11a的第一绝缘层14a的周边部表面与上层部11b的第二绝缘层14b的周边部表面固相接合。而且，第一通孔导电体16a与第二通孔导电体16b在由第一绝缘层14a与第二绝缘层14b的接合区域J包围的非接合区域NJ内(第一非接合面与第二非接合面之间的空间28内)相互固相接合。因此，在制造成的半导体装置10中，相互固相接合的第一通孔导电体16a以及第二通孔导电体16b在空间28内被配置成由第一绝缘层14a与第二绝缘层14b的接合区域J包围。因此，能够抑制第一通孔导电体16a以及第二通孔导电体16b因从半导体装置10的外部侵入药液而发生不良的情况。
并且，在实施例涉及的半导体装置10的制造方法以及半导体装置10中，被在最终工序即切割工序中切断的区域D是第一绝缘层14a以及第二绝缘层14b中的两者共价键结合了的接合区域J。因此，还能抑制在切割工序中第一绝缘层14a或者第二绝缘层14b发生破损的情况(芯片缺损)。
如以上说明那样，在实施例涉及的半导体装置10的制造方法以及半导体装置10中，能够抑制因药液的侵入引起的第一通孔导电体16a以及第二通孔导电体16b的不良，还能抑制在切割工序中第一绝缘层14a或者第二绝缘层14b发生破损的情况(芯片缺损)。因此，能够成品率良好地制造可靠性更出色的半导体装置10。
并且，在实施例涉及的半导体装置10的制造方法以及半导体装置10中，由于下层部11a的第一绝缘层14a的表面与上层部11b的第二绝缘层14b的表面被共价键结合，所以下层部11a与上层部11b稳固地接合。因此，能够制造可靠性更出色的半导体装置10。
与此相对，作为本实施例涉及的半导体装置的制造方法的比较例，参照图14～图16对只能够使第一通孔导电体与第二通孔导电体可靠地固相接合的半导体装置的制造方法进行说明。图14～图16分别是用于针对比较例涉及的半导体装置的制造方法进行说明的剖视图。其中，在图14～图16中，对与本实施例相同的位置赋予了相同的附图标记。
在比较例涉及的半导体装置的下层部111a的制造方法中，在经过图2～图5所示的各工序，通过CMP法使露出第一通孔导电体116a的第一绝缘层114a的表面平坦化之后，在第一绝缘层114a的表面上不形成抗蚀层，而如图14所示那样对第一绝缘层114a的表面整体进行蚀刻，使第一通孔导电体116a以凸状突出。
另外，虽然省略了图示，但在上层部111b的制造中也同样在通过CMP法使露出第二通孔导电体116b的第二绝缘层114b的表面平坦化之后，在第二绝缘层114b的表面上不形成抗蚀层，而对第二绝缘层114b的表面整体进行蚀刻，使第二通孔导电体116a以凸状突出。
然后，在真空中对第一通孔导电体116a从第一绝缘层114a以凸状突出了的下层部111a的表面、以及第二通孔导电体116b从第二绝缘层114b以凸状突出了的上层部111b的表面进行清洁化处理而成为清洁表面，如图15所示，在真空或者惰性气体的气氛中，按照第一通孔导电体116a与第二通孔导电体116b匹配的方式，将下层部111a与上层部111b对置配置。然后，对下层部111a的第一半导体晶片121a以及上层部111b的第二半导体晶片121b施加压接负载F、F，来将第一通孔导电体116a与第二通孔导电体116b固相接合。
然后，如图16所示，在最终工序中，沿着切割线D将下层部111a以及上层部111b切断，一并制造多个半导体装置100。
在这样的比较例涉及的半导体装置100的制造方法中，也在使下层部111a的作为导电层的第一通孔导电体116a从其周围的第一绝缘层114a以凸状突出，并且，使上层部111b的作为导电层的第二通孔导电体116b从其周围的第二绝缘层114b以凸状突出之后，将它们固相接合。因此，能够使第一通孔导电体116a与第二通孔导电体116b可靠地接合。
然而，在如此制造成的半导体装置100中，如图16所示，在第一绝缘层114a与第二绝缘层114b之间产生间隙128。而且，该间隙128从装置100的侧面露出。因此，会从半导体装置100的外部侵入药液而使第一通孔导电体116a以及第二通孔导电体116b产生不良。因此，通过该比较例涉及的制造方法制造成的半导体装置100与通过本实施例涉及的半导体装置的制造方法制造成的半导体装置10相比，可靠性较差。并且，由于在切割线D上，在第一绝缘层114a与第二绝缘层114b之间产生间隙128，所以当沿着切割线D将第一绝缘层114a以及第二绝缘层114b切断时，第一绝缘层114a或者第二绝缘层114b会破损(产生芯片缺损)。因此，通过该比较例涉及的制造方法制造成的半导体装置100与通过本实施例涉及的半导体装置的制造方法制造成的半导体装置10相比，可靠性较差，另外，制造成品率也降低。
即，根据本实施例涉及的半导体装置10的制造方法，与比较例涉及的半导体装置100的制造方法相比，能够成品率良好地制造可靠性更出色的半导体装置。
在第一实施例涉及的半导体装置10的制造方法以及半导体装置10中，在使下层部11a的第一通孔导电体16a从其周围的第一绝缘层14a(第一非接触面)以凸状突出，并且使上层部11b的第二通孔导电体16b从其周围的第二绝缘层14b(第二非接触面)以凸状突出之后，将它们固相接合。但是，即便仅使一个通孔导电体从其周围的绝缘层以凸状突出，另一个通孔导电体不从其周围的绝缘层突出，也能够使两者可靠地固相接合。以下，对该制造方法进行说明。
(第二实施例)
以下，参照图17～图20来对第二实施例涉及的半导体装置的制造方法进行说明。图17～图20分别是用于对第二实施例涉及的半导体装置的制造方法进行说明的剖视图。其中，在各图中，针对与第一实施例涉及的半导体装置相同的部分赋予了相同的附图标记。
在该制造方法中，作为第一部分的下层部31a在经过图2～图7所示的各工序而在第一绝缘层34a的表面上形成了抗蚀层27a之后，如图17所示，对从抗蚀层27a露出的第一绝缘层34a进行蚀刻。蚀刻进行到与第一通孔导电体16a的凹陷部26a底部相同程度或者第一绝缘层34a的高度变低。由此，在第一通孔导电体16a的周围的第一绝缘层34a形成第一非接触面。
而且，在进行了这样的蚀刻工序之后，将抗蚀层27a除去。从除去了抗蚀层27a之后的第一绝缘层34a的表面(第一非接触面)大幅突出第一通孔导电体16a。这样的由将第一非接触面除去的第一绝缘层34a的表面构成的绝缘区域、以及由第一通孔导电体16a的上端表面构成的导电区域成为第一接合面Sa′。
另一方面，在作为第二部分的上层部31b中，如图18所示，，通过CMP法研磨导电层(成为第二通孔导电体16b的导电层)直至第二绝缘层34b的表面露出，使第二通孔导电体16b从表面露出的第二绝缘层34b的表面平坦化。而且，该状态下的由第二绝缘层34b的表面构成的绝缘区域、以及由第二通孔导电体16b的上端表面构成的导电区域成为第二接合面Sb′。
在如此形成了第一、第二接合面Sa′、Sb′之后，对这些接合面Sa′、Sb′进行表面处理。即，使第一、第二接合面Sa′、Sb′活化。然后，如图19所示，在真空或者惰性气体的气氛中，按照在第一非接合面与第二接合面Sb′之间形成空间38，并且第一接合面Sa′的绝缘区域与第二接合面Sb′的绝缘区域匹配，第一接合面Sa′的导电区域与第二接合面Sb′的导电区域匹配的方式，将下层部31a与上层部31b对置配置。然后，例如在150℃左右的低温的条件下对下层部31a的第一半导体晶片21a以及上层部31b的第二半导体晶片21b施加压接负载F、F，来使第一通孔导电体16a与第二通孔导电体16b固相接合，并且，使第一绝缘层34a的周边部与第二绝缘层34b的周边部氢键结合。然后，对接合了的半导体晶片21a、21b例如进行400℃左右的热处理。由此，第一通孔导电体16a与第二通孔导电体16b被金属键结合，第一绝缘层34a与第二绝缘层34b被共价键结合。这里，由于第一接合面Sa′的导电区域相对于其周围的第一接合面Sa′的绝缘区域为凸，所以能够将第一接合面Sa′的构成导电区域的第一通孔导电体16a、与第二接合面Sb′的构成导电区域的第二通孔导电体16b可靠地固相接合。而且，相互固相接合的第一通孔导电体16a的一部分与第二通孔导电体16b的一部分被配置在空间38内。
然后，如图20所示，在最终工序中，沿着切割线D将下层部31a以及上层部31b切断。由此，可一并制造多个半导体装置30。在如此制造成的半导体装置30中，虽然在第一绝缘层34a与第二绝缘层34b的非接合区域NJ形成空间38，但该空间38被第一绝缘层34a与第二绝缘层34b的接合区域J包围。
在以上说明的第二实施例涉及的半导体装置30的制造方法以及半导体装置30中，在使下层部31a的作为导电层的第一通孔导电体16a从设于其周围的第一绝缘层34a的第一非接触面以凸状突出之后，将该第一通孔导电体16a与形成凹陷部26b并从第二绝缘体34b的表面稍微以皿状凹陷而变低的第二通孔导电体16b固相接合。因此，即使通过CMP法在第一通孔导电体16a的上端面以及第二通孔导电体16b的上端面分别形成凹陷部26a、26b，也能够使它们可靠地接合。从而，能够可靠地进行第一通孔导电体16a与第二通孔导电体16b的电接合，制造可靠性出色的半导体装置30。
另外，在实施例涉及的半导体装置30的制造方法以及半导体装置30中，也在将下层部31a与上层部31b接合时，将下层部31a的第一绝缘层34a的周边部表面与上层部31b的第二绝缘层34b的周边部表面固相接合。而且，第一通孔导电体16a与第二通孔导电体16b在被第一绝缘层34a与第二绝缘层34b的接合区域J包围的非接合区域NJ内(由第一绝缘层34a和第二绝缘层34b包围的空间38内)相互固相接合。因此，在制造成的半导体装置30中，相互固相接合的第一通孔导电体16a以及第二通孔导电体16b被配置成在空间38内由第一绝缘层34a与第二绝缘层34b的接合区域J包围。从而，能够抑制第一通孔导电体16a以及第二通孔导电体16b因从半导体装置30的外部侵入药液而产生不良的情况，同时还能够抑制在切割工序中第一绝缘层34a或者第二绝缘层34b发生破损的情况(芯片缺损)。从而，与通过上述的比较例涉及的半导体装置的制造方法制造成的半导体装置100相比，能够成品率良好地制造可靠性更出色的半导体装置30。
此外，在第二实施例涉及的半导体装置30的制造方法以及半导体装置30中，仅对作为第一部分的下层部31a的第一绝缘膜34a的一部分区域选择性进行蚀刻来使第一通孔导电体16a突出，针对作为第二部分的上层部31b的第二绝缘膜34b不进行选择性的蚀刻，不使第二通孔导电体16b突出，但也可以使第一部分为上层部31b、使第二部分为下层部31a。即，也可以仅对上层部31b的第二绝缘膜34b的一部分区域选择性进行蚀刻而使第二通孔导电体16b突出，针对下层部31a的第一绝缘膜34a不进行选择性的蚀刻，不使第一通孔导电体16a突出。通过这样的制造方法，也能够获得与本实施例涉及的半导体装置30的制造方法以及半导体装置30同样的效果。
对本发明的几个实施方式进行了说明，但这些实施方式只是例示，并不意图限定发明的范围。这些新的实施方式能够通过其他的各种方式加以实施，在不脱离发明主旨的范围能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围与主旨中，并且包含在权利要求书所记载的发明及其等同的范围。
例如，在上述的各实施例中，在对第一绝缘层或者第二绝缘层进行蚀刻的工序中，作为掩模而使用的抗蚀层27a如图7所示那样沿着切割线D形成为栅格状。但是，抗蚀层也可以并不一定如此形成。以下，对抗蚀层的变形例进行说明。
图21是从上侧观察变形例涉及的形成有抗蚀层47的第一半导体晶片21a的俯视图，图22是示意性地表示在变形例涉及的形成了抗蚀层47之后的工序中，将下层部与上层部固相接合时的第一绝缘层与第二绝缘层的接合区域J以及非接合区域NJ的俯视图。
如图21所示，抗蚀层47除了在第一绝缘层14a(34a)的表面上沿切割线D以栅格状设置之外，还可以沿着第一绝缘层14a(34a)的表面上的、第一半导体晶片21a的周部(周围)设置。其中，在将抗蚀层47应用于第一实施例涉及的半导体装置的制造方法的情况下，除了将抗蚀层47在第二绝缘层14b的表面上沿切割线D以栅格状设置之外，还沿着第二绝缘层14b的表面上的、第二半导体晶片21b的周部设置。在如此形成了抗蚀层47的情况下，如图22所示，第一绝缘层14a(34a)与第二绝缘层14b(34b)的接合区域J除了沿着切割线D以栅格状设置之外，还沿着第一、第二半导体晶片21a、21b的周部设置，第一绝缘层14a(34a)与第二绝缘层14b(34b)的非接合区域NJ被接合区域J包围。
在以上说明的经过变形例涉及的形成抗蚀层47的工序而制造的半导体装置的制造方法以及半导体装置中，也能够获得与上述的各实施例涉及的半导体装置10、30的制造方法以及半导体装置10、30同样的效果。
除了以上说明的抗蚀层的变形例之外，例如通过对第一、第二绝缘层14a(34a)、14b(34b)进行蚀刻而从该绝缘层14a(34a)、14b(34b)的表面突出的导电层(构成第一、第二接合面的导电区域)也可以是通孔导电体16a、16b以外的导电体，例如也可以是布线。

Claims (15)

1.一种半导体装置的制造方法，其特征在于，包括：
形成第一布线层的工序，该第一布线层形成在第一基板上，包括具有周边区域以及被所述周边区域包围的中央区域的第一绝缘层、以及设置在所述中央区域的多个第一导电层，并且包含所述多个第一导电层的上端表面在内的所述第一绝缘膜的表面被平坦化；
形成第二布线层的工序，该第二布线层形成在第二基板上，包括具有周边区域以及被所述周边区域包围的中央区域的第二绝缘层、以及设置在所述中央区域的多个第二导电层，并且包含所述多个第二导电层的表面在内的所述第二绝缘膜的表面被平坦化；
通过使所述第一绝缘层的中央区域的表面比所述多个第一导电层的表面低，在所述第一绝缘层的中央区域的表面形成第一非接合面，并且在所述周边区域形成第一接合面的工序，
将所述多个第一导电层的表面与所述多个第二导电层的表面电连接，并且，将除了所述第一非接合面之外的所述第一绝缘层的所述第一接合面与对应于所述第一接合面的所述第二绝缘层的第二接合面直接接合的工序，
通过所述第一绝缘层的所述第一接合面与所述第二绝缘层的所述第二接合面的接合，在所述第一绝缘层的所述第一非接合面与所述第二绝缘层的表面之间形成空间，
在所述空间内配置所述多个第一导电层和所述多个第二导电层。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
按照在所述第一非接合面与所述第二绝缘层之间形成空间的方式，使所述第一非接合面与所述第二绝缘层分离，并且将除了所述第一非接合面之外的所述第一绝缘层的所述第一接合面与所述第二绝缘层的所述第二接合面直接接合。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
通过在所述第一绝缘层的周边区域的表面上形成第一抗蚀层，并对从所述第一抗蚀层露出的所述第一绝缘层进行蚀刻而使所述第一绝缘层的中央区域的表面比所述第一绝缘层的周边区域的表面以及所述多个第一导电层的表面低，来形成所述第一非接合面。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，
所述第一基板是第一晶片，并且所述第二基板是第二晶片，
在所述第一绝缘层的表面上，将所述第一抗蚀层形成在切割线上。
5.根据权利要求3所述的半导体装置的制造方法，其特征在于，
所述第一基板是第一晶片，并且所述第二基板是第二晶片，
在所述第一绝缘层的表面上，将所述第一抗蚀层形成在切割线上，并且将所述第一抗蚀层沿着所述第一晶片的周部形成。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，
通过使所述第二绝缘层的中央区域的表面比所述第二接合面的表面以及所述多个第二导电层的表面低，来在所述第二绝缘层的中央区域的表面形成第二非接合面，
将所述多个第一导电层的表面与所述多个第二导电层的表面电连接，并且，将所述第一绝缘层的所述第一接合面与所述第二绝缘层的所述第二接合面直接接合。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，
按照在所述第一非接合面与所述第二非接合面之间形成空间的方式，使所述第一非接合面与所述第二非接合面分离，并且将所述第一绝缘层的所述第一接合面与所述第二绝缘层的所述第二接合面直接接合。
8.根据权利要求6所述的半导体装置的制造方法，其特征在于，
通过在所述第一绝缘层的周边区域的表面上形成第一抗蚀层，并对从所述第一抗蚀层露出的所述第一绝缘层进行蚀刻而使所述第一绝缘层的中央区域的表面比所述第一绝缘层的周边区域的表面以及所述多个第一导电层的表面低，来形成所述第一非接合面，
通过在所述第二绝缘层的周边区域的表面上形成第二抗蚀层，并对从所述第二抗蚀层露出的所述第二绝缘层进行蚀刻而使所述第二绝缘层的中央区域的表面比所述第二绝缘层的周边区域的表面以及所述多个第二导电层的表面低，来形成所述第二非接合面。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，
所述第一基板是第一晶片，并且所述第二基板是第二晶片，
在所述第一绝缘层的表面上，将所述第一抗蚀层形成在切割线上，
在所述第二绝缘层的表面上，将所述第二抗蚀层形成在切割线上。
10.根据权利要求8所述的半导体装置的制造方法，其特征在于，
所述第一基板是第一晶片，并且所述第二基板是第二晶片，
在所述第一绝缘层的表面上，将所述第一抗蚀层形成在切割线上，并且将所述第一抗蚀层沿着所述第一晶片的周部形成，
在所述第二绝缘层的表面上，将所述第二抗蚀层形成在切割线上，并且将所述第二抗蚀层沿着所述第二晶片的周部形成。
11.一种半导体装置，其特征在于，具备：
第一布线层，具有第一绝缘层以及多个第一导电层，所述第一绝缘层具有设置在周边的第一接合面以及被所述第一接合面包围的第一非接合面，并且所述第一非接合面的表面比所述第一接合面的表面低，所述多个第一导电层以从所述第一非接合面的表面凸状突出的方式设置于所述第一非接合面；和
第二布线层，具有与所述多个第一导电层的表面接合的多个第二导电层以及与所述第一绝缘层的所述第一接合面接合的第二绝缘层，
在所述第一布线层的所述第一非接合面与所述第二布线层的所述第二绝缘层的表面之间形成有空间，
在所述空间内配置有所述多个第一导电层和所述多个第二导电层。
12.根据权利要求11所述的半导体装置，其特征在于，
所述第二布线层具有设置在周边的第二接合面以及被所述第二接合面包围第二非接合面，并且所述第二非接合面的表面比所述第二接合面的表面低，所述多个第二导电层以从所述第二非接合面的表面凸状突出的方式设置。
13.根据权利要求12所述的半导体装置，其特征在于，
在所述第一布线层的所述第一非接合面与所述第二布线层的所述第二非接合面之间形成有空间。
14.根据权利要求11所述的半导体装置，其特征在于，
所述空间形成为被所述第一接合面的表面与所述第二绝缘层的表面的接合部分包围。
15.根据权利要求11所述的半导体装置，其特征在于，
所述多个第一导电层与所述多个第二导电层被金属键结合，并且，
所述第一绝缘层与所述第二绝缘层被共价键结合。
CN201410575580.7A 2013-12-11 2014-10-24 半导体装置的制造方法以及半导体装置 Active CN104716086B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013256070A JP2015115446A (ja) 2013-12-11 2013-12-11 半導体装置の製造方法
JP2013-256070 2013-12-11

Publications (2)

Publication Number Publication Date
CN104716086A CN104716086A (zh) 2015-06-17
CN104716086B true CN104716086B (zh) 2018-04-06

Family

ID=53271949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410575580.7A Active CN104716086B (zh) 2013-12-11 2014-10-24 半导体装置的制造方法以及半导体装置

Country Status (5)

Country Link
US (3) US9437568B2 (zh)
JP (1) JP2015115446A (zh)
KR (1) KR20150068284A (zh)
CN (1) CN104716086B (zh)
TW (1) TW201535594A (zh)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
JP6165127B2 (ja) * 2014-12-22 2017-07-19 三菱重工工作機械株式会社 半導体装置及び半導体装置の製造方法
CN107408565B (zh) * 2015-03-03 2021-07-20 索尼公司 半导体装置和电子设备
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
JP6865544B2 (ja) * 2016-07-27 2021-04-28 日本放送協会 空間光変調器および空間光変調器の製造方法
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10796936B2 (en) 2016-12-22 2020-10-06 Invensas Bonding Technologies, Inc. Die tray with channels
EP3563411B1 (en) 2016-12-28 2021-04-14 Invensas Bonding Technologies, Inc. Method of processing a substrate on a temporary substrate
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
WO2018126052A1 (en) 2016-12-29 2018-07-05 Invensas Bonding Technologies, Inc. Bonded structures with integrated passive component
US10522499B2 (en) 2017-02-09 2019-12-31 Invensas Bonding Technologies, Inc. Bonded structures
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10529634B2 (en) 2017-05-11 2020-01-07 Invensas Bonding Technologies, Inc. Probe methodology for ultrafine pitch interconnects
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
JP2019047043A (ja) * 2017-09-05 2019-03-22 日本放送協会 積層型半導体素子および半導体素子基板、ならびにこれらの製造方法
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US10658313B2 (en) 2017-12-11 2020-05-19 Invensas Bonding Technologies, Inc. Selective recess
US11011503B2 (en) 2017-12-15 2021-05-18 Invensas Bonding Technologies, Inc. Direct-bonded optoelectronic interconnect for high-density integrated photonics
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11244916B2 (en) 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11171117B2 (en) 2018-06-12 2021-11-09 Invensas Bonding Technologies, Inc. Interlayer connection of stacked microelectronic components
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
EP3807927A4 (en) 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. TSV AS A HIDEPAD
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11296044B2 (en) * 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
KR20210104742A (ko) 2019-01-14 2021-08-25 인벤사스 본딩 테크놀로지스 인코포레이티드 접합 구조체
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US20210098412A1 (en) * 2019-09-26 2021-04-01 Invensas Bonding Technologies, Inc. Direct gang bonding methods and structures
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
CN115088068A (zh) 2019-12-23 2022-09-20 伊文萨思粘合技术公司 用于接合结构的电冗余
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
JP2022096892A (ja) * 2020-12-18 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186091A (ja) * 2004-12-27 2006-07-13 Mitsubishi Heavy Ind Ltd 半導体装置及びその製造方法
CN102347243A (zh) * 2010-07-29 2012-02-08 三菱电机株式会社 半导体装置及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272642A (ja) 1988-09-07 1990-03-12 Nec Corp 基板の接続構造および接続方法
US5591673A (en) * 1995-07-05 1997-01-07 Taiwan Semiconductor Manufacturing Company Ltd. Tungsten stud process for stacked via applications
JP3440057B2 (ja) 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
US6933586B2 (en) * 2001-12-13 2005-08-23 International Business Machines Corporation Porous low-k dielectric interconnects with improved adhesion produced by partial burnout of surface porogens
JP4212293B2 (ja) 2002-04-15 2009-01-21 三洋電機株式会社 半導体装置の製造方法
JP2005109221A (ja) * 2003-09-30 2005-04-21 Toshiba Corp ウェーハレベルパッケージ及びその製造方法
US7157647B2 (en) * 2004-07-02 2007-01-02 Endicott Interconnect Technologies, Inc. Circuitized substrate with filled isolation border, method of making same, electrical assembly utilizing same, and information handling system utilizing same
JP4310267B2 (ja) 2004-12-17 2009-08-05 三菱重工業株式会社 積層デバイスの製造方法
JP5276035B2 (ja) * 2009-04-13 2013-08-28 日本電波工業株式会社 圧電デバイスの製造方法及び圧電デバイス
WO2011027762A1 (ja) 2009-09-01 2011-03-10 国立大学法人東北大学 配線接続方法と機能デバイス
JP5919653B2 (ja) 2011-06-09 2016-05-18 ソニー株式会社 半導体装置
US8895360B2 (en) * 2012-07-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated semiconductor device and wafer level method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186091A (ja) * 2004-12-27 2006-07-13 Mitsubishi Heavy Ind Ltd 半導体装置及びその製造方法
CN102347243A (zh) * 2010-07-29 2012-02-08 三菱电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP2015115446A (ja) 2015-06-22
US10840204B2 (en) 2020-11-17
CN104716086A (zh) 2015-06-17
US9437568B2 (en) 2016-09-06
US20160343682A1 (en) 2016-11-24
US20150162294A1 (en) 2015-06-11
KR20150068284A (ko) 2015-06-19
US20200126941A1 (en) 2020-04-23
TW201535594A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
CN104716086B (zh) 半导体装置的制造方法以及半导体装置
US10541230B2 (en) Semiconductor device and method for manufacturing same
US10510597B2 (en) Methods for hybrid wafer bonding integrated with CMOS processing
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
US8513058B2 (en) Semiconductor device and method for producing the same
TWI497660B (zh) 具有穿透基板互連之半導體構造，以及形成穿透基板互連之方法
CN104253127A (zh) 具有降低衬底翘曲的背面结构的集成电路
CN106463394B (zh) 半导体装置
WO2013160976A1 (ja) 半導体装置およびその製造方法
JP4847072B2 (ja) 半導体集積回路装置およびその製造方法
US8692359B2 (en) Through silicon via structure having protection ring
US20120032339A1 (en) Integrated circuit structure with through via for heat evacuating
JP2017055049A (ja) 半導体装置および半導体装置の製造方法
CN104900543A (zh) 一种半导体器件及其制备方法
TW201642430A (zh) 半導體積體電路裝置及其製造方法
KR100975332B1 (ko) 반도체 장치 및 그 제조 방법
TWI571964B (zh) 半導體結構與其製備方法
CN104517921A (zh) 键合基底及其形成方法、三维封装结构及其形成方法
JP5417169B2 (ja) パワーｍｏｓｆｅｔのコンタクトメタライゼーション
CN103151298A (zh) 一种硅通孔制作方法
US20150348871A1 (en) Semiconductor device and method for manufacturing the same
TWI559414B (zh) 基底穿孔製程
TW201501256A (zh) 中介板及其製法
TWI555122B (zh) 半導體元件之內連線結構其製備方法
TWI527152B (zh) 半導體裝置及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170727

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220104

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.