TW201642430A - 半導體積體電路裝置及其製造方法 - Google Patents

半導體積體電路裝置及其製造方法 Download PDF

Info

Publication number
TW201642430A
TW201642430A TW105105311A TW105105311A TW201642430A TW 201642430 A TW201642430 A TW 201642430A TW 105105311 A TW105105311 A TW 105105311A TW 105105311 A TW105105311 A TW 105105311A TW 201642430 A TW201642430 A TW 201642430A
Authority
TW
Taiwan
Prior art keywords
film
layer
integrated circuit
fuse element
semiconductor integrated
Prior art date
Application number
TW105105311A
Other languages
English (en)
Inventor
原田博文
Original Assignee
精工半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工半導體有限公司 filed Critical 精工半導體有限公司
Publication of TW201642430A publication Critical patent/TW201642430A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明係一種半導體積體電路裝置及其製造方法，其課題為提供：可作為調整半導體積體電路裝置之特性的熔線元件之安定形成之半導體積體電路裝置及其製造方法。 解決手段為作為由將使用於熔線元件之材料，作為經由濺鍍法之非晶形矽層，以與金屬配線形成同一工程而形成者，降低熔線元件上之層間絕緣膜的膜厚，而可得到雷射修整加工的安定性之半導體積體電路裝置及其製造方法。

Description

半導體積體電路裝置及其製造方法
本發明係有關使用調整電性特性之雷射修整用熔線元件之半導體積體電路裝置及其製造方法。
對於使用於半導體積體電路之分壓電路之阻抗元件，係加以使用注入與半導體基板相反導電型之不純物於單結晶矽半導體基板之不純物之擴散阻抗，或注入不純物之多結晶矽所成之阻抗等。在分壓電路之設計中使用複數如此阻抗體之情況，其長度‧寬度‧阻抗率係所有設定為同一。成為各阻抗元件則均等接受由如此作為而決定形狀之蝕刻加工處理時之形狀不均，或不純物注入不均者，阻抗元件的絕對值係即使不均，亦可一定地保持阻抗元件彼此之阻抗比率之故。
在分壓電路內而使用具有依據此一定形狀‧一定阻抗率之一定的阻抗值之阻抗元件情況，如圖2之201至204之阻抗群，由串聯連接或並聯連接單位阻抗元件200者而 實現種種的阻抗值。此單位阻抗元件200係如先前所述，因同一形狀‧同一阻抗率之阻抗元件之故，此阻抗率高之單位阻抗元件所成之阻抗群的阻抗比亦可高精確度地保持者。
另外對於201至204之阻抗群而言係並聯地，設置例如由多結晶矽所成的熔線301至304，作為成可從外部經由雷射照射而切斷。並且，因應經由此雷射照射之熔線的切斷‧未切斷，作為呈可因應必要而改變端子109至端子110之間的阻抗值。並且，將與形成於端子110至端子111之間的固定阻抗之分壓比，自端子110進行輸出。
以圖3為基礎加以說明使用於以往的雷射修整之熔線301至304的構造。
圖3(1)係將圖2的熔線301至304排列於橫向而平面地顯示者。各個熔線元件係具有：將中央的線幅，作為較兩端部為細之雷射切割用的範圍，和在兩端部藉由連接孔7，為了經由金屬配線8而連接於內部電路之配線接線的範圍。另外，經由雷射修整而切斷熔線元件的範圍，係設置雷射熔線切斷用開口部10。
圖3(2)係顯示圖3(1)之A-A部的剖面者。於形成於半導體基板1上之元件分離用的LOCOS絕緣膜13上，由使用與MOS電晶體之閘極電極同一的層之2000Å至4000Å厚度之多結晶矽5而形成雷射切斷用之熔線元件。此時，如以剖面圖所示，在雷射熔線切斷用開口部10中，由乾蝕刻處理熔線正上方之絕緣膜者而降低膜厚，為了作為熔 線熔融而作為效率佳地傳導雷射能量的構造。此熔線上的絕緣膜之乾蝕刻後的殘膜厚度係作為適合於雷射加工之所期望的膜厚。
在此所使用之熔線材料係因為係兼具MOS電晶體之閘極電極的多結晶矽5之故，金屬配線層8則為僅只有1層之半導體製造處理的情況，對於此熔線元件上，係僅加以形成BPSG(Boron Phosphate Silicate Glass)等所成之第1層之金屬配線下的平坦化絕緣膜與矽氮化膜所成之最終保護膜。並且，此矽氮化膜係因在為了去取出端子於半導體積體電路外部之墊片開口部處理時，同時蝕刻除去之故，而對於熔線上係僅存在有1μm程度厚度之BPSG膜。
並且，當成為具有2層以上的金屬配線之半導體製造處理時，如以圖3(2)所示地，於BPSG膜16上，成為更加以層積為了絕緣金屬配線層間之主要由矽氧化膜所成之層間絕緣膜22者。此等則每1層作為約1μm程度膜厚時，熔線上之絕緣膜厚度係比較於配線層積層數為多的程度那樣的金屬配線1層處理時而增加，成為容易達成為數μm之矽氧化膜之厚度者。更且，最終保護膜則加上於最上層之矽氮化膜，成為採用成為與下層配線金屬的應力緩和層之矽氧化膜的2層膜時，熔線上之矽氧化膜厚則更增加。
如此，熔線上之矽氧化膜厚則變厚時，熔線切斷時之雷射能量則未有為了效率佳地熔線切斷而消耗，而有引起 切斷不良之危險。因此，如在圖3(2)之剖面圖所示，加上於最上層之矽氮化膜，其下方之矽氧化膜亦由乾蝕刻技術而減低膜厚，而迴避在雷射切斷中之切斷不良的情況則為一般性。
對於由如此多結晶矽所成之熔線的形成方法及熔線上的絕緣膜加工方法，係例如揭示於專利文獻1。
但對於使用於以往半導體積體電路之雷射切斷用熔線的加工，係有如以下的困難。
首先，在利用與MOS電晶體之閘極電極兼用的多結晶矽之熔線元件中，經由半導體製造處理的細微化，和伴隨於此之配線層積數增加的進展，存在於自半導體積體電路表面至多結晶矽熔線為止之絕緣體膜厚則變厚，如為了進行半導體積體電路之特性調整的熔線切斷之經由來自外部的雷射照射之熔線切斷則為困難。
另外，在為了容易地作為雷射到達至此多結晶矽所成之熔線元件，而由將多結晶矽熔線元件上的絕緣膜，追加光微影工程及乾蝕刻工程者，蝕刻除去特定量之絕緣膜，將殘餘的膜厚調整為特定厚度之方法之中，乾蝕刻之晶圓面內不均或晶圓間不均，更且所層積之各層間絕緣膜本身之膜厚不均之故，而絕緣膜之殘膜厚度之不均則變為較以往為大。一般而言，在經由雷射之熔線切斷中，係當熔線元件上之絕緣膜厚過厚時，未有效率佳地加以傳導能量而產生有熔線的殘餘，而過薄時，有著經由對於雷射之熔線元件下的透過而對於基底基板帶來損傷，以及熔線本身的 熱散發而保持熔融未昇華產生再附著之熔線加工性惡化之權衡之故，而於絕緣膜厚存在有最佳膜厚範圍。但如上述之熔線上之絕緣膜厚不均係有著超越其最佳膜厚範圍之情況，而使雷射加工性安定情況則為困難。
更且，在層間絕緣膜之層積膜數越多，因應此等而增加之層間絕緣膜彼此的界面中，照射雷數的反射則產生，且其反射程度則因經由界面的狀態而產生變動之故，此等則助長到達至熔線元件之雷射能量，和經由此等之加工的不安定度。
另外，對於除去此熔線上之絕緣膜時之蝕刻光罩，被蝕刻膜與蝕刻光罩之蝕刻選擇性的確保則為困難，而於蝕刻量為多之情況，有著蝕刻光罩消失而於基底產生蝕刻損傷之情況。此問題係亦同樣地存在有在專利文獻1所提案之蝕刻時之停止膜之情況。
加上，此多結晶矽層係一般而言，因採用以500℃至700℃之高溫進行之LPCVD(Low Pressure Chemical Vapor Deposition)法而形成之故，而亦無法採用在使用熔點低之金屬配線或有機膜之層間絕緣膜形成後而形成此多結晶矽層所成之熔線元件，降低熔線元件上之堆積絕緣膜厚之方法。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開10-189737號公報
因此在本發明中，其課題為提供：作為熔線材料而使用矽系的膜，由將形成工程設定為較以往接近於最終保護膜的層者，降低熔線上之絕緣膜的厚度，而無須高乾蝕刻安定控制，可將經由雷射之熔線切斷作為安定化，使用雷射修整用熔線元件之半導體積體電路裝置及其製造方法。
本發明係為了解決上述課題，而作成如以下。
首先，作成包含：半導體基板，和形成於前述半導體基板上之絕緣膜，和隔離於前述絕緣膜上而加以配置之2個金屬所成之導電體，和層積於前述導電體上之第1高熔點金屬膜，和被覆前述第1高熔點金屬膜上及前述導電體之側面，加以設置於前述2個導電體之隔離之前述絕緣膜上的範圍之非晶形矽層所成之熔線元件的半導體積體電路裝置。
更且，作成於前述非晶形矽層之下方，平面視地設置與前述非晶形矽層同一形狀之第2高熔點金屬膜者為特徵之半導體積體電路裝置。
更且，作成前述半導體積體電路裝置係至少由2層以上之金屬配線層而加以構成，而前述導電體係由前述金屬配線層之中之最上層所成，對於前述最上層之金屬配線層上係加以設置保護膜者為特徵之半導體積體電路裝置。
更且，作成前述保護膜係由矽氧化膜，和加以形成於其上方之矽氮化膜所成，對於前述熔線元件上係加以設置除去前述矽氮化膜之開口部者為特徵之半導體積體電路裝置。
另外，本發明係為了解決上述課題，而採取如以下的手段。
即，一種半導體積體電路裝置之製造方法，係包含熔線元件之半導體積體電路裝置之製造方法，其特徵為由形成絕緣膜於半導體基板上之工程，和依第1金屬膜及第1高熔點金屬膜的順序加以層積於前述絕緣膜上之工程，和蝕刻前述第1金屬膜及前述第1高熔點金屬膜，隔離於熔線元件範圍，形成加以配置前述第1高熔點金屬膜於前述第1金屬膜上之2個導電體，形成接合墊片於接合墊片範圍之工程，和於前述2個導電體與前述接合墊片與前述絕緣膜上，堆積非晶形矽層之工程，和在前述熔線元件範圍中，被覆前述第1高熔點金屬膜之上方及前述2個導電體之側面，形成加以設置於前述2個導電體之隔離之前述絕緣膜上的範圍之前述非晶形矽層所成之熔線元件的工程，和在前述接合墊片範圍中，除去前述非晶形矽層及前述第1高熔點金屬金屬膜之工程，和於包含前述熔線元件之前述半導體基板上，堆積由 下層之矽氧化膜與上層之矽氮化膜所成之保護膜的工程，和除去前述接合墊片上之前述保護膜之保護膜除去工程所成者。
更且，作成在前述保護膜形成工程中，除去前述熔線元件上之前述矽氮化膜者為特徵之半導體積體電路裝置之製造方法。
更且，在其他的實施形態中，係在堆積前述非晶形矽層之工程之前，更具有堆積第2高熔點金屬膜之工程，做成在形成前述熔線元件的工程中，在前述熔線元件範圍中被覆前述第1高熔點金屬膜上及前述2個導電體之側面，形成加以設置於前述2個導電體之隔離之前述絕緣膜上之範圍的前述非晶形矽層及前述第2高熔點金屬膜所成之熔線元件者為特徵之半導體積體電路裝置之製造方法。
如根據本發明，由矽系的膜而形成熔線元件，將形成工程設定為較以往接近於最終保護膜的層而降低熔線元件上之絕緣膜的厚度者，實現經由雷射之安定的熔線切斷，可提供以高產率而對於長期信賴性優越之半導體積體電路裝置及其製造方法。
1‧‧‧半導體基板
5‧‧‧多結晶矽膜
6‧‧‧閘極電極
7‧‧‧連接孔
8‧‧‧第1層之金屬配線
9‧‧‧閘極絕緣膜
10‧‧‧雷射熔線切斷用開口部
11‧‧‧第2層之金屬配線
12‧‧‧N型源極/汲極範圍
13‧‧‧LOCOS絕緣膜
14‧‧‧第3層之金屬配線
15‧‧‧貫穿孔
16‧‧‧BPSG膜
17‧‧‧非晶質矽膜
18‧‧‧高熔點金屬膜
19‧‧‧接合墊片
20‧‧‧光阻膜
21‧‧‧內部電路用細微金屬配線
22‧‧‧層間絕緣膜
23‧‧‧反射防止膜
24‧‧‧矽氧化膜
25‧‧‧矽氮化膜
26‧‧‧P型阱型範圍
27‧‧‧N型通道不純物範圍
28‧‧‧P型通道不純物範圍
301‧‧‧熔線1
302‧‧‧熔線2
303‧‧‧熔線3
304‧‧‧熔線4
圖1係本發明之第1實施例之模式平面圖及模式剖面 圖。
圖2係組合阻抗元件的分壓電路之一例。
圖3係顯示以往之熔線元件構造之模式平面圖及模式剖面圖。
圖4係本發明之第2實施例之模式平面圖及模式剖面圖。
圖5係本發明之第3實施例之模式平面圖及模式剖面圖。
圖6係本發明之第4實施例之模式平面圖及模式剖面圖。
圖7係本發明之第7實施例之模式剖面圖。
圖8係本發明之第8實施例之模式剖面圖。
圖9係本發明之第7實施例之工程流程之剖面圖。
圖10係持續圖9，本發明之第7實施例的工程流程剖面圖。
圖11係本發明之第8實施例之工程流程之剖面圖。
圖12係持續圖11，本發明之第8實施例的工程流程剖面圖。
圖13係本發明之第5實施例之模式剖面圖。
圖14係本發明之第6實施例之模式剖面圖。
圖15係本發明之第5實施例之工程流程之剖面圖。
圖16係持續圖15，本發明之第5實施例的工程流程剖面圖。
圖17係本發明之第6實施例之工程流程之剖面圖。
圖18係持續圖17，本發明之第6實施例的工程流程剖面圖。
本發明係具有為了雷射修整之熔線電路之半導體積體電路裝置，其中，提案使熔線元件上之絕緣膜厚度的安定，和雷射切斷之容易的熔線元件材料的採用並存，具有可解決有關雷射切斷加工性之以往的困難之熔線構造的半導體積體電路裝置及其製造方法者。
於以下，使用圖面而對於各實施例加以說明。
[實施例1]
圖1係表示本發明之第1實施例之模式平面圖及模式剖面圖，顯示使用3層金屬配線處理的例。首先在圖1(1)中，關於熔線元件，取代於經由以往之LPCVD法之多結晶矽層，而採用經由濺鍍法之非晶形矽層17。於在此熔線元件的圖上的上下兩端，具備為了連接於連結於內部電路之第2層的金屬配線11之形成2個導電體之第3層之金屬配線14及連結第3層之金屬配線14與第2層之金屬配線11之間的貫穿孔15。此非晶形矽層17係呈平面性地充份重疊形成2個導電體之第3層的金屬配線14與貫穿孔15地加以佈局。在此雖未圖示，但第1，第2及第3層之金屬配線係使用一般的微細加工用之半導體製造裝置者，例如使用於金屬配線之導電體的金屬係使用含有Si 或Cu等之添加物之Al或Cu等，對於其導電體之底面係例如，配置Ti或TiN等之高熔點金屬所成之阻障金屬，另外於其導電體之上面，係層積TiN等之反射防止膜。在圖1(2)中，圖示關係於本發明之深的第3層之金屬配線14之反射防止膜23。高熔點金屬係不限於Ti或TiN者，而亦可為其他的Ti化合物。
圖1(2)係圖1(1)之熔線元件301之切斷線A-A之剖面圖。在本實施例中，熔線元件301係加以設置於被覆第2層之金屬配線之層間絕緣膜22之上方。對於非晶形矽層17之上方係層積2層之保護膜的矽氧化膜24與矽氮化膜25。在此例中，非晶形矽層之形成系在最終層之配線金屬形成的時間而進行，但並非特別限定於最終配線層之形成時者，而較最終配線層為下層之金屬配線形成之時間亦可。
另外，在圖1(2)之本發明之構造中，將構成熔線元件的非晶形矽層17之兩端，呈接觸於第3層之金屬配線14所成之2個導電體之側面部及上面部地加以形成，採取大的熔線元件與配線之接觸面積，而作為得到安定之接觸阻抗之構造。
更且，於其第3層的金屬配線圖案的正下方，形成為了得到與第2層之金屬配線11的連接之貫穿孔15，而自此通過如貫穿孔內的鎢之埋入金屬等而對於第2層之金屬配線11電性連接，再自此配線至內部電路。
在本發明中，與在配線層形成工程之前所進行之以往 例的多結晶矽層之製作不同，以第1層之配線層以後的層之金屬配線形成處理而為了製作熔線元件，取代於未避免500℃以上之高溫處理之LPCVD法，而採用使用矽標靶材之濺鍍法。其形成溫度係經由作為200℃以下者，為對於既已結束形成之配線各層或層間絕緣膜帶來損傷，而有亦可在多層之金屬配線層處理等之配線形成時間中使用之製造工程自由度的利點。
另外，濺鍍法係與CVD法不同而對於薄的膜之堆積為有利，1000Å以下之薄膜堆積係為容易。另一方面，可以500℃以下的低溫處理進行者，作為適合於量產的製造方法而可舉出電漿CVD等，但1000Å以下的膜之形成係對有安定性有憂慮。使用濺鍍法而將熔線膜，更作為薄膜化之情況係由降低經由雷射之熔斷能量者，可抑制周圍的元件或對於基底之損傷，而由縮減為了防備平面方向或垂直方向之雷射損傷的尺寸邊界者，可貢獻於伴隨於半導體積體電路之縮小的低成本化。
但一般而言，將非晶形矽層之厚度作為不足150Å時，之後的最終保護膜成膜之電漿CVD工程等，在400℃程度之熱處理時，非晶形矽層則擴散於基底的Al，而熔線連接部之Al與非晶形矽層之間的接觸阻抗的高阻抗化則成為顯著。在此，在圖1中係作為於第3層之配線14上殘留TiN等之高熔點金屬所成之反射防止膜23之構成之故，在Al配線之上面的非晶形矽層之擴散係未成為問題。另一方面，對於Al配線之側面，係Al配線與非晶 形矽層則雖直接接觸，但與Al配線上面不同而附著有乾蝕刻加工時之副生成物的氧或碳而加以抑制對於Al的擴散。經由以上的構造而在本發明所使用之非晶形矽層係即使認為有10%程度之膜厚不均，而由設定150Å以上之目標厚度者，亦可得到與金屬配線之安定之接觸阻抗者。
更且，在通常濺鍍法中，將絕緣物之標靶材，濺鍍形成於半導體基板上之情況，因不易控制其絕緣物之電位之故，進行將如本發明之非晶形矽作為標靶材之濺鍍的情況，係對於標靶材的矽添加磷或硼等之不純物而提高不純物濃度，降低阻抗率。因此，例如，一般使用0.01Ω‧cm以下阻抗率之標靶材，但利用此而擔負作為為了熔線元件之導電體的作用。此情況，由作為薄膜化者而成為無法無視每單位面積之薄片阻抗之情況，係由熔線元件之長度或寬度之調整而實現所期望之熔線阻抗值。
另外，關於熔線阻抗的降低，係亦可舉出在形成未含有不純物之阻抗率高的矽薄膜之後，由離子注入法等而注入不純物而實現低阻抗率之矽薄膜之方法，但為了其不純物之活性化而有必要進行充分之熱量的施加，而無法迴避Al系的配線層或層間絕緣膜之損傷者。因此，由準備如本發明之高不純物濃度‧低阻抗率之標靶而進行濺鍍形成之以外的方法，在金屬配線或層間絕緣膜形成後製作矽系材料之低阻抗的熔線元件者係為困難。
另外，在圖1(2)中係以以往例而設置之雷射切斷用開口部係未特別設置。其理由係如先前所述，因以與最上層 金屬配線層同一時間而形成作為熔線元件而使用之非晶形矽層，而於正上方未有多餘之配線間層間絕緣膜，可以最終保護膜，設定為適合雷射切斷此熔線之膜厚之故。因此，矽氧化膜24與矽氮化膜25之膜形成不均係雖依然存在，但此係與對於雷射切斷加工性未有問題之以往的1層金屬配線處理情況同等，而在另一方因為了開口之乾蝕刻不均引起之熔線上絕緣膜厚不均係未存在之故，可實現安定之雷射加工者。加上，可縮小以往存在之雷射切斷開口圖案與雷射照射點的位置不均邊界，或雷射切斷開口部與金屬配線之位置調整邊界等之佈局尺寸邊界之故，可貢獻於熔線元件部分之所要面積縮小。
更且，當存在有雷射切斷用開口部時，因對於其部分之耐濕性優越之矽氮化膜消失之故，殘留有自此通過矽氧化膜而水分浸入至半導體積體電路內部之餘地，而存在有配線腐蝕或特性變動等之長期信賴性劣化之可能性，但在本發明之第1實施例中，因作為開口部而僅殘存有在熔線元件之雷射切斷時形成之矽氮化膜之雷射口徑大小的孔之故，亦有可將長期信賴性的影響作為最小化之利點。
另外，在此例中，對於熔線元件的配線，在3層金屬配線的半導體製造處理中，使用第3層之金屬配線與第2層之金屬配線，但第2層配線處理之情況係由利用第2層之金屬配線與第1層之金屬配線而形成熔線元件與其配線者可得到同樣的效果者。另外，在1層金屬配線之半導體製造處理中，係雖無圖示，但由使用第1層之金屬配線與 矽基板上之高濃度擴散配線者，可得到同樣的效果。如此本發明係可在1層以上之各種之配線構成的半導體製造處理中而應用，而說是具備半導體製造處理選擇上的高自由度。
如以上說明，本發明之第1實施例係具有可提供比較於以往，可提高熔線元件之雷射切斷加工的安定性，而可將產率下降或長期信賴性不良作為最小化之品質之高度同時，熔線元件或對於其周邊作為必要之所需面積少之廉價的半導體積體電路之特徵。
[實施例2]
圖4係表示本發明之第2實施例之模式平面圖及模式剖面圖，顯示同樣使用3層金屬配線處理的例。在本實施例中，與第1實施例不同，如圖4(1)，於雷射熔線切斷預定範圍，設置雷射熔線切斷開口部10，如圖4(1)之熔線元件301之切斷線A-A的剖面圖之圖4(2)所示，經由乾蝕刻法而除去熔線元件正上方之最終保護膜之矽氮化膜。
主要包含矽氮化膜之最終保護膜係經由製造半導體積體電路裝置之半導體工廠或半導體處理的特徵，更且所使用之材料‧條件‧熱處理等而有其膜厚產生變動者。例如，為了流動大電流而加厚最上層之金屬配線層的厚度情況等，係為了調整與和其最上層之金屬配線層接觸之最終保護膜的應力平衡，而有更加厚設定最終保護膜厚度之情況。並且，如本發明之第1實施例，在直接殘留熔線元件 上的最終保護膜之構造，為了其最終保護膜之膜厚化而未充分地傳達熔線切斷之雷射能量於熔線元件之情況，係如第2實施例，除去2層之保護膜之中之上層保護膜之矽氮化膜，而確保雷射加工性之方法為佳。此情況，2層保護膜之中最上層矽氮化膜之乾蝕刻時，由將與基底的矽氧化膜之蝕刻選擇性作為10：1以上的比者，充分減少乾蝕刻時之基底矽氧化膜的膜減少不均者係為容易，而經由如以往例之矽氧化膜的殘留厚度不均的增大之雷射加工性之惡化則未有明顯化者。
另外，以往例亦為同樣，但由設置雷射切斷開口部10者，成為未有最終保護膜之矽氮化膜而有出現長期信賴性劣化的可能性。
例如，一般，熔線元件係在雷射切斷後，在開口部內成為露出其剖面之情況，但於此熔線元件保持施加數10V以上之高電壓，而陷入於呈以高溫暴露在含有離子等之電介質的水分之狀態時，受到電性的能量而在雷射切斷面中加以促進化學反應，而矽則與水分中的氧結合，對於矽氧化膜產生變質而膨脹。此時，無法吸收其膨脹應力之情況，有著產生由對於熔線元件周圍產生有龜裂或斷裂者而使水分對於內部之侵入加速，而侵蝕則進展於內部之現象情況。但在本發明所使用之熔線元件係膜厚則較兼用以往的閘極電極之2000Å至4000Å之多結晶矽為薄，再經由濺鍍法而設定為150Å至1000Å之厚度，而因將熔線切斷面的面積作為以往的1/4以下之故，可抑制產生有化學反應 之切斷面積的縮小與經由此之應力產生的程度，而有對於可降低對於內部之腐蝕進展之以往例的利點。
即，如以上說明，本發明之第2實施例係由形成雷射切斷用開口部於最終保護膜者，即使最終保護膜之矽氮化膜為厚之情況，亦可維持安定之熔線元件之雷射切斷加工性者，具有較以往方法可降低長期信賴性不良之特徵。
[實施例3]
圖5係表示本發明之第3實施例之模式平面圖及模式剖面圖，顯示同樣使用3層金屬配線處理的例。
與圖1之第1實施例的不同係於非晶形矽層17之下方，層積第2高熔點金屬膜18而設置的點。此2個層積膜係使用相同的光罩圖案而一次乾蝕刻加工形成之故，而平面視性地成為同一形狀，在圖5(1)之平面圖中係未特別有不同點。
另外，如在圖5(1)之切斷線A-A之剖面的圖5(2)所示，此高熔點金屬膜18係與形成熔線端部之2個導電體之金屬配線層14及相同高熔點金屬所成之上層的反射防止膜23接觸，而貢獻於接觸阻抗的降低。特別是因對於在Al所成之金屬配線層14的側面所擔憂，經由非晶形矽層之熱處理之Al的擴散，與在上面的反射防止膜23所進行同樣有抑制之效果之故，可脫離對於非晶形矽層17之薄膜化而言之限制者。
在第1及第2實施例中，僅在非晶形矽層而形成熔線 元件，但對於無法無視經由薄膜化此非晶形矽層之阻抗值上升的情況，或者採用於對於經由此熔線元件之切斷/未切斷之阻抗值的差敏感之半導體積體電路裝置之情況，由設置例如TiN等之高熔點金屬膜於非晶形矽層17之下方者，大幅使熔線元件的阻抗值降低。此非晶形矽層，以及TiN層亦為作為金屬配線的反射防止膜而一般所使用的材料，而由追加設定此層者，未有對於金屬配線或其周邊元件等產生弊害‧副作用者，而亦未有損及雷射切斷的加工性者。以往，僅由TiN而構成熔線元件的情況係TiN的熔點的高度與膜的薄度則有招致雷射切斷加工之不安定性傾向，但經由本發明之2層構造的採用之時，由上層之非晶形矽層則吸收，積蓄雷射的能量而產生發熱者，有著比較於以往可更有效率地進行正下方之TiN之切斷的利點。由如此作為，即使對於熔線元件材料採用高熔點金屬，亦未損及雷射切斷的安定性而可享受高熔點金屬之長處。
如以上說明，本發明之第3實施例係具有可提供實現低阻抗之熔線元件之同時，比較於以往可提高熔線元件之雷射切斷加工的安定性，而可將信賴性不良作為最小化之品質之高度同時，熔線元件或對於其周邊作為必要之所需面積少之廉價的半導體積體電路之特徵。
[實施例4]
圖6係表示本發明之第4實施例之模式平面圖及模式剖面圖，顯示同樣使用3層金屬配線處理的例。在本實施 例中，加上於第3實施例，如圖6(1)所示，於雷射熔線切斷預定範圍，設置雷射熔線切斷開口部10，如在圖6(1)之熔線元件301之切斷線A-A的剖面圖之圖6(2)所示，經由乾蝕刻法而僅除去熔線正上方之最終保護膜地矽氮化膜。
其目的與效果係與第2實施例相同，最終保護膜之矽氮化膜25為厚，想定未能充分地傳達熔線切斷時之雷射能量於熔線情況的形態，而此形態適用於第3實施例者。
經由採取如此之構成之時，本發明之第4實施例係由形成雷射切斷用開口部於最終保護膜者，即使最終保護膜之矽氮化膜為厚之情況，亦可維持安定之熔線元件之雷射切斷加工性者，具有較以往方法可降低長期信賴性不良之特徵。
[實施例5]
圖13係顯示將經由圖1所示之本發明之第1實施例，擴張至半導體積體電路裝置內之熔線元件周邊為止而適用之第5實施例的模式剖面圖，而顯示相同使用3層金屬配線處理的例。
此圖中的301係顯示至此所說明之本發明之第1實施例的熔線元件，而加上於此而追加顯示擔負與外部端子之電性連接的接合墊片19，和作為內部電路之一例而追加顯示NMOS電晶體401與其周邊配線的樣子。
首先，由適用第1實施例之非晶形矽17而構成，自 配置於其熔線元件的兩端之第3層之Al等之金屬配線14及TiN等之高熔點金屬所成之反射防止膜23之層積膜，通過貫穿孔15，經由第2層之金屬配線11而連接於內部電路(未圖示)。
接著，作為內部電路之一例而舉出之NMOS電晶體401係由N型源極/汲極範圍12與閘極絕緣膜9，閘極電極6所成，通過連接孔7，第1層之金屬配線8，連接第1層與第2層之金屬配線之層間絕緣膜22中的貫穿孔15，第2層之金屬配線11，連接第2層與第3層之金屬配線的層間絕緣膜22中之貫穿孔15，第3層之金屬配線的內部電路用細微金屬配線21而進行與其他元件或電路之電性連接。
在此，層間絕緣膜22係在一般的半導體處理所使用者，主要由矽氧化膜所成，由利用TEOS(Tetra Ethyl Ortho Silicate)膜或SOG(Spin On Glass)膜而經由蝕刻法或CMP(Chemical Mechanical Polishing)法等，施以平坦化技術者，保持表面平坦性。
另外，對於第1金屬配線與第2金屬配線的構造及形成方法，係相同使用一般的細微加工用之半導體製造處理。例如，使用於其金屬配線之導電體的金屬係使用含有Si或Cu等之添加物的Al，或Cu其構成等。另外，對於其導電體之底面係例如，配置Ti或TiN等之高熔點金屬所成之阻障金屬，與提高下層之金屬或矽基板之接觸性同時，使配線的長期信賴性提升。另外，對於其導電體之上 面，係層積為了抑制使用在光微影加工時的光，在導電體表面之反射之經由TiN等之高熔點金屬的反射防止膜。即，採用依據所適用之半導體製造處理的細微規則之一般的配線材料及其層積構造，但在此係因與本發明無關而使用一般的技術之故，省略此等之詳細而加以簡略化而圖示。
但對於適用使用於此內部電路之配線的細微規則之第3金屬配線的內部電路用細微金屬配線21，導電體之金屬及其阻障金屬係同樣地以一般的構造及製造處理而製作之構成，對於其上層係雖設置反射防止膜而利用在第3金屬配線加工形成時，但最終係如圖13所示，與熔線元件301之兩端部之第3金屬配線不同，除去反射防止膜。此狀況係在使用於熔線元件301之兩端電極之第3金屬配線以外之所有的第3金屬配線中所適用之情況則為第5實施例的特徵。但反射防止膜係雖最終加以除去，但因對於作為必要之光微影技術加工時係設置之故，未有成為製造上問題者。
一般而言，在加工金屬配線時所利用之金屬配線上之反射防止膜係在堆積其導電體之Al或Cu所成之金屬膜之後即持續於其金屬上加以層積，再一次由光微影技術及乾蝕刻技術而加工其雙方之堆積層者。在此時之曝光時，反射防止膜係擔負未有伴隨由導電體之金屬的光反射之意圖而防止對於處所之光的入射與經由此之圖案變形‧切斷的作用。
因此，如為如此之製造方法，在蝕刻加工後，反射防止膜與導電體係經常成為作為一體而存在者。但在本發明中，在之後的熔線元件的加工，為了同時地除去熔線元件部分以外的反射防止膜而成為如圖13之構造。
另外，作為熔線元件之製作方法，係亦可為於熔線元件與第3金屬配線之間設置層間絕緣膜，而由貫穿孔等連接兩者，而此情況係成為於所有的第3金屬配線上殘留有反射防止膜之構造，但在本發明中，在第3金屬配線層之加工形成後，呈由直接進行熔線元件的形成者，省去層間絕緣膜之層積與貫穿孔的形成工程地設定。於熔線元件以外之第3金屬配線層上未存在有反射防止膜之理由之1係根據如以上之製造上的理由者。
在圖13中，為了將半導體積體電路內之電性連接取出於半導體晶片之外部的接合墊片19係銲接線的連接用地，同樣配置最上層金屬配線之第3層的金屬配線，使構成其正上方之最終保護膜之矽氧化膜24與矽氮化膜25開口。在此係對於自第3層之金屬配線所成之接合墊片連接於先前之內部電路之配線連接構造，係因與本發明無關而使用一般的技術之故，省略此等詳細，而簡略化圖示。
對於使用於接合墊片19之第3層之金屬配線，與作為內部電路用細微金屬配線而使用之第3層之金屬配線21同樣地，除去TiN等之反射防止膜，但此係比較於以往而具有以下所述之利點。
在以往的製造工程上，即使為在接合墊片的形成中層 積反射防止膜而加工形成之情況，亦同時除去在為了接合墊片部之最終保護膜開口之乾蝕刻時露出於開口面之反射防止膜，而使之後之測試探針的接觸性或銲接線的連接性提升。但即使為此，對於最終保護膜開口部周圍之最終保護膜下的金屬層上係殘存有反射防止膜，成為自最終保護膜開口部剖面露出有反射防止膜之剖面的狀態。一般，Ti系的膜係容易由熱或水分等而產生氧化，當於露出之Ti系的反射防止膜，使例如長時間切割時之水流接觸時，Ti則產生氧化‧膨脹而由抬起最終保護膜者，促進內部水分侵入，而誘發金屬配線腐蝕或特性變動之情況極少。
在本發明之第5實施例中，作為未殘留反射防止膜於熔線元件部分以外之第3金屬配線上之構成，因亦同樣地除去接合墊片部之反射防止膜之故，具有防止如此品質不良或長期信賴性不良的利點。
如以上說明，本發明之第5實施例係具有可提供對於長期信賴性優越，抑制追加的層間絕緣膜之形成及其加工工程無須之製造成本的熔線元件，及包含其熔線元件之半導體積體電路裝置之特徵。
[實施例6]
圖14係顯示將經由圖4所示之本發明之第2實施例，擴張至半導體積體電路內之熔線元件周邊為止而適用之第6實施例的模式剖面圖，而顯示相同使用3層金屬配線處理的例。
在此係與第5實施例同樣地，顯示有NMOS電晶體401及其周邊配線，和熔線元件301，和接合墊片19，但NMOS電晶體401與接合墊片19，及熔線元件本身的構造係與第5實施例為相同。在第6實施例中，在矽氧化膜24與矽氮化膜25所成之2層的最終保護膜中，在接合墊片19係為2層之同時，經由乾蝕刻處理而開口，而熔線元件上的最終保護膜係僅矽氮化膜作為開口。如在第2實施例所說明地，由經由製造上的理由等而最終保護膜之厚度變厚者，熔線切斷時之雷射則成為不易透過，而損及熔線元件的雷射加工性之情況，係由將最終保護膜之熔線開口用光罩，與接合墊片開口光罩另外準備，進行加工者而實現。
經由如以上說明之本發明之第6實施例，對於熔線切斷之雷射透過而言，最終保護膜為厚之情況，亦得到安定之熔線切斷加工性，而可實現對於長期信賴性優越之半導體積體電路裝置。
[實施例7]
圖7係顯示將經由圖5所示之本發明之第3實施例，擴張至半導體積體電路裝置內之熔線元件周邊為止而適用之第7實施例的模式剖面圖，而顯示相同使用3層金屬配線處理的例。
在此，與第5實施例同樣地，顯示有NMOS電晶體401及其周邊配線，和熔線元件301，和接合墊片19，但 NMOS電晶體401與接合墊片19係雖與第5實施例為同樣，但熔線元件301係由適用第3實施例之非晶形矽17與TiN等之高熔點金屬膜18之層積膜而構成，自配置於其熔線元件兩端之第3層之Al等之金屬配線14及TiN等之高熔點金屬所成之反射防止膜23之層積膜，通過貫穿孔15，經由第2層之金屬配線11而連接於內部電路。
對於第3金屬配線係與實施例5同樣地，僅於熔線元件301之兩端部的金屬配線上層積反射防止膜，但對於接合墊片19，或包含NMOS電晶體401之內部電路之配線上的反射防止膜係加以除去。
並且，對於最上層之矽氧化膜24及矽氮化膜25所成之最終保護膜，係為了取出端子於外部而緊接合墊片19上進行開口。
如以上說明，本發明之第7實施例係具有可提供對於長期信賴性優越，抑制追加的層間絕緣膜之形成及其加工工程無須之製造成本的低阻抗之熔線元件，及包含其熔線元件之半導體積體電路裝置之特徵。
[實施例8]
圖8係顯示將經由圖6所示之本發明之第4實施例，擴張至半導體積體電路內之熔線元件周邊為止而適用之第8實施例的模式剖面圖，而顯示相同使用3層金屬配線處理的例。
在此係與第7實施例同樣地，顯示有NMOS電晶體 401及其周邊配線，和熔線元件301，和接合墊片19，但NMOS電晶體401與接合墊片19，及熔線元件本身的構造係與第7實施例為相同。在第8實施例中，在矽氧化膜24與矽氮化膜25所成之2層的最終保護膜中，在接合墊片19係為2層之同時，經由乾蝕刻處理而開口，而熔線元件上的最終保護膜係僅矽氮化膜作為開口。如在第4實施例所說明地，由經由製造上的理由等而最終保護膜之厚度變厚者，熔線切斷時之雷射則成為不易透過，而損及熔線元件的雷射加工性之情況，係如此由將最終保護膜之熔線開口用光罩，與接合墊片開口光罩另外準備，進行加工者而實現。
經由如以上說明之本發明之第8實施例，對於熔線切斷之雷射透過而言，最終保護膜為厚之情況，亦得到安定之熔線切斷加工性，而可實現對於具有低阻抗之熔線元件之長期信賴性優越之半導體積體電路裝置。
[實施例9]
在以下，作為第9實施例，使用圖15，16，說明本發明之第5實施例的半導體積體電路裝置之製造方法。
首先，於半導體基板1上，為了製作MOS電晶體，而進行包含LOCOS絕緣膜13等之元件分離範圍，閘極絕緣膜9，閘極電極6，源極/汲極範圍12等之工程。接著，進行BPSG膜16等之平坦絕緣膜的形成，BPSG膜中之連接孔7的形成，第1層之金屬配線8的形成，金屬配 線8上之層間絕緣膜22的形成，為了連接第1層與第2層之金屬配線之層間絕緣膜22中之貫穿孔15的形成，第2層之金屬配線11的形成，第2層之金屬配線11上之層間絕緣膜22的形成(圖15(1))。
在此，對於第1金屬配線與第2金屬配線之構造及形成方法，係作為導電體之金屬，使用包含Si或Cu等之添加物的Al，或Cu其構成等，另外對於其導電體的底面，係配置例如，Ti或TiN等之高熔點金屬所成之阻障金屬，對於其導電體的上面，係層積TiN等之高熔點金屬所成之反射防止膜，但詳細係省略之。即，包含以上所述之金屬配線的製造工程係採用一般的方法，並非限定於特殊之製造工程者，而亦簡略化圖示。
接著，進行為了連接第2層與第3層之金屬配線之層間絕緣膜22中的貫穿孔15之形成，第3層之金屬配線14的形成(圖15(2))。
在此，第3金屬配線構造之詳細係亦採用一般的方法，但特別在本發明中為不可切缺，TiN等之高熔點金屬所成之反射防止膜23係加以圖示，而表示有在第3金屬配線之加工結束時點中，於所有的第3金屬配線層上加以層積有反射防止膜23者。
接著在本發明中，以濺鍍法加以層積特徵之非晶形矽層17於半導體基板上全面(圖15(3))。
接著，塗佈光阻膜20，使用光微影技術而僅於熔線元件形成預定範圍，殘留光阻膜，而除去其他範圍之光阻 膜(圖16(1))。
接著，將光阻膜20作為光罩，以乾蝕刻法而除去熔線元件部分以外的非晶形矽層17。此時，以同一光罩同時除去殘留於熔線元件以外之第3層的金屬配線上之TiN等之高熔點金屬。由如此作為，第3層之金屬配線上的反射防止膜係僅殘存熔線元件兩端之配線連接部分。
接著，作為最終保護層而依序層積矽氧化膜24，矽氮化膜25(圖16(2))。
最後，依序乾蝕刻擔負與外部端子之電性連接的接合墊片19上之最終保護膜的矽氮化膜與矽氧化膜，形成開口部(圖16(3))。
如以上說明，本發明係採用在最上層金屬膜加工後，追加熔線元件形成工程之製造方法，而熔線元件本身亦未使用特殊的膜，而具備可適用於各種半導體製造處理者之柔軟性。
[實施例10]
在以下，作為第10實施例，使用圖17，18，說明本發明之第6實施例的半導體積體電路裝置之製造方法。在此，對於第6實施例之第5實施例的構造性的不同點係最終保護膜之開口部的部分。隨之，對於至半導體基板1上之第2金屬配線11上的層間絕緣膜22為止之形成工程(圖17(1))，使用反射防止膜23之第3金屬配線14之形成工程(圖17(2))，熔線元件用的非晶形矽層17的堆積工 程(圖17(3))，為了熔線元件加工之光阻膜圖案工程(圖18(1))，和其蝕刻加工工程及矽氧化膜及矽氮化膜所成之最終保護膜之堆積工程，係與第5實施例之半導體積體電路裝置之製造方法同樣。
在接下的最終保護膜的加工中，於最初，於矽氮化膜上形成圖案化之光阻膜20。光阻膜20係在熔線元件範圍上與接合墊片範圍上中，部分地作為開口之圖案。由將此光阻膜20作為光罩而選擇性地蝕刻除去矽氮化膜25者，同時於熔線元件範圍形成雷射熔線切斷用開口部10，和於接合墊片19範圍形成開口部(圖18(2))。
更且，使用另外的光阻膜與另外的光罩，僅蝕刻除去接合墊片19上之矽氧化膜(圖18(3))。
對於此最終保護膜之加工，係可由採用進行矽氮化膜加工用的第1光阻膜的塗佈，矽氮化膜加工用的第1光阻膜的開口，矽氮化膜之蝕刻除去之後，除去第1光阻膜，更且第2光阻膜之塗佈，矽氧化膜上之第2光阻膜的開口，矽氧化膜之蝕刻除去，第2光阻膜之除去的第1加工法者而實現。
另外，作為最終保護膜之第2加工法，係採用在歷經第1光阻膜的塗佈，矽氮化膜上之第1光阻膜的開口，矽氮化膜之蝕刻除去之工程之後，未除去第1光阻膜，而第2光阻膜的塗佈，矽氧化膜上之第2光阻膜的開口，矽氧化膜之除去，第1及第2光阻膜之除去方法亦可。最終保護膜之第2加工法的利點係亦有經由於最後一度除去第1 及第2光阻膜之製造工程的削減效果，但亦合併具有除去對於接合墊片開口部之邊緣的矽氮化膜之損傷的效果。
在最終保護膜之第1加工法的第2光阻膜開口中，係採用經由作為較既已進行之矽氮化膜之開口部為寬開口之時，而抑制經由第2光阻膜開口之位置偏移之接合墊片開口部的矽氧化膜殘渣的發生之方法。並且，將所露出之矽氮化膜開口部作為光罩而蝕刻除去矽氧化膜，但對於露出於其第2光阻膜開口部時之接合墊片部的矽氮化膜而言，無法避免進入有矽氧化膜蝕刻之損傷者。經由採去此第1方法之時，而擔慮經由在接合墊片部邊緣之水分進入的促進等之長期信賴性的情況，由對於最終保護膜而言採用第2加工法者，可排除其擔慮者。
在最終保護膜之第2加工法中，在矽氮化膜之蝕刻之後直接被覆第2光阻膜，同樣叫矽氮化膜開口部為寬而將第2光阻膜進行開口，但此時，基底之第1光阻膜係因以先前之矽氮化膜之電漿蝕刻處理而硬化直接殘留之故，對於接下的矽氧化膜蝕刻時，可將此硬化的第1光阻膜直接利用於開口光罩，而可抑制對於基底的矽氮化膜之蝕刻損傷者。
假設，利用於蝕刻的第1光阻膜之硬化並不充分，而對於光阻膜之熔媒而言如為易溶時，於第2光阻膜塗佈前進行UV固化處理即可。經由UV固化處理而至光阻膜的內部為止進行硬化，成為難溶性的性狀，而成為未有經由第2光阻膜之熔媒而第1光阻膜之圖案崩塌的擔慮。另 外，亦有後續之第1及第2光阻膜除去亦成為容易之效果。
經由採用以上說明之方法之時，本發明係除去接合墊片開口部之反射防止膜，更且由迴避接合墊片開口部邊緣之蝕刻損傷者，可提供對於長期信賴性優越，使熔線元件的雷射切斷性提升之製造方法。
[實施例11]
在以下，作為第11實施例，使用圖9，10，說明本發明之第7實施例的半導體積體電路裝置之製造方法。在此，第7實施例之半導體積體電路裝置之製造方法係將使用於第5實施例之熔線元件，依照第3實施例，做成為非晶形矽層與高熔點金屬膜之層積構造的情況之製造方法。
隨之，至半導體基板1上之第2金屬配線11上的層間絕緣膜22為止之形成工程(圖9(1))，使用反射防止膜23之第3金屬配線14之形成工程(圖9(2))為止係成為歷經同一之製造工程者。
接著，TiN等所成之高熔點金屬膜18，接著同時將非晶形矽層17，以濺鍍法而層積於半導體基板上全面(圖9(3))。
接著，進行為了熔線元件加工之光阻膜圖案工程(圖10(1))之後，將同一光阻膜作為光罩，而蝕刻加工非晶形矽層17與高熔點金屬膜18。此時，熔線元件以外之範圍的第3金屬配線上的反射防止膜，亦合併以同一光阻膜光 罩而加以蝕刻除去。
之後，對於歷經矽氧化膜24及矽氮化膜25所成之最終保護膜之堆積工程(圖10(2))，而除去接合墊片19上之最終保護膜(圖10(3))者，係與第5實施例之半導體積體電路裝置之製造方法同樣。
[實施例12]
在以下，作為第12實施例，使用圖11，12，說明本發明之第8實施例的半導體積體電路裝置之製造方法。在此，對於第8實施例之第7實施例的半導體積體電路裝置之製造方法而言之構造性的不同點係最終保護膜之開口部的部分。隨之，對於至半導體基板1上之第2金屬配線11上的層間絕緣膜22為止之形成工程(圖1(1))，使用反射防止膜23之第3金屬配線14之形成工程(圖11(2))，熔線元件用的高熔點金屬膜18及非晶形矽層17的堆積工程(圖11(3))，為了熔線元件加工之光阻膜圖案工程(圖12(1))，和其蝕刻加工工程及矽氧化膜及矽氮化膜所成之最終保護膜之堆積工程，係與第7實施例之製造方法同樣。
對於接下來的最終保護膜之加工，於最初，熔線元件上與接合墊片上之最終保護膜之中，將上層之矽氮化膜25，使用同一光阻膜而加以蝕刻除去，形成雷射熔線切斷用開口部10與接合墊片19上之開口部(圖12(2))。
更且，使用另外的光阻膜與另外的光罩，僅蝕刻除去 接合墊片19上之矽氧化膜(圖12(3))。
此時，對於最終保護膜而言，更詳細之加工方法係有如在第6實施例之半導體積體電路裝置之製造方法的說明中所敘述地，在除去第1光阻膜之後，使用第2光阻膜而蝕刻除去矽氧化膜之第1加工法，和保持殘留第1光阻膜而使用第2光阻膜，蝕刻除去矽氧化膜之第2加工法，而採用其任一均可。
在以上說明中，高熔點金屬係不限於Ti或TiN者，而亦可為其他的Ti化合物。
如以上之構造及製造方法的本發明係不限於如至此所敘述之降壓型串聯調整器或電壓檢出器，而可應用於進行熔線切斷而調整半導體積體電路之性能的所有的製品。因此，當然本發明則亦可適用於對於功率管理IC以外之用途者。
1‧‧‧半導體基板
8‧‧‧第1層之金屬配線
11‧‧‧第2層之金屬配線
13‧‧‧LOCOS絕緣膜
14‧‧‧第3層之金屬配線
15‧‧‧貫穿孔
17‧‧‧非晶質矽膜
22‧‧‧層間絕緣膜
23‧‧‧反射防止膜
24‧‧‧矽氧化膜
25‧‧‧矽氮化膜
301‧‧‧熔線1
302‧‧‧熔線2
303‧‧‧熔線3
304‧‧‧熔線4

Claims (16)

  1. 一種半導體積體電路裝置，其特徵為包含：半導體基板，和加以形成於前述半導體基板上之絕緣膜，和於前述絕緣膜上，隔離加以配置之金屬所成之2個導電體，和加以層積於前述導電體上之第1高熔點金屬膜，和被覆前述第1高熔點金屬膜上及前述導電體的側面，加以設置於前述2個導電體之隔離之前述絕緣膜上的範圍之非晶形矽層所成之熔線元件者。
  2. 如申請專利範圍第1項記載之半導體積體電路裝置，其中，於前述非晶形矽層之下方，平面視地設置與前述非晶形矽層同一形狀之第2高熔點金屬膜者。
  3. 如申請專利範圍第1項或第2項記載之半導體積體電路裝置，其中，前述半導體積體電路裝置係至少由2層以上之金屬配線層而加以構成，而前述導電體係由前述金屬配線層之中之最上層所成，對於前述最上層之金屬配線層上係更加以設置保護膜者。
  4. 如申請專利範圍第3項記載之半導體積體電路裝置，其中，前述保護膜係由矽氧化膜，和加以形成於其上方之矽氮化膜所成，對於前述熔線元件上係加以設置除去前述矽氮化膜之開口部者。
  5. 如申請專利範圍第1項至第4項任一項記載之半導體積體電路裝置，其中，前述第1高熔點金屬膜係TiN 或者Ti化合物者。
  6. 如申請專利範圍第2項乃至第5項任一項記載之半導體積體電路裝置，其中，前述第2高熔點金屬膜係TiN或者Ti化合物者。
  7. 如申請專利範圍第1項乃至第6項任一項記載之半導體積體電路裝置，其中，前述非晶形矽層之厚度則為150Å以上1000Å以下以下之範圍者。
  8. 如申請專利範圍第3項乃至第7項任一項記載之半導體積體電路裝置，其中，將前述最上層之金屬配線層，使用於前述熔線元件以外之半導體積體電路裝置內之配線及接合墊片者。
  9. 如申請專利範圍第8項記載之半導體積體電路裝置，其中，於前述最上層之金屬配線層上，未層積以TiN或者Ti化合物所構成之反射防止膜者。
  10. 一種半導體積體電路裝置之製造方法，係包含熔線元件之半導體積體電路裝置之製造方法，其特徵為由形成絕緣膜於半導體基板上之工程，和依第1金屬膜及第1高熔點金屬膜的順序加以層積於前述絕緣膜上之工程，和蝕刻前述第1金屬膜及前述第1高熔點金屬膜，隔離於熔線元件範圍，形成加以配置前述第1高熔點金屬膜於前述第1金屬膜上之2個導電體，形成接合墊片於接合墊片範圍之工程，和於前述2個導電體與前述接合墊片與前述絕緣膜 上，堆積非晶形矽層之工程，和在前述熔線元件範圍中，被覆前述第1高熔點金屬膜之上方及前述2個導電體之側面，形成加以設置於前述2個導電體之隔離之前述絕緣膜上的範圍之前述非晶形矽層所成之熔線元件的工程，和在前述接合墊片範圍中，除去前述非晶形矽層及前述第1高熔點金屬金屬膜之工程，和於包含前述熔線元件之前述半導體基板上，堆積由下層之矽氧化膜與上層之矽氮化膜所成之保護膜的工程，和除去前述接合墊片上之前述保護膜之保護膜除去工程所成者。
  11. 如申請專利範圍第10項記載之半導體積體電路裝置之製造方法，其中，在前述保護膜除去工程中，除去前述熔線元件上的前述矽氮化膜者。
  12. 如申請專利範圍第10項或第11項記載之半導體積體電路裝置之製造方法，其中，在堆積前述非晶形矽層之工程之前，更具有堆積第2高熔點金屬膜之工程，在形成前述熔線元件的工程中，在前述熔線元件範圍中被覆前述第1高熔點金屬膜上及前述2個導電體之側面，形成加以設置於前述2個導電體之隔離之前述絕緣膜上之範圍的前述非晶形矽層及前述第2高熔點金屬膜所成之熔線元件者。
  13. 如申請專利範圍第10項乃至第12項任一項記載之半導體積體電路裝置之製造方法，其中，對於前述第1 高熔點金屬膜，使用TiN或者Ti化合物者。
  14. 如申請專利範圍第12項或第13項記載之半導體積體電路裝置之製造方法，其中，對於前述第2高熔點金屬膜，使用TiN或者Ti化合物者。
  15. 如申請專利範圍第10項乃至第14項任一項記載之半導體積體電路裝置之製造方法，其中，將前述非晶形矽層之厚度作為150Å以上1000Å以下之範圍者。
  16. 一種半導體積體電路裝置之製造方法，係包含熔線元件之半導體積體電路裝置之製造方法，其特徵為由形成絕緣膜於半導體基板上之工程，和依第1金屬膜及第1高熔點金屬膜的順序加以層積於前述絕緣膜上之工程，和蝕刻前述第1金屬膜及前述第1高熔點金屬膜，隔離於熔線元件範圍，形成加以配置前述第1高熔點金屬膜於前述第1金屬膜上之2個導電體之工程，和於前述2個導電體與前述絕緣膜上，堆積非晶形矽層之工程，和在前述熔線元件範圍中，被覆前述第1高熔點金屬膜之上方及前述2個導電體之側面，形成加以設置於前述2個導電體之隔離之前述絕緣膜上的範圍之前述非晶形矽層所成之熔線元件的工程，和於前述第1金屬膜上形成層間絕緣膜之工程，和於前述層間絕緣膜上形成第2金屬膜之工程，和蝕刻前述第2金屬膜，於接合墊片範圍形成接合墊 片之工程，和於包含前述熔線元件之前述半導體基板上，堆積由下層之矽氧化膜與上層之矽氮化膜所成之保護膜的工程，和除去前述接合墊片上之前述保護膜之保護膜除去工程所成者。
TW105105311A 2015-03-06 2016-02-23 半導體積體電路裝置及其製造方法 TW201642430A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015044971 2015-03-06
JP2015046302 2015-03-09
JP2015194573A JP6595873B2 (ja) 2015-03-06 2015-09-30 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW201642430A true TW201642430A (zh) 2016-12-01

Family

ID=56984183

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105311A TW201642430A (zh) 2015-03-06 2016-02-23 半導體積體電路裝置及其製造方法

Country Status (4)

Country Link
JP (1) JP6595873B2 (zh)
KR (1) KR20160108202A (zh)
CN (1) CN106972000B (zh)
TW (1) TW201642430A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6956496B2 (ja) * 2017-03-07 2021-11-02 エイブリック株式会社 半導体装置
JP2019186983A (ja) * 2018-04-02 2019-10-24 株式会社豊田中央研究所 スナバコンデンサ内蔵半導体パワーモジュール
CN114203678B (zh) * 2022-02-18 2022-05-06 威海嘉瑞光电科技股份有限公司 一种集成封装结构及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189737A (ja) 1996-12-20 1998-07-21 Sony Corp 半導体装置の製造方法
JP4127678B2 (ja) * 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
US7759765B2 (en) * 2006-07-07 2010-07-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device mounted with fuse memory
US9082769B2 (en) * 2011-02-07 2015-07-14 Rohm Co., Ltd. Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
JP2016171301A (ja) 2016-09-23
CN106972000A (zh) 2017-07-21
CN106972000B (zh) 2019-09-20
KR20160108202A (ko) 2016-09-19
JP6595873B2 (ja) 2019-10-23

Similar Documents

Publication Publication Date Title
CN104716086B (zh) 半导体装置的制造方法以及半导体装置
JP4869664B2 (ja) 半導体装置の製造方法
US8513058B2 (en) Semiconductor device and method for producing the same
US7880256B2 (en) Semiconductor device with passivation layer covering wiring layer
TWI683417B (zh) 三維記憶體元件及其製作方法
TWI269397B (en) Semiconductor wafer and manufacturing method therefor
JP5139689B2 (ja) 半導体装置とその製造方法
TWI380404B (zh)
TW201403775A (zh) 半導體裝置及半導體裝置之製造方法
JP7277248B2 (ja) 半導体装置及びその製造方法
JP2006319204A (ja) 半導体装置の製造方法、及び半導体装置
TW201342561A (zh) 半導體裝置及半導體裝置之製造方法
JP2014160801A (ja) 半導体装置
JP2008042046A (ja) 半導体装置及び半導体装置の製造方法
JP2014096448A (ja) 半導体装置およびその製造方法
US8384207B2 (en) Semiconductor integrated circuit device having insulated through wires
WO2019041890A1 (en) METHOD FOR FORMING A THREE DIMENSIONAL INTEGRATED WIRING STRUCTURE AND SEMICONDUCTOR STRUCTURE THEREOF
TW201642430A (zh) 半導體積體電路裝置及其製造方法
US10014253B2 (en) Method of manufacturing semiconductor integrated circuit device
JP5271562B2 (ja) 半導体装置および半導体装置の製造方法
JP4837939B2 (ja) 半導体装置、及び半導体装置の製造方法
US20210074547A1 (en) Method for fabricating transistor gate, as well as transistor structure
CN101276816A (zh) 半导体装置及其制造方法
US7566594B2 (en) Fabricating method of semiconductor device
TWI575651B (zh) 半導體結構及其製造方法