CN101276816A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN101276816A CN101276816A CNA2008100966558A CN200810096655A CN101276816A CN 101276816 A CN101276816 A CN 101276816A CN A2008100966558 A CNA2008100966558 A CN A2008100966558A CN 200810096655 A CN200810096655 A CN 200810096655A CN 101276816 A CN101276816 A CN 101276816A
- Authority
- CN
- China
- Prior art keywords
- metal film
- film
- bleeder resistance
- semiconductor device
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 107
- 239000002184 metal Substances 0.000 claims abstract description 107
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000005036 potential barrier Methods 0.000 claims description 51
- 239000010410 layer Substances 0.000 claims description 31
- 239000012528 membrane Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000001771 impaired effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000009413 insulation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
在本发明的具有晶体管电路和泄放电阻电路的半导体装置中，为了抑制泄放电阻的电阻值变动而具有以下结构。具有：晶体管电路，在晶体管结构之上，隔着层间绝缘膜(107)层叠作为金属膜的势垒金属膜(104)以及布线膜(103)而成；泄放电阻电路，在由多晶硅膜构成的泄放电阻(102)之上，隔着层间绝缘膜(107)层叠作为金属膜的布线膜(103)或仅将与泄放电阻(102)接合的部分作为势垒金属膜(104)。影响到作为多晶硅膜的泄放电阻(102)的应力变少，能够抑制泄放电阻(102)的电阻值变动。此外，对于用作晶体管电路的布线的金属膜而言，由于存在势垒金属膜，所以，不会损害布线的可靠性。
Description
技术领域
本发明涉及具有晶体管电路和泄放电阻电路的半导体装置及其制造方法。具体地抑制泄放电阻的电阻值变动。
背景技术
在电源类IC中一般使用多晶硅作为泄放电阻，其电阻值的偏差对于IC整体的特性是关键的。在泄放电阻电路的上层部分配置金属膜，但是，不用作布线，专门是为了使泄放电阻的电阻值稳定、以使其电位与泄放电阻相等的方式连接且为了使附近的电场稳定而使用的(专利文献1)。并且，以使泄放电阻下层的导电体的电位也同样地与泄放电阻相等的方式连接。
专利文献1 JP特开平9-321229号公报
专利文献2 JP特开2006-222410号公报
发明内容
在具有晶体管电路和泄放电阻电路的半导体装置中，对于配置在泄放电阻电路的上层的金属膜来说，仍旧使用一般在金属布线中所使用的膜，所以，其膜结构是防反射膜/布线膜/势垒金属膜(专利文献2)。
作为最上层的防反射膜，使用a-Si、TiN、TiW等，但是，可以根据需要进行省略。作为其下层的布线膜，使用含有百分之几的Si或Cu的铝。并且，作为其下层的势垒金属膜，使用TiN/Ti叠层膜或TiW。
在此，由于势垒金属膜是势垒性较高同时应力也较高的膜，所以，由应力引起的电阻值变动也会影响到其下层的泄放电阻即多晶硅膜。因此，当在泄放电阻的上层配置势垒金属膜时，存在泄放电阻的分压比变得不正确的可能性。
为了解决所述课题，本发明中，完全除去泄放电阻电路的势垒金属膜、或者仅在电阻接合部残留势垒金属而除去接合部以外的其它泄放电阻区域上层的势垒金属膜。
另一方面，关于用作晶体管电路的布线的金属膜，从布线的可靠性观点出发，不改变由防反射膜/布线膜/势垒金属膜构成的现有结构。
解决所述课题的本发明方案1的半导体装置具有：晶体管电路，在晶体管结构上，隔着层间绝缘膜层叠金属膜而成；泄放电阻电路，在由多晶硅膜构成的泄放电阻上，隔着层间绝缘膜层叠金属膜而成，其特征在于，在所述晶体管电路中层叠的所述金属膜由势垒金属膜以及布线膜构成，另一方面，在所述泄放电阻电路中层叠的所述金属膜由布线膜构成。
解决所述课题的本发明方案2的半导体装置具有：晶体管电路，在晶体管结构之上，隔着层间绝缘膜层叠金属膜而成；泄放电阻电路，在由多晶硅膜构成的泄放电阻之上，隔着层间绝缘膜层叠金属膜而成，其特征在于，在所述晶体管电路中层叠的所述金属膜由势垒金属膜以及布线膜构成，另一方面，所述泄放电阻电路中所层叠的所述金属膜的与所述泄放电阻接合的部分为势垒金属膜，其以外的部分由布线膜构成。
解决所述课题的本发明方案3如方案1或2的半导体装置，其特征在于，所述金属膜根据必要性包括防反射膜。
解决所述课题的本发明方案4的半导体装置的制造方法，用于制造方案1的半导体装置，其特征在于，在所述晶体管结构以及所述泄放电阻上，隔着层间绝缘膜形成作为所述金属膜的势垒金属膜以及布线膜之后，所述晶体管结构的所述势垒金属膜残留，另一方面，除去该泄放电阻电路的所述势垒金属膜。
解决所述课题的本发明方案5的半导体装置的制造方法，用于制造方案2的半导体装置，其特征在于，在所述晶体管结构以及所述泄放电阻上，隔着所述层间绝缘膜形成作为所述金属膜的势垒金属膜以及布线膜之后，所述晶体管结构中的所述势垒金属膜残留，另一方面，除去该泄放电阻电路的所述势垒金属膜的与所述泄放电阻接合的部分以外的部分。
解决所述课题的本发明方案6如4或5的半导体装置的制造方法，其特征在于，所述金属膜根据必要性包括防反射膜。
在本发明中，在泄放电阻的上层不层叠势垒金属膜，或者，即便层叠也限于其一部分，所以，能够减少影响到作为多晶硅膜的泄放电阻的应力，能够抑制泄放电阻的电阻值变动。此外，对用作晶体管电路的布线的金属膜而言，存在势垒金属膜，所以，不会损害布线的可靠性。
附图说明
图1是本发明第1实施例的半导体装置的剖面图。
图2是本发明第2实施例的半导体装置的剖面图。
图3是表示本发明第3实施例的半导体装置的制造方法的剖面的步骤图。
图4是表示本发明第3实施例的半导体装置的制造方法的剖面的步骤图。
图5是表示本发明的第3实施例的半导体装置的制造方法的剖面的步骤图。
图6是表示本发明的第3实施例的半导体装置的制造方法的剖面的步骤图。
图7是表示本发明的第3实施例的半导体装置的制造方法的剖面的步骤图。
图8是表示本发明的第3实施例的半导体装置的制造方法的剖面的步骤图。
图9是表示本发明的第3实施例的半导体装置的制造方法的剖面的步骤图。
图10是表示本发明的第3实施例的半导体装置的制造方法的剖面的步骤图。
图11是表示本发明的第3实施例的半导体装置的制造方法的剖面的步骤图。
具体实施方式
以下，作为实施例而说明的方式是用于实施本发明的优选方式。
实施例1
参照图1，说明本发明第1实施例的半导体装置。图1是本实施例的半导体装置的剖面图，图中右半部分表示晶体管电路，图中左半部分表示泄放电阻电路。
如图1所示，在本实施例的泄放电阻电路中，在泄放电阻102的上层配置层间绝缘膜107，在其上层，作为金属膜，配置防反射膜(省略图示)、布线膜103。
即，利用第1层多晶硅膜，在硅衬底100上，隔着场氧化膜105形成屏蔽用电极101a，并且，在其上形成绝缘膜(氧化膜)106。此外，在屏蔽用电极101a上，隔着绝缘膜106形成第2层多晶硅膜，作为构成泄放电阻电路的泄放电阻102。绝缘膜106用于将第1层多晶硅膜与第2层多晶硅膜绝缘。场氧化膜105将晶体管形成区域与泄放电阻区域分开。
并且，在屏蔽用电极101a和泄放电阻102上层叠层间绝缘膜107，在其上配置作为金属膜的布线膜103。层间绝缘膜107用于将多晶硅膜与布线层103绝缘，是利用CVD形成的氧化膜等。布线层103与屏蔽用电极101a和泄放电阻102进行部分接合。在布线膜103之上，配置防反射膜(省略图示)。
这样，仅在泄放电阻102的上层层叠层间绝缘膜107，而没有配置应力较高的膜即势垒金属膜，所以，应力对多晶硅膜即泄放电阻102的影响较少，泄放电阻102的电阻值变动被抑制。
另一方面，如图1所示，在晶体管电路中，在晶体管结构的上层配置层间绝缘膜107，在其上层，作为金属膜，配置防反射膜(省略图示)、布线膜103、势垒金属膜104。
即，在硅衬底100上，隔着场氧化膜105，利用第1层多晶硅膜形成栅电极101b，并且，在其上形成绝缘膜(氧化膜)106。在栅电极101b两侧的硅衬底100上，形成与栅电极101b一起构成晶体管电路的漏极(源极)区域D、源极(漏极)区域S。场氧化膜105将晶体管形成区域与泄放电阻区域分开，在栅电极101b的下部成为栅极氧化膜。
并且，在漏极区域D以及源极区域S上层叠层间绝缘膜107，在其上配置作为金属膜的势垒金属膜104以及布线膜103。层间绝缘膜107用于将多晶硅膜与布线膜103绝缘，是利用CVD形成的氧化膜等。布线层103通过势垒金属膜104与漏极区域D以及源极区域S接合。在绝缘膜103之上，配置防反射膜(省略图示)。层间绝缘膜107用于将多晶硅膜与布线层绝缘，是利用CVD形成的氧化膜等。
即，在本发明中，关于用作晶体管电路的布线的金属膜，从布线的可靠性观点出发，不改变由防反射膜/布线膜103/势垒金属膜104构成的现有结构。
而且，在晶体管电路、泄放电阻电路这两个电路中，成为金属膜的最上层的防反射膜能够根据必要性而省略。此外，作为晶体管电路，能够作成使用泄放电阻的电源类IC(例如，电压检测器等)。
如上所述，根据本实施例，在泄放电阻电路中，在配置在泄放电阻102的上层部分的金属膜中不存在势垒金属膜，所以，应力对其下层的泄放电阻102的影响较小，泄放电阻102的电阻值变动被抑制。由此，能够得到精度优良的泄放电阻。
另一方面，对用作晶体管电路的布线的金属膜而言，存在势垒金属膜104，所以，不会损害布线的可靠性。
实施例2
参照图2，说明本发明第2实施例的半导体装置。图2是本实施例的半导体装置的剖面图，图中右半部分表示晶体管电路，图中左半部分表示泄放电阻电路。
本实施例中，在泄放电阻电路中，在泄放电阻102的上层配置层间绝缘膜107，在其上层，作为金属膜，配置防反射膜(省略图示)/布线膜103，仅在泄放电阻102与布线膜103的接合部残留势垒金属膜104，在其它泄放电阻区域，除去势垒金属膜。
另一方面，在晶体管电路中，在晶体管结构的上层配置层间绝缘膜107，在其上层，作为金属膜，配置防反射膜(省略图示)/布线膜103/势垒金属膜104。
因此，在本实施例中，泄放电阻102通过势垒金属膜104与布线膜103接合，所以，来自势垒金属膜104的应力的影响未被避免，但是，被限于势垒金属膜104与布线膜103接合的部分，在其它区域被除去，所以，能够将从势垒金属膜104对泄放电阻102的应力的影响抑制为最小限度，抑制泄放电阻102的电阻值变动。由此，能够得到精度优良的泄放电阻。并且，还具有能够利用势垒金属膜104来确保布线的可靠性这样的优点。
此外，其它结构与所述实施例1相同，且对同一处赋予相同符号，并省略重复的说明。
实施例3
参照图3～11，说明本发明第3实施例的半导体装置的制造方法。图3～11是表示本实施例的半导体装置的制造步骤的剖面图，图中右半部分表示晶体管电路，图中左半部分表示泄放电阻电路。
如图3中所示，预先在硅衬底100上，隔着场氧化膜105，利用第1层多晶硅膜在泄放电阻区域形成屏蔽用电极101a、在晶体管电路区域形成栅电极101b，并且，在其上形成绝缘膜(氧化膜)106。在栅电极101b两侧的硅衬底100上，形成与栅电极101b一起构成晶体管电路的漏极(源极)区域D、源极(漏极)区域S，此外，在屏蔽用电极101a上，隔着绝缘膜106形成第2层多晶硅膜，作为构成泄放电阻电路的泄放电阻102。
绝缘膜106用于使第1层多晶硅膜与第2层多晶硅膜绝缘。并且，在屏蔽用电极101a、泄放电阻102、漏极(源极)区域D以及源极(漏极)区域S上层叠层间绝缘膜107，以便分别形成用于获取电连接的接触孔C。层间绝缘膜107用于使多晶硅膜与布线层绝缘，是利用CVD形成的氧化膜等。
首先，如图4所示，在包括接触孔C的层间绝缘膜107上，层叠势垒金属膜104，如图5所示，在势垒金属膜104上，层叠光致抗蚀剂108。在图5中，由于已经是已完成涂敷、曝光和显影后的状态，所以，在光致抗蚀剂108中，除了接触孔C，在泄放电阻区域形成有开口部。
然后，如图6所示，将光致抗蚀剂108作为掩膜，利用刻蚀，部分地除去开口部的势垒金属膜104。因此，在光致抗蚀剂108的开口部，层间绝缘膜107露出。此外，对于势垒金属膜104来说，在晶体管电路区域未被除去而残留，在泄放电阻电路区域，包括接触孔C的周边部也未被除去而残留。
接着，如图7所示，利用等离子体处理等，剥离光致抗蚀剂108，分别使晶体管电路区域的势垒金属膜104和泄放电阻电路区域的包括接触孔C的周边部的势垒金属膜104露出。
然后，如图8所示，在由于部分除去势垒金属膜104而暴露出的层间绝缘膜107以及未被除去的势垒金属膜104之上，用溅射等堆积Al、Al-Cu等的布线层103，如图9所示，对用于形成布线的光致抗蚀剂109进行涂敷、曝光、显影并进行构图。
并且，如图10所示，将光致抗蚀剂109作为掩膜，为了形成布线而对布线层103进行刻蚀，如图11所示，利用等离子体处理等，剥离光致抗蚀剂109。
此外，此后，虽然省略了图示，但为了进行表面保护而形成钝化膜(氧化膜为主体的绝缘膜)。
根据如上所述的本实施例的半导体装置的制造方法，在晶体管区域以及所述泄放电阻区域之上，隔着层间绝缘膜107形成作为金属膜的势垒金属膜104以及布线膜103之后，晶体管区域的势垒金属膜104残留，另一方面，对于泄放电阻电路的势垒金属膜104来说，将与泄放电阻102接合的部分以外除去，所以，能够将从应力较高的膜即势垒金属膜104影响到多晶硅膜即泄放电阻102的应力而导致的电阻值变动抑制到最小限度。
此外，在所述实施例中，使与泄放电阻102接合的部分的势垒金属膜104残留，但是，如果不存在布线可靠性的问题，也可以全部除去泄放电阻区域的势垒金属膜。
产业上的可利用性
本发明提供具有晶体管电路和泄放电阻电路的半导体装置及其制造方法，能够抑制因泄放电阻的应力而导致的电阻值变动，且能够广泛地产业上应用。
Claims (8)
1. 一种半导体装置，具有：晶体管电路，在晶体管结构上，隔着层间绝缘膜层叠金属膜而成；泄放电阻电路，在由多晶硅膜构成的泄放电阻上，隔着层间绝缘膜层叠金属膜而成，其特征在于，
在所述晶体管电路中层叠的所述金属膜由势垒金属膜以及布线膜构成，另一方面，在所述泄放电阻电路中层叠的所述金属膜由布线膜构成。
2. 根据权利要求1的半导体装置，其特征在于，
所述金属膜包括防反射膜。
3. 一种半导体装置，具有：晶体管电路，在晶体管结构上，隔着层间绝缘膜层叠金属膜而成；泄放电阻电路，在由多晶硅膜构成的泄放电阻上，隔着层间绝缘膜层叠金属膜而成，其特征在于，
在所述晶体管电路中层叠的所述金属膜由势垒金属膜以及布线膜构成，另一方面，在所述泄放电阻电路中所层叠的所述金属膜的与所述泄放电阻接合的部分为势垒金属膜，其以外的部分由布线膜构成。
4. 根据权利要求3的半导体装置，其特征在于，
所述金属膜包括防反射膜。
5. 一种半导体装置的制造方法，用于制造权利要求1的半导体装置，其特征在于，
在所述晶体管结构以及所述泄放电阻上，隔着所述层间绝缘膜形成作为所述金属膜的势垒金属层以及布线膜之后，所述晶体管结构的所述势垒金属层残留，另一方面，除去该泄放电阻电路的所述势垒金属层。
6. 根据权利要求5的半导体装置的制造方法，其特征在于，
所述金属膜包括防反射膜。
7. 一种半导体装置的制造方法，用于制造权利要求3的半导体装置，其特征在于，
在所述晶体管结构以及所述泄放电阻上，隔着所述层间绝缘膜形成作为所述金属膜的势垒金属层以及布线膜之后，所述晶体管结构的所述势垒金属层残留，另一方面，除去该泄放电阻电路的所述势垒金属层的与所述泄放电阻接合的部分以外的部分。
8. 根据权利要求7的半导体装置的制造方法，其特征在于，所述金属膜包括防反射膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007045633A JP5089194B2 (ja) | 2007-02-26 | 2007-02-26 | 半導体装置及びその製造方法 |
| JP2007-045633 | 2007-02-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101276816A true CN101276816A (zh) | 2008-10-01 |
Family
ID=39714930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008100966558A Pending CN101276816A (zh) | 2007-02-26 | 2008-02-26 | 半导体装置及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8648442B2 (zh) |
| JP (1) | JP5089194B2 (zh) |
| KR (1) | KR101480187B1 (zh) |
| CN (1) | CN101276816A (zh) |
| TW (1) | TWI425619B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113330579A (zh) * | 2019-01-29 | 2021-08-31 | 三菱电机株式会社 | 半导体装置以及电力变换装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012174999A (ja) * | 2011-02-23 | 2012-09-10 | Asahi Kasei Electronics Co Ltd | 半導体装置及びその製造方法 |
| US20180269270A1 (en) * | 2017-03-14 | 2018-09-20 | Ablic Inc. | Semiconductor device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3526701B2 (ja) * | 1995-08-24 | 2004-05-17 | セイコーインスツルメンツ株式会社 | 半導体装置 |
| US5998249A (en) * | 1998-05-29 | 1999-12-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Static random access memory design and fabrication process featuring dual self-aligned contact structures |
| US6228735B1 (en) * | 1998-12-15 | 2001-05-08 | United Microelectronics Corp. | Method of fabricating thin-film transistor |
| US6326256B1 (en) * | 1998-12-18 | 2001-12-04 | Texas Instruments Incorporated | Method of producing a laser trimmable thin film resistor in an integrated circuit |
| JP2001060668A (ja) * | 1999-07-01 | 2001-03-06 | Intersil Corp | 抵抗温度係数の小さい抵抗器（ＴＣＲＬ）による改善されたＢｉＣＭＯＳプロセス |
| JP2002076281A (ja) * | 2000-08-30 | 2002-03-15 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
| JP3764848B2 (ja) * | 2000-10-24 | 2006-04-12 | セイコーインスツル株式会社 | 半導体装置 |
| JP3737045B2 (ja) * | 2001-11-13 | 2006-01-18 | 株式会社リコー | 半導体装置 |
| TW530382B (en) * | 2001-12-06 | 2003-05-01 | United Microelectronics Corp | Method of forming a metal interconnect |
| US7999352B2 (en) * | 2004-02-19 | 2011-08-16 | Ricoh Company, Ltd. | Semiconductor device |
| JP2006054325A (ja) * | 2004-08-12 | 2006-02-23 | Seiko Instruments Inc | 半導体装置 |
| JP2006222410A (ja) * | 2004-11-10 | 2006-08-24 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| TW200704794A (en) * | 2005-03-18 | 2007-02-01 | Applied Materials Inc | Process for electroless copper deposition |
-
2007
- 2007-02-26 JP JP2007045633A patent/JP5089194B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-22 TW TW097106335A patent/TWI425619B/zh not_active IP Right Cessation
- 2008-02-26 US US12/037,620 patent/US8648442B2/en not_active Expired - Fee Related
- 2008-02-26 KR KR20080017314A patent/KR101480187B1/ko active IP Right Grant
- 2008-02-26 CN CNA2008100966558A patent/CN101276816A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113330579A (zh) * | 2019-01-29 | 2021-08-31 | 三菱电机株式会社 | 半导体装置以及电力变换装置 |
| CN113330579B (zh) * | 2019-01-29 | 2024-02-02 | 三菱电机株式会社 | 半导体装置以及电力变换装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI425619B (zh) | 2014-02-01 |
| US20080203532A1 (en) | 2008-08-28 |
| JP5089194B2 (ja) | 2012-12-05 |
| KR20080079224A (ko) | 2008-08-29 |
| KR101480187B1 (ko) | 2015-01-07 |
| JP2008210964A (ja) | 2008-09-11 |
| US8648442B2 (en) | 2014-02-11 |
| TW200843084A (en) | 2008-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6737728B1 (en) | On-chip decoupling capacitor and method of making same | |
| CN100428470C (zh) | 金属-绝缘-金属结构的电容器、半导体装置及制造方法 | |
| CN205177838U (zh) | 半导体器件 | |
| TW432680B (en) | Semiconductor integrated circuit apparatus and its fabricating method | |
| JP2005354080A (ja) | Ｍｉｍキャパシタ及びその製造方法 | |
| US20070046421A1 (en) | Structure and method for forming thin film resistor with topography controlled resistance density | |
| CN105226060A (zh) | 半导体器件 | |
| CN101419924B (zh) | 半导体器件的制造方法 | |
| US20070080404A1 (en) | Semiconductor device | |
| CN103811310B (zh) | 电阻结构及其形成方法 | |
| US20080020538A1 (en) | One Mask High Density Capacitor for Integrated Circuits | |
| JP4848137B2 (ja) | 半導体装置およびその製造方法 | |
| CN101276816A (zh) | 半导体装置及其制造方法 | |
| JP4784595B2 (ja) | バイポーラ型の半導体装置の製造方法 | |
| KR20160108202A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US9484398B2 (en) | Metal-insulator-metal (MIM) capacitor | |
| US20170309817A1 (en) | Variable-resistance element and method of manufacturing variable-resistance element and semiconductor device | |
| KR101159112B1 (ko) | 가변 용량 캐패시터 및 그 제조방법 | |
| TW201349485A (zh) | 半導體裝置 | |
| KR20060078672A (ko) | 반도체 소자 및 그의 형성 방법 | |
| JP2007073750A (ja) | 半導体装置およびその製造方法 | |
| JP2008192923A (ja) | 半導体装置 | |
| JP2015207715A (ja) | 半導体装置及びその製造方法 | |
| JP2000269425A (ja) | 半導体装置 | |
| JPH0587137B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20081001 |