JP3764848B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3764848B2 JP3764848B2 JP2000324229A JP2000324229A JP3764848B2 JP 3764848 B2 JP3764848 B2 JP 3764848B2 JP 2000324229 A JP2000324229 A JP 2000324229A JP 2000324229 A JP2000324229 A JP 2000324229A JP 3764848 B2 JP3764848 B2 JP 3764848B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance region
- type
- type low
- resistor
- low resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 16
- 239000010408 film Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009966 trimming Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置、特に抵抗体有する半導体装置や、抵抗体を使用したブリーダー抵抗回路及び該ブリーダー抵抗回路を有する半導体装置に関する。
【０００２】
【従来の技術】
従来、ポリシリコン等の半導体薄膜で形成された抵抗体や、それらを使用したブリーダー抵抗回路は数多く使用されているが、Ｎ型あるいはＰ型のどちらか一方の導電型の半導体薄膜で形成されたものが知られていた。また、レーザートリミングによりポリシリコンヒューズを切断して、ブリーダー抵抗回路の接続を変化させることで、所望の電圧の分圧比を得る方法が知られていた。そして、これらを利用してボルテージディテクタや、ボルテージレギュレータなどのＩＣが作られていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の薄膜抵抗体は、樹脂パッケージ化した場合等、薄膜抵抗体に応力がかかった場合には抵抗値が変化してしまい、ブリーダー抵抗回路では、樹脂パッケージ後に、しばしば分圧比が変動してしまうという問題点があった。また、従来のレーザートリミング法では、ブリーダー抵抗回路の他に、レーザービームによるトリミングのためのヒューズを設ける必要があった。
【０００４】
本発明は、上記課題を解消して、パッケージ後も初期の抵抗値を保持し、ブリーダー抵抗回路においては正確な分圧比を保持できる、高精度のブリーダー抵抗回路を得ること、また、従来必要だったヒューズを設置することなく、小型で高精度な半導体装置、例えばボルテージディテクタ、ボルテージレギュレータ等の半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明の半導体装置が上記目的を達成するために採用した第１の手段は、抵抗体およびそれらを使用したブリーダー抵抗回路の抵抗体は、Ｐ型の半導体で形成されたＰ型抵抗体と、Ｎ型の半導体で形成されたＮ型抵抗体とから構成するようにした。さらにブリーダー抵抗回路において、1単位となる抵抗値はＰ型抵抗体と、Ｎ型抵抗体とを組み合せて作られた抵抗値によって規定するようにしたことにより、以下に述べるＰ型抵抗体と、Ｎ型抵抗体とのピエゾ効果による抵抗値の変化を互いに相殺するようにしたことを特徴とする。
【０００６】
以下にピエゾ効果による抵抗値の変化とブリーダー抵抗回路に及ぼす影響を述べる。
【０００７】
抵抗体に応力を加えた場合には、いわゆるピエゾ効果によって、抵抗体の抵抗値が変化してしまうが、Ｐ型抵抗体と、Ｎ型抵抗体とでは抵抗値の変化の方向が逆になる。これは本発明者の実験によっても確かめられている。例えばＰ型抵抗体の抵抗値は減少し、 Ｎ型抵抗体の抵抗値は増加する（変化の向きは応力の方向によって変わる）。
【０００８】
ＩＣを樹脂パッケージ化すると応力が生じるので上述のようにピエゾ効果によって、抵抗体の抵抗値は変化する。ブリーダ抵抗回路は正確な分圧比を得るためのものであるが、個々の抵抗体の抵抗値が変化してしまうので分圧比も変動してしまう。
【０００９】
本発明による抵抗体は、Ｐ型の半導体で形成されたＰ型抵抗体と、Ｎ型の半導体で形成されたＮ型抵抗体とから構成しているので応力がかかった場合でも抵抗値の変化を防止できる。またブリーダー抵抗回路においては、1単位となる抵抗値は、Ｐ型抵抗体と、Ｎ型抵抗体とを組み合せて作られた抵抗値によって規定するようにしたので、応力がかかったばあいでも、個々の抵抗体の抵抗値変化を相殺し、正確な分圧比を保つことができる。
【００１０】
本発明の半導体装置が上記目的を達成するために採用した第２の手段は、Ｐ型抵抗体は低電位側に、前記Ｎ型抵抗体は高電位側に配置し、そのままではＰ−Ｎ接合の整流性により電流が流れない状態としておき、必要な抵抗体のみにレーザービーム等をＰ−Ｎ接合部に照射することにより、整流性を破壊して導通を可能にするようにする。これにより、従来必要であったヒューズを不要としたことを特徴とする。
【００１１】
本発明の半導体装置の抵抗体は、Ｐ型の半導体で形成されたＰ型抵抗体と、Ｎ型の半導体で形成されたＮ型抵抗体とから構成されているので、樹脂パッケージ化などで応力がかかった場合でも、個々の抵抗体の抵抗値変化を相殺し、初期の抵抗値を保持する事ができる。また、ブリーダー抵抗回路において、1単位となる抵抗値は、Ｐ型抵抗体と、Ｎ型抵抗体とを組み合せて作られた抵抗値によって規定するようにしたので、正確な分圧比を保つことができる。また、Ｐ型抵抗体は低電位側に、Ｎ型抵抗体は高電位側に配置し、レーザービーム等をＰ−Ｎ接合部に照射することにより、整流性を破壊して導通を可能にするようにしたので、従来必要であったヒューズを不要とすることができる。
【００１２】
このようなブリーダー抵抗回路を用ることにより、小型で高精度な半導体装置、例えばボルテージディテクタ、ボルテージレギュレータ等の半導体装置を得ることができる。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の好適な実施例を説明する。
【００１４】
図１は本発明の半導体装置のポリシリコン薄膜抵抗体の１実施例を示す模式的断面図である。
【００１５】
半導体基板１０１上には第１の絶縁膜１０２が形成され、第1の絶縁膜１０２上には、濃いＰ型の不純物を含むＰ型の低抵抗領域７０１に挟まれたＰ型の高抵抗領域７０２を有するＰ型ポリシリコン抵抗体７０３及び、濃いＮ型の不純物を含むＮ型の低抵抗領域７０４に挟まれたＮ型の高抵抗領域７０５を有するＮ型ポリシリコン抵抗体７０６が、Ｐ型の低抵抗領域７０１の１つとＮ型の低抵抗領域７０４の１つとが接するように一体化して抵抗体７０７が形成される。また、Ｎ型ポリシリコン抵抗体７０６と接していない側の Ｐ型の低抵抗領域７０１には、アルミニウムからなる配線８１０が、また、Ｐ型ポリシリコン抵抗体７０３と接していない側の Ｎ型の低抵抗領域７０４には、アルミニウムからなる配線８１１が接続される。ここで配線８１０は例えばＶＳＳ側へ、配線８１１はＶＤＤ側へと接続され、配線８１０の方が、配線８１１よりも低い電位に接続されるようにする。さらに、抵抗体７０７の上には、窒化シリコン膜等からなる保護膜８１３が、レーザービームを照射して、Ｐ―Ｎ接合を破壊し、整流性を無くすための、Ｐ型の低抵抗領域７０１の１つとＮ型の低抵抗領域７０４の１つとが接するエリア８１４上を除いて形成される。
【００１６】
ここで、Ｐ型ポリシリコン抵抗体７０３とＮ型ポリシリコン抵抗体７０６との組み合わせで得られた抵抗体７０７の抵抗値は、 樹脂パッケージ化などで応力がかかった場合でも、 Ｐ型ポリシリコン抵抗体７０３の抵抗値変化とＮ型ポリシリコン抵抗体７０６の抵抗値変化を互いに相殺できるので初期の抵抗値を保持する事ができる。
【００１７】
図１では、１つのＰ型ポリシリコン抵抗体７０３と１つのＮ型ポリシリコン抵抗体７０６とを組み合わせた
例のみを示したが、ブリーダー抵抗回路は、複数のＰ型ポリシリコン抵抗体７０３とＮ型ポリシリコン抵抗体７０６を組み合わせて得られた抵抗体７０７によって構成されている。
【００１８】
また、図１に示したＰ型ポリシリコン抵抗体７０３とＮ型ポリシリコン抵抗体７０６との組み合わせで得られた抵抗体７０７をブリーダ回路の1単位として規定し、抵抗体７０７を複数個形成してブリーダ回路全体を構成するようにすると、樹脂パッケージ化などで応力がかかった場合でも、正確な分圧比を保つことができる。このようなブリーダー抵抗回路を用ることにより、高精度な半導体装置、例えばボルテージディテクタ、ボルテージレギュレータ等の半導体装置を得ることができる。
【００１９】
さらに、図１では、ポリシリコン薄膜抵抗体を用いた例を示したが、本発明はこれに限定するものではなく、単結晶薄膜抵抗体や、シリコン基板中に形成した拡散抵抗体等、Ｐ型とＮ型の抵抗体を一体化して形成できれば適用可能である。
【００２０】
また、図１に示した実施例によれば、ブリーダー抵抗回路の所望の分圧比を得るために、抵抗体７０７に対してレーザートリミングを行なえば良いことになるので、従来必要であったレーザービームによる切断を行なうためのヒューズは不要になる。なお、図１の実施例では、抵抗体７０７の上には、窒化シリコン膜等からなる保護膜８１３が、レーザービームを照射して、Ｐ―Ｎ接合を破壊し、整流性を無くすための、Ｐ型の低抵抗領域７０１の１つとＮ型の低抵抗領域７０４の１つとが接するエリア８１４上を除いて形成されるようにしたが、保護膜８１３が存在しても、レーザービームによるＰ−Ｎ接合の破壊が可能である場合は、Ｐ型の低抵抗領域７０１の１つとＮ型の低抵抗領域７０４の１つとが接するエリア８１４上にも保護膜８１３を形成して構わない。
【００２１】
図２は本発明によるブリーダ抵抗回路を用いたボルテージディテクタの一実施例のブロック図である。
【００２２】
簡単のため単純な回路の例を示したが、実際の製品には必要に応じて機能を追加すればよい。
【００２３】
ボルテージディテクタの基本的な回路構成要素は電流源９０３、基準電圧回路９０１、ブリーダー抵抗回路９０２、誤差増幅器９０４であり他にインバータ９０６、Ｎ型トランジスタ９０５および９０８、Ｐ型トランジスタ９０７などが付加されている。以下に簡単に動作の一部を説明をする。
【００２４】
ＶＤＤが所定の解除電圧以上のときはＮ型トランジスタ９０５、９０８がＯＦＦし、Ｐ型トランジスタ９０７はＯＮとなり出力ＯＵＴにはＶＤＤが出力される。
このとき誤差増幅器９０４の入力電圧は（ＲＢ＋ＲＣ）／（ＲＡ＋ＲＢ＋ＲＣ）＊ＶＤＤとなる。
【００２５】
ＶＤＤが低下し検出電圧以下になると出力ＯＵＴにはＶＳＳが出力される。このときＮ型トランジスタ９０５はＯＮで、誤差増幅器９０４の入力電圧はＲＢ／（ＲＡ＋ＲＢ）＊ＶＤＤとなる。
【００２６】
このように、基本的な動作は、基準電圧回路９０１で発生した基準電圧とブリーダー抵抗回路９０２で分圧された電圧とを誤差増幅器９０４で比較することにより行われる。従ってブリーダー抵抗回路９０２で分圧された電圧の精度がきわめて重要となる。ブリーダー抵抗回路９０２の分圧精度が悪いと誤差増幅器９０４への入力電圧がバラツキ、所定の解除あるいは検出電圧が得られなくなってしまう。本発明によるブリーダー抵抗回路を用いることによりＩＣを樹脂パッケージした後も高精度の分圧が可能となるためＩＣとしての製品歩留まりが向上したり、より高精度なボルテージディテクタを製造する事が可能となる。
【００２７】
図３は本発明によるブリーダ抵抗回路を用いたボルテージレギュレータの一実施例のブロック図である。
【００２８】
簡単のため単純な回路の例を示したが、実際の製品には必要に応じて機能を追加すればよい。
【００２９】
ボルテージレギュレータの基本的な回路構成要素は電流源９０３、基準電圧回路９０１、ブリーダー抵抗回路９０２、誤差増幅器９０４そして電流制御トランジスタとして働くＰ型トランジスタ９１０などである。以下に簡単に動作の一部を説明をする。
【００３０】
誤差増幅器９０４は、ブリーダー抵抗回路９０２によって分圧された電圧と基準電圧回路９０１で発生した基準電圧とを比較し、入力電圧ＶＩＮや温度変化の影響を受けない一定の出力電圧ＶＯＵＴを得るために必要なゲート電圧をＰ型トランジスタ９１０に供給する。ボルテージレギュレータにおいても図２で説明したボルテージディテクタの場合と同様に、基本的な動作は、基準電圧回路９０１で発生した基準電圧とブリーダー抵抗回路９０２で分圧された電圧とを誤差増幅器９０４で比較することにより行われる。従ってブリーダー抵抗回路９０２で分圧された電圧の精度がきわめて重要となる。ブリーダー抵抗回路９０２の分圧精度が悪いと誤差増幅器９０４への入力電圧がバラツキ、所定の出力電圧ＶＯＵＴが得られなくなってしまう。本発明によるブリーダー抵抗回路を用いることによりＩＣを樹脂パッケージした後も高精度の分圧が可能となるためＩＣとしての製品歩留まりが向上したり、より高精度なボルテージレギュレータを製造する事が可能となる。
【００３１】
【発明の効果】
上述したように、本発明の半導体装置の薄膜抵抗体は、Ｐ型の半導体薄膜で形成されたＰ型薄膜抵抗体と、Ｎ型の半導体薄膜で形成されたＮ型薄膜抵抗体とから構成されているので、樹脂パッケージ化などで応力がかかった場合でも、個々の抵抗体の抵抗値変化を相殺し、初期の抵抗値を保持する事ができる。また、ブリーダー抵抗回路において、1単位となる抵抗値は、Ｐ型薄膜抵抗体と、Ｎ型薄膜抵抗体とを組み合せて作られた抵抗値によって規定するようにしたので、正確な分圧比を保つことができる。また、Ｐ型抵抗体は高電位側に、Ｎ型抵抗体は低電位側に配置し、レーザービーム等をＰ−Ｎ接合部に照射することにより、整流性を破壊して導通を可能にするようにしたので、従来必要であったヒューズを不要とすることができる。
【００３２】
このようなブリーダー抵抗回路を用ることにより、小型で高精度な半導体装置、例えばボルテージディテクタ、ボルテージレギュレータ等の半導体装置を得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の半導体装置の半導体薄膜抵抗体の１実施例を示す模式的断面図である。
【図２】本発明によるブリーダ抵抗回路を用いたボルテージディテクタの一実施例のブロック図である。
【図３】本発明によるブリーダ抵抗回路を用いたボルテージレギュレータの一実施例のブロック図である。
【符号の説明】
１０１ 半導体基板
１０２ 第1の絶縁膜
７０１ Ｐ型の低抵抗領域
７０２ Ｐ型の高抵抗領域
７０３ Ｐ型ポリシリコン抵抗体
７０４ Ｎ型の低抵抗領域
７０５ Ｎ型の高抵抗領域
７０６ Ｎ型ポリシリコン抵抗体
７０７ 抵抗体
８０１ 第２の絶縁膜
８１０ 配線
８１１ 配線
９０１ 基準電圧回路
９０２ ブリーダー抵抗回路
９０３ 電流源
９０４ 誤差増幅器
９０５ Ｎ型トランジスタ
９０６ インバータ
９０７ Ｐ型トランジスタ
９０８ Ｎ型トランジスタ
９０９ 寄生ダイオード
９１０ Ｐ型トランジスタ
【発明の属する技術分野】
本発明は半導体装置、特に抵抗体有する半導体装置や、抵抗体を使用したブリーダー抵抗回路及び該ブリーダー抵抗回路を有する半導体装置に関する。
【０００２】
【従来の技術】
従来、ポリシリコン等の半導体薄膜で形成された抵抗体や、それらを使用したブリーダー抵抗回路は数多く使用されているが、Ｎ型あるいはＰ型のどちらか一方の導電型の半導体薄膜で形成されたものが知られていた。また、レーザートリミングによりポリシリコンヒューズを切断して、ブリーダー抵抗回路の接続を変化させることで、所望の電圧の分圧比を得る方法が知られていた。そして、これらを利用してボルテージディテクタや、ボルテージレギュレータなどのＩＣが作られていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の薄膜抵抗体は、樹脂パッケージ化した場合等、薄膜抵抗体に応力がかかった場合には抵抗値が変化してしまい、ブリーダー抵抗回路では、樹脂パッケージ後に、しばしば分圧比が変動してしまうという問題点があった。また、従来のレーザートリミング法では、ブリーダー抵抗回路の他に、レーザービームによるトリミングのためのヒューズを設ける必要があった。
【０００４】
本発明は、上記課題を解消して、パッケージ後も初期の抵抗値を保持し、ブリーダー抵抗回路においては正確な分圧比を保持できる、高精度のブリーダー抵抗回路を得ること、また、従来必要だったヒューズを設置することなく、小型で高精度な半導体装置、例えばボルテージディテクタ、ボルテージレギュレータ等の半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明の半導体装置が上記目的を達成するために採用した第１の手段は、抵抗体およびそれらを使用したブリーダー抵抗回路の抵抗体は、Ｐ型の半導体で形成されたＰ型抵抗体と、Ｎ型の半導体で形成されたＮ型抵抗体とから構成するようにした。さらにブリーダー抵抗回路において、1単位となる抵抗値はＰ型抵抗体と、Ｎ型抵抗体とを組み合せて作られた抵抗値によって規定するようにしたことにより、以下に述べるＰ型抵抗体と、Ｎ型抵抗体とのピエゾ効果による抵抗値の変化を互いに相殺するようにしたことを特徴とする。
【０００６】
以下にピエゾ効果による抵抗値の変化とブリーダー抵抗回路に及ぼす影響を述べる。
【０００７】
抵抗体に応力を加えた場合には、いわゆるピエゾ効果によって、抵抗体の抵抗値が変化してしまうが、Ｐ型抵抗体と、Ｎ型抵抗体とでは抵抗値の変化の方向が逆になる。これは本発明者の実験によっても確かめられている。例えばＰ型抵抗体の抵抗値は減少し、 Ｎ型抵抗体の抵抗値は増加する（変化の向きは応力の方向によって変わる）。
【０００８】
ＩＣを樹脂パッケージ化すると応力が生じるので上述のようにピエゾ効果によって、抵抗体の抵抗値は変化する。ブリーダ抵抗回路は正確な分圧比を得るためのものであるが、個々の抵抗体の抵抗値が変化してしまうので分圧比も変動してしまう。
【０００９】
本発明による抵抗体は、Ｐ型の半導体で形成されたＰ型抵抗体と、Ｎ型の半導体で形成されたＮ型抵抗体とから構成しているので応力がかかった場合でも抵抗値の変化を防止できる。またブリーダー抵抗回路においては、1単位となる抵抗値は、Ｐ型抵抗体と、Ｎ型抵抗体とを組み合せて作られた抵抗値によって規定するようにしたので、応力がかかったばあいでも、個々の抵抗体の抵抗値変化を相殺し、正確な分圧比を保つことができる。
【００１０】
本発明の半導体装置が上記目的を達成するために採用した第２の手段は、Ｐ型抵抗体は低電位側に、前記Ｎ型抵抗体は高電位側に配置し、そのままではＰ−Ｎ接合の整流性により電流が流れない状態としておき、必要な抵抗体のみにレーザービーム等をＰ−Ｎ接合部に照射することにより、整流性を破壊して導通を可能にするようにする。これにより、従来必要であったヒューズを不要としたことを特徴とする。
【００１１】
本発明の半導体装置の抵抗体は、Ｐ型の半導体で形成されたＰ型抵抗体と、Ｎ型の半導体で形成されたＮ型抵抗体とから構成されているので、樹脂パッケージ化などで応力がかかった場合でも、個々の抵抗体の抵抗値変化を相殺し、初期の抵抗値を保持する事ができる。また、ブリーダー抵抗回路において、1単位となる抵抗値は、Ｐ型抵抗体と、Ｎ型抵抗体とを組み合せて作られた抵抗値によって規定するようにしたので、正確な分圧比を保つことができる。また、Ｐ型抵抗体は低電位側に、Ｎ型抵抗体は高電位側に配置し、レーザービーム等をＰ−Ｎ接合部に照射することにより、整流性を破壊して導通を可能にするようにしたので、従来必要であったヒューズを不要とすることができる。
【００１２】
このようなブリーダー抵抗回路を用ることにより、小型で高精度な半導体装置、例えばボルテージディテクタ、ボルテージレギュレータ等の半導体装置を得ることができる。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の好適な実施例を説明する。
【００１４】
図１は本発明の半導体装置のポリシリコン薄膜抵抗体の１実施例を示す模式的断面図である。
【００１５】
半導体基板１０１上には第１の絶縁膜１０２が形成され、第1の絶縁膜１０２上には、濃いＰ型の不純物を含むＰ型の低抵抗領域７０１に挟まれたＰ型の高抵抗領域７０２を有するＰ型ポリシリコン抵抗体７０３及び、濃いＮ型の不純物を含むＮ型の低抵抗領域７０４に挟まれたＮ型の高抵抗領域７０５を有するＮ型ポリシリコン抵抗体７０６が、Ｐ型の低抵抗領域７０１の１つとＮ型の低抵抗領域７０４の１つとが接するように一体化して抵抗体７０７が形成される。また、Ｎ型ポリシリコン抵抗体７０６と接していない側の Ｐ型の低抵抗領域７０１には、アルミニウムからなる配線８１０が、また、Ｐ型ポリシリコン抵抗体７０３と接していない側の Ｎ型の低抵抗領域７０４には、アルミニウムからなる配線８１１が接続される。ここで配線８１０は例えばＶＳＳ側へ、配線８１１はＶＤＤ側へと接続され、配線８１０の方が、配線８１１よりも低い電位に接続されるようにする。さらに、抵抗体７０７の上には、窒化シリコン膜等からなる保護膜８１３が、レーザービームを照射して、Ｐ―Ｎ接合を破壊し、整流性を無くすための、Ｐ型の低抵抗領域７０１の１つとＮ型の低抵抗領域７０４の１つとが接するエリア８１４上を除いて形成される。
【００１６】
ここで、Ｐ型ポリシリコン抵抗体７０３とＮ型ポリシリコン抵抗体７０６との組み合わせで得られた抵抗体７０７の抵抗値は、 樹脂パッケージ化などで応力がかかった場合でも、 Ｐ型ポリシリコン抵抗体７０３の抵抗値変化とＮ型ポリシリコン抵抗体７０６の抵抗値変化を互いに相殺できるので初期の抵抗値を保持する事ができる。
【００１７】
図１では、１つのＰ型ポリシリコン抵抗体７０３と１つのＮ型ポリシリコン抵抗体７０６とを組み合わせた
例のみを示したが、ブリーダー抵抗回路は、複数のＰ型ポリシリコン抵抗体７０３とＮ型ポリシリコン抵抗体７０６を組み合わせて得られた抵抗体７０７によって構成されている。
【００１８】
また、図１に示したＰ型ポリシリコン抵抗体７０３とＮ型ポリシリコン抵抗体７０６との組み合わせで得られた抵抗体７０７をブリーダ回路の1単位として規定し、抵抗体７０７を複数個形成してブリーダ回路全体を構成するようにすると、樹脂パッケージ化などで応力がかかった場合でも、正確な分圧比を保つことができる。このようなブリーダー抵抗回路を用ることにより、高精度な半導体装置、例えばボルテージディテクタ、ボルテージレギュレータ等の半導体装置を得ることができる。
【００１９】
さらに、図１では、ポリシリコン薄膜抵抗体を用いた例を示したが、本発明はこれに限定するものではなく、単結晶薄膜抵抗体や、シリコン基板中に形成した拡散抵抗体等、Ｐ型とＮ型の抵抗体を一体化して形成できれば適用可能である。
【００２０】
また、図１に示した実施例によれば、ブリーダー抵抗回路の所望の分圧比を得るために、抵抗体７０７に対してレーザートリミングを行なえば良いことになるので、従来必要であったレーザービームによる切断を行なうためのヒューズは不要になる。なお、図１の実施例では、抵抗体７０７の上には、窒化シリコン膜等からなる保護膜８１３が、レーザービームを照射して、Ｐ―Ｎ接合を破壊し、整流性を無くすための、Ｐ型の低抵抗領域７０１の１つとＮ型の低抵抗領域７０４の１つとが接するエリア８１４上を除いて形成されるようにしたが、保護膜８１３が存在しても、レーザービームによるＰ−Ｎ接合の破壊が可能である場合は、Ｐ型の低抵抗領域７０１の１つとＮ型の低抵抗領域７０４の１つとが接するエリア８１４上にも保護膜８１３を形成して構わない。
【００２１】
図２は本発明によるブリーダ抵抗回路を用いたボルテージディテクタの一実施例のブロック図である。
【００２２】
簡単のため単純な回路の例を示したが、実際の製品には必要に応じて機能を追加すればよい。
【００２３】
ボルテージディテクタの基本的な回路構成要素は電流源９０３、基準電圧回路９０１、ブリーダー抵抗回路９０２、誤差増幅器９０４であり他にインバータ９０６、Ｎ型トランジスタ９０５および９０８、Ｐ型トランジスタ９０７などが付加されている。以下に簡単に動作の一部を説明をする。
【００２４】
ＶＤＤが所定の解除電圧以上のときはＮ型トランジスタ９０５、９０８がＯＦＦし、Ｐ型トランジスタ９０７はＯＮとなり出力ＯＵＴにはＶＤＤが出力される。
このとき誤差増幅器９０４の入力電圧は（ＲＢ＋ＲＣ）／（ＲＡ＋ＲＢ＋ＲＣ）＊ＶＤＤとなる。
【００２５】
ＶＤＤが低下し検出電圧以下になると出力ＯＵＴにはＶＳＳが出力される。このときＮ型トランジスタ９０５はＯＮで、誤差増幅器９０４の入力電圧はＲＢ／（ＲＡ＋ＲＢ）＊ＶＤＤとなる。
【００２６】
このように、基本的な動作は、基準電圧回路９０１で発生した基準電圧とブリーダー抵抗回路９０２で分圧された電圧とを誤差増幅器９０４で比較することにより行われる。従ってブリーダー抵抗回路９０２で分圧された電圧の精度がきわめて重要となる。ブリーダー抵抗回路９０２の分圧精度が悪いと誤差増幅器９０４への入力電圧がバラツキ、所定の解除あるいは検出電圧が得られなくなってしまう。本発明によるブリーダー抵抗回路を用いることによりＩＣを樹脂パッケージした後も高精度の分圧が可能となるためＩＣとしての製品歩留まりが向上したり、より高精度なボルテージディテクタを製造する事が可能となる。
【００２７】
図３は本発明によるブリーダ抵抗回路を用いたボルテージレギュレータの一実施例のブロック図である。
【００２８】
簡単のため単純な回路の例を示したが、実際の製品には必要に応じて機能を追加すればよい。
【００２９】
ボルテージレギュレータの基本的な回路構成要素は電流源９０３、基準電圧回路９０１、ブリーダー抵抗回路９０２、誤差増幅器９０４そして電流制御トランジスタとして働くＰ型トランジスタ９１０などである。以下に簡単に動作の一部を説明をする。
【００３０】
誤差増幅器９０４は、ブリーダー抵抗回路９０２によって分圧された電圧と基準電圧回路９０１で発生した基準電圧とを比較し、入力電圧ＶＩＮや温度変化の影響を受けない一定の出力電圧ＶＯＵＴを得るために必要なゲート電圧をＰ型トランジスタ９１０に供給する。ボルテージレギュレータにおいても図２で説明したボルテージディテクタの場合と同様に、基本的な動作は、基準電圧回路９０１で発生した基準電圧とブリーダー抵抗回路９０２で分圧された電圧とを誤差増幅器９０４で比較することにより行われる。従ってブリーダー抵抗回路９０２で分圧された電圧の精度がきわめて重要となる。ブリーダー抵抗回路９０２の分圧精度が悪いと誤差増幅器９０４への入力電圧がバラツキ、所定の出力電圧ＶＯＵＴが得られなくなってしまう。本発明によるブリーダー抵抗回路を用いることによりＩＣを樹脂パッケージした後も高精度の分圧が可能となるためＩＣとしての製品歩留まりが向上したり、より高精度なボルテージレギュレータを製造する事が可能となる。
【００３１】
【発明の効果】
上述したように、本発明の半導体装置の薄膜抵抗体は、Ｐ型の半導体薄膜で形成されたＰ型薄膜抵抗体と、Ｎ型の半導体薄膜で形成されたＮ型薄膜抵抗体とから構成されているので、樹脂パッケージ化などで応力がかかった場合でも、個々の抵抗体の抵抗値変化を相殺し、初期の抵抗値を保持する事ができる。また、ブリーダー抵抗回路において、1単位となる抵抗値は、Ｐ型薄膜抵抗体と、Ｎ型薄膜抵抗体とを組み合せて作られた抵抗値によって規定するようにしたので、正確な分圧比を保つことができる。また、Ｐ型抵抗体は高電位側に、Ｎ型抵抗体は低電位側に配置し、レーザービーム等をＰ−Ｎ接合部に照射することにより、整流性を破壊して導通を可能にするようにしたので、従来必要であったヒューズを不要とすることができる。
【００３２】
このようなブリーダー抵抗回路を用ることにより、小型で高精度な半導体装置、例えばボルテージディテクタ、ボルテージレギュレータ等の半導体装置を得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の半導体装置の半導体薄膜抵抗体の１実施例を示す模式的断面図である。
【図２】本発明によるブリーダ抵抗回路を用いたボルテージディテクタの一実施例のブロック図である。
【図３】本発明によるブリーダ抵抗回路を用いたボルテージレギュレータの一実施例のブロック図である。
【符号の説明】
１０１ 半導体基板
１０２ 第1の絶縁膜
７０１ Ｐ型の低抵抗領域
７０２ Ｐ型の高抵抗領域
７０３ Ｐ型ポリシリコン抵抗体
７０４ Ｎ型の低抵抗領域
７０５ Ｎ型の高抵抗領域
７０６ Ｎ型ポリシリコン抵抗体
７０７ 抵抗体
８０１ 第２の絶縁膜
８１０ 配線
８１１ 配線
９０１ 基準電圧回路
９０２ ブリーダー抵抗回路
９０３ 電流源
９０４ 誤差増幅器
９０５ Ｎ型トランジスタ
９０６ インバータ
９０７ Ｐ型トランジスタ
９０８ Ｎ型トランジスタ
９０９ 寄生ダイオード
９１０ Ｐ型トランジスタ
Claims (6)
- 抵抗体を有する半導体装置において、基板表面に絶縁膜を介して設けられた前記抵抗体は、第一のＰ型低抵抗領域と、前記第一のＰ型低抵抗領域の一端に接合されたＰ型高抵抗領域と、前記Ｐ型高抵抗領域の他端に接合された第二のＰ型低抵抗領域と、前記第二のＰ型低抵抗領域の他端に接合された第一のＮ型低抵抗領域と、前記第一のＮ型低抵抗領域の他端に接合されたＮ型高抵抗領域と、前記Ｎ型高抵抗領域の他端に接合されたＮ型低抵抗領域で構成され、前記第一のＰ型低抵抗領域及び前記第二のＰ型低抵抗領域の不純物濃度は前記Ｐ型高抵抗領域の不純物濃度よりも高く、前記第一のＮ型低抵抗領域及び第二のＮ型低抵抗領域の不純物濃度は前記Ｎ型高抵抗領域の不純物濃度よりも高く、前記第一のＰ型低抵抗領域は低電位側に、前記第二のＮ型低抵抗領域は高電位側に接続されており、レーザービームを前記第二のＰ型低抵抗領域と前記第一のＮ型低抵抗領域との接合部に照射することにより、整流性を破壊して導通を可能にすることを特徴とする半導体装置。
- 前記抵抗体はポリシリコンより形成されていることを特徴とする請求項１記載の半導体装置。
- 前記抵抗体は単結晶シリコン薄膜により形成されていることを特徴とする請求項１記載の半導体装置。
- 抵抗体を有する半導体装置において、シリコン基板中に設けられた前記抵抗体は、第一のＰ型低抵抗領域と、前記第一のＰ型低抵抗領域の一端に接合されたＰ型高抵抗領域と、前記Ｐ型高抵抗領域の他端に接合された第二のＰ型低抵抗領域と、前記第二のＰ型低抵抗領域の他端に接合された第一のＮ型低抵抗領域と、前記第一のＮ型低抵抗領域の他端に接合されたＮ型高抵抗領域と、前記Ｎ型高抵抗領域の他端に接合されたＮ型低抵抗領域で構成され、前記第一のＰ型低抵抗領域及び前記第二のＰ型低抵抗領域の不純物濃度は前記Ｐ型高抵抗領域の不純物濃度よりも高く、前記第一のＮ型低抵抗領域及び第二のＮ型低抵抗領域の不純物濃度は前記Ｎ型高抵抗領域の不純物濃度よりも高く、前記第一のＰ型低抵抗領域は低電位側に、前記第二のＮ型低抵抗領域は高電位側に接続されており、レーザービームを前記第二のＰ型低抵抗領域と前記第一のＮ型低抵抗領域との接合部に照射することにより、整流性を破壊して導通を可能にすることを特徴とする半導体装置。
- 前記半導体装置は、電流源と、前記電流源からの電流を基準電圧に変える基準電圧回路と、前記抵抗体を複数直列接続したブリーダー抵抗と、前記ブリーダー抵抗及び前記基準電圧回路とが入力に接続された誤差増幅器と、前記誤差増幅器の出力に応じてブリーダー抵抗の抵抗値を制御するためのＮ型トランジスタと、前記誤差増幅器の出力により制御される出力トランジスタとで構成されるボルテージディテクタであることを特徴とする請求項１記載の半導体装置。
- 前記半導体装置は、電流源と、前記電流源からの電流を基準電圧に変える基準電圧回路と、前記抵抗体を複数直列接続したブリーダー抵抗と、前記ブリーダー抵抗及び前記基準電圧回路とが入力に接続された誤差増幅器と、入力電圧と前記ブリーダー抵抗の間に設けられ、前記ブリーダー抵抗に印加される電圧がほぼ一定となるように前記誤差増幅器の出力により制御されるＰ型トランジスタとで構成されるボルテージレギュレータであることを特徴とする請求項１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000324229A JP3764848B2 (ja) | 2000-10-24 | 2000-10-24 | 半導体装置 |
| US09/998,815 US6566721B2 (en) | 2000-10-24 | 2001-10-19 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000324229A JP3764848B2 (ja) | 2000-10-24 | 2000-10-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134697A JP2002134697A (ja) | 2002-05-10 |
| JP3764848B2 true JP3764848B2 (ja) | 2006-04-12 |
Family
ID=18801794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000324229A Expired - Fee Related JP3764848B2 (ja) | 2000-10-24 | 2000-10-24 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6566721B2 (ja) |
| JP (1) | JP3764848B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653688B2 (en) * | 2001-04-10 | 2003-11-25 | Seiko Instruments Inc. | Semiconductor device |
| JP2006013300A (ja) * | 2004-06-29 | 2006-01-12 | Seiko Instruments Inc | 半導体装置 |
| JP5089194B2 (ja) * | 2007-02-26 | 2012-12-05 | セイコーインスツル株式会社 | 半導体装置及びその製造方法 |
| JP5651068B2 (ja) * | 2011-04-13 | 2015-01-07 | 旭化成エレクトロニクス株式会社 | 半導体抵抗素子及び半導体抵抗素子を有する半導体モジュール |
| JP7267786B2 (ja) | 2019-03-13 | 2023-05-02 | エイブリック株式会社 | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5489547A (en) * | 1994-05-23 | 1996-02-06 | Texas Instruments Incorporated | Method of fabricating semiconductor device having polysilicon resistor with low temperature coefficient |
| US5739577A (en) * | 1995-04-21 | 1998-04-14 | Micron Technology, Inc. | Resistive structure for integrated circuits and method of forming same |
| US6441461B1 (en) * | 2000-02-07 | 2002-08-27 | Seiko Instruments Inc. | Thin film resistor with stress compensation |
-
2000
- 2000-10-24 JP JP2000324229A patent/JP3764848B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-19 US US09/998,815 patent/US6566721B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002134697A (ja) | 2002-05-10 |
| US6566721B2 (en) | 2003-05-20 |
| US20020163047A1 (en) | 2002-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2731119B2 (ja) | 半導体パワー素子およびその遮断回路 | |
| JP5627512B2 (ja) | パワーモジュール | |
| US4760434A (en) | Semiconductor device with protective means against overheating | |
| US20020140447A1 (en) | On-chip temperature detection device | |
| US5501517A (en) | Current detecting device with temperature compensating device | |
| JP2007135274A (ja) | 電流異常検出回路及びその異常検出時電流値調整方法 | |
| JP3764848B2 (ja) | 半導体装置 | |
| KR960009161A (ko) | 반도체 집적회로 | |
| JP4717246B2 (ja) | 半導体装置 | |
| JP2009230421A (ja) | 負荷電流供給回路 | |
| US20140042497A1 (en) | Semiconductor physical quantity sensor and method for manufacturing the same | |
| US6653713B2 (en) | Thin film resistor with stress compensation | |
| JP3008900B2 (ja) | 半導体装置 | |
| US6441461B1 (en) | Thin film resistor with stress compensation | |
| JP3289518B2 (ja) | トランジスタ・ゲート駆動電圧発生回路 | |
| US20200153426A1 (en) | Semiconductor integrated circuit, driving circuit for high-side transistor, and controller for dc/dc converter | |
| JP2002313928A (ja) | 半導体装置 | |
| JPH06169222A (ja) | 過熱検出回路 | |
| JP2017216325A (ja) | 半導体装置 | |
| JP2002313926A (ja) | 半導体装置 | |
| JP2001320019A (ja) | 半導体装置の製造方法 | |
| JP3995043B2 (ja) | 熱保護機能付き半導体集積回路 | |
| JP3204227B2 (ja) | 半導体装置 | |
| JP2006013300A (ja) | 半導体装置 | |
| US6653688B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3764848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140127 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |