JP4848137B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4848137B2
JP4848137B2 JP2005141019A JP2005141019A JP4848137B2 JP 4848137 B2 JP4848137 B2 JP 4848137B2 JP 2005141019 A JP2005141019 A JP 2005141019A JP 2005141019 A JP2005141019 A JP 2005141019A JP 4848137 B2 JP4848137 B2 JP 4848137B2
Authority
JP
Japan
Prior art keywords
film
electrode
semiconductor device
conductive film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005141019A
Other languages
English (en)
Other versions
JP2006319174A5 (ja
JP2006319174A (ja
Inventor
克裕 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005141019A priority Critical patent/JP4848137B2/ja
Priority to TW095115418A priority patent/TW200644166A/zh
Priority to CN2006100802402A priority patent/CN1862818B/zh
Priority to US11/432,516 priority patent/US7531419B2/en
Publication of JP2006319174A publication Critical patent/JP2006319174A/ja
Priority to US12/419,088 priority patent/US8049263B2/en
Publication of JP2006319174A5 publication Critical patent/JP2006319174A5/ja
Application granted granted Critical
Publication of JP4848137B2 publication Critical patent/JP4848137B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、特に、ＭＩＭ(Metal Insulator Metal)構造のキャパシタを有する半導体装置およびその製造技術に適用して有効な技術に関する。
通信用ＬＳＩや高速ＣＭＯＳロジックデバイスは、回路の高速動作を実現するための技術として、層間絶縁膜の低誘電率化とダマシン（Damascene）法を用いたＣｕ配線の採用が必須になっている。また、上記通信用ＬＳＩや高速ＣＭＯＳロジックデバイスは、一般にアナログ回路中にＭＩＭ構造のキャパシタを含んでいる。
ＭＩＭ構造のキャパシタを製造する技術については、例えば特開２００４−１４６８１４号公報（特許文献１）、特開２００４−２５３４８１号公報（特許文献２）、特開２００４−２４７５２０号公報（特許文献３）、特開２００４−１１９４６１号公報（特許文献４）などに記載がある。このうち、特許文献１は、キャパシタの下部電極をダマシン法で形成する技術を開示している。
特開２００４−１４６８１４号公報 特開２００４−２５３４８１号公報 特開２００４−２４７５２０号公報 特開２００４−１１９４６１号公報
図１８は、本発明者が検討したＭＩＭ構造のキャパシタ（Ｃ）を示す半導体基板の要部断面図である。図中の符号１は単結晶シリコンからなる半導体基板、符号１４は酸化シリコン膜、符号１７はＳｉＯＣ（炭酸化シリコン）膜、符号２２、２８はそれぞれＳｉＯＣ膜からなる層間絶縁膜である。また、符号１９は第１層配線、符号２６は第２層配線であり、いずれもダマシン法で形成されたＣｕ膜からなる。
キャパシタ（Ｃ）は、例えば窒化チタン（ＴｉＮ）膜からなる下部電極５０と、窒化シリコン膜からなる誘電膜５１と、ＴｉＮ膜からなる上部電極５２とで構成されている。下部電極５０は、層間絶縁膜２８に形成したプラグ５３を介して第２層配線２６と電気的に接続されている。また、上部電極５２は図示しない上層配線と電気的に接続されている。
上記キャパシタ（Ｃ）を形成するには、層間絶縁膜２８上にＴｉＮ膜、窒化シリコン膜およびＴｉＮ膜を順次堆積した後、フォトレジスト膜をマスクにしてＴｉＮ膜、窒化シリコン膜およびＴｉＮ膜を順次ドライエッチングする。
ところが、上記のように、フォトレジスト膜をマスクにして３層の膜（ＴｉＮ膜、窒化シリコン膜およびＴｉＮ膜）を順次ドライエッチングした場合は、キャパシタ（Ｃ）の側壁に電極材料（ＴｉＮ）のエッチング残渣を含むポリマーが付着する。そのため、このポリマーを介して上部電極５２と下部電極５０とが短絡する不良の発生が避けられないことが本発明者の検討によって明らかとなった。
その対策として、例えば３層の膜（ＴｉＮ膜、窒化シリコン膜およびＴｉＮ膜）のドライエッチングを２回に分けて行い、下部電極５０の寸法と上部電極５２の寸法を変えることが考えられる。このようにすれば、電極材料のエッチング残渣を含むポリマーが上部電極５２の側壁や下部電極５０の側壁に付着しても、上部電極５２の側壁と下部電極５０の側壁とが離れているために、上部電極５２と下部電極５０とが短絡し難くなる。
例えば前記特許文献２および特許文献３では、第１のフォトレジスト膜を用いたドライエッチングで上部電極と誘電膜とを形成し、その後、第２のフォトレジスト膜を用いたドライエッチングで下部電極を形成することにより、下部電極の寸法を上部電極および誘電膜よりも大きくしている。
また、前記特許文献４では、第１のフォトレジスト膜を用いたドライエッチングで下部電極を形成し、その後、第２のフォトレジスト膜を用いたドライエッチングで上部電極と誘電膜とを形成することにより、下部電極の寸法を上部電極および誘電膜よりも大きくしている。
しかしながら、寸法の異なる２種類のフォトレジスト膜を使ってドライエッチングを行う上記の方法は、フォトマスクの数が増加し、工程が煩雑になるという問題がある。また、下部電極の寸法と上部電極の寸法を変えたとしても、それぞれの側壁にポリマーが残留するので、両者の短絡を確実に防止することは困難である。
本発明の目的は、ＭＩＭ構造を有するキャパシタの上部電極と下部電極とが短絡する不良の発生を確実に防止することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の半導体装置は、半導体基板の主面上に第１絶縁膜が形成され、前記主面の第１領域の前記第１絶縁膜に第１配線溝が形成され、前記主面の第２領域の前記第１絶縁膜に第２配線溝が形成され、前記第１配線溝の内部に第１導電膜からなる第１下層配線が形成され、前記第２配線溝の内部に前記第１導電膜からなる第２下層配線が形成され、前記第１絶縁膜の上部に第２絶縁膜が形成され、前記第１領域の前記第２絶縁膜に、第１ビアホールおよび前記第１ビアホールの上部に配置され、前記第１ビアホールよりも平面形状の面積が大きい電極溝が形成され、前記第２領域の前記第２絶縁膜に第２ビアホールが形成され、前記第１ビアホールおよび前記電極溝の内部に、前記第１下層配線と電気的に接続された第２導電膜からなるキャパシタの第１電極が形成され、前記第２ビアホールの内部に、前記第２下層配線と電気的に接続された前記第２導電膜からなるプラグが形成され、前記第１領域の前記第２絶縁膜上に、前記第１電極を覆う前記キャパシタの誘電膜が形成され、前記誘電膜の上部に第３導電膜からなり、前記誘電膜と平面形状の面積が同一となる前記キャパシタの第２電極が積層され、前記第１領域の前記第２絶縁膜上に、前記第２電極の上部および側壁と前記誘電膜の側壁とを覆う第４導電膜からなる第１上層配線が形成され、前記第２領域の前記第２絶縁膜上に、前記プラグと電気的に接続された前記第４導電膜からなる第２上層配線が形成されているものである。
本発明の半導体装置の製造方法は、（ａ）半導体基板の主面上に第１絶縁膜を形成する工程、（ｂ）前記主面の第１領域の前記第１絶縁膜に第１配線溝を形成し、前記主面の第２領域の前記第１絶縁膜に第２配線溝を形成する工程、（ｃ）前記第１および第２配線溝の内部を含む前記第１絶縁膜上に第１導電膜を形成する工程、（ｄ）前記第１導電膜を化学的機械研磨法で加工することにより、前記第１配線溝の内部に前記第１導電膜からなる第１下層配線を形成し、前記第２配線溝の内部に前記第１導電膜からなる第２下層配線を形成する工程、（ｅ）前記（ｄ）工程の後、前記第１絶縁膜の上部に第２絶縁膜を形成する工程、（ｆ）前記第１領域の前記第２絶縁膜に第１ビアホールを形成し、前記第２領域の前記第２絶縁膜に第２ビアホールを形成する工程、（ｇ）前記第１ビアホールの上部の前記第２絶縁膜に前記第１ビアホールよりも平面形状の面積が大きい電極溝を形成する工程、（ｈ）前記第１ビアホール、前記第２ビアホールおよび前記電極溝の内部を含む前記第２絶縁膜上に第２導電膜を形成する工程、（ｉ）前記第２導電膜を化学的機械研磨法で加工することにより、前記第１ビアホールおよび前記電極溝の内部に、前記第１下層配線と電気的に接続された前記第２導電膜からなるキャパシタの第１電極を形成し、前記第２ビアホールの内部に、前記第２下層配線と電気的に接続された前記第２導電膜からなるプラグを形成する工程、（ｊ）前記（ｉ）工程の後、前記第２絶縁膜上に前記キャパシタの誘電膜を形成し、前記誘電膜上に第３導電膜を形成する工程、（ｋ）前記第３導電膜上に形成したレジスト膜をマスクにして前記第３導電膜および前記誘電膜をパターニングすることにより、前記第１領域の前記第２絶縁膜上に、前記第１電極を覆うように前記誘電膜を残し、前記誘電膜の上部に前記第３導電膜からなる前記キャパシタの第２電極を形成する工程、（ｌ）前記第２電極上の前記レジスト膜を除去した後、前記第２絶縁膜上に第４導電膜を形成する工程、（ｍ）前記第４導電膜をパターニングすることにより、前記第１領域の前記第２絶縁膜上に、前記第２電極の上部および側壁と前記誘電膜の側壁とを覆う前記第４導電膜からなる第１上層配線を形成し、前記第２領域の前記第２絶縁膜上に、前記プラグと電気的に接続された前記第４導電膜からなる第２上層配線を形成する工程を有している。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
キャパシタの第１電極を絶縁膜の溝内に形成し、この第１電極の上部に第１電極よりも面積の大きい誘電膜および第２電極を形成することにより、第１電極と第２電極とが短絡する不良の発生を確実に防ぐことができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
本実施の形態は、例えば、３層配線とＭＩＭ構造のキャパシタとを有するＣＭＯＳ−ＬＳＩを示すものであり、その製造方法を図１〜図１２を用いて工程順に説明する。
まず、図１に示すように、例えば、単結晶シリコンからなる半導体基板（以下、単に基板という）１の主面にｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）を形成する。なお、図の左側部分はＭＩＳＦＥＴ形成領域であり、右側部分はキャパシタ形成領域である。また、図中の符号２は素子分離溝、符号４はｐ型ウエル、符号５はｎ型ウエルである。素子分離溝２は、基板１をエッチングして形成した溝の内部に絶縁膜として、例えば、酸化シリコン膜３を埋め込んで形成する。ｐ型ウエル４およびｎ型ウエル５は、基板１にｐ型不純物（ホウ素）およびｎ型不純物（リン）をイオン注入し、続いて基板１を熱処理してこれらの不純物を基板１中に拡散させることによって形成する。
ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）は、ｐ型ウエル４の表面に形成された酸化シリコン膜または酸窒化窒化シリコン膜からなるゲート絶縁膜６、ゲート絶縁膜６の上部に形成された多結晶シリコン膜などからなるゲート電極７、ゲート電極７の側壁に形成された酸化シリコン膜などからなるサイドウォールスペーサ８、ゲート電極７の両側のｐ型ウエル４に形成された一対のｎ型半導体領域（ソース、ドレイン）１１などによって構成される。ｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）は、ゲート絶縁膜６、ゲート電極７、サイドウォールスペーサ８、ゲート電極７の両側のｎ型ウエル５に形成された一対のｐ型半導体領域（ソース、ドレイン）１２などによって構成される。ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のゲート電極７を構成する多結晶シリコン膜中にはｎ型不純物（リン）が導入され、ｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のゲート電極７を構成する多結晶シリコン膜中にはｐ型不純物（ホウ素）が導入される。また、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のゲート電極７とｎ型半導体領域（ソース、ドレイン）１１のそれぞれの表面、およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のゲート電極７とｐ型半導体領域（ソース、ドレイン）１２のそれぞれの表面には、ゲート電極７およびソース、ドレインの低抵抗化を目的としてＣｏ（コバルト）シリサイド膜９が形成される。
次に、図２に示すように、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）の上部にプラグ１６および第１層配線１９を形成し、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）と第１層配線１９とをプラグ１６を介して電気的に接続する。
第１層配線１９を形成するには、まず基板１上にＣＶＤ法でエッチングストッパ膜１３として窒化シリコン膜１３と、絶縁膜１４として酸化シリコン膜１４とを堆積した後、酸化シリコン膜１４の表面を化学的機械研磨法で平坦化する。続いて、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のｎ型半導体領域（ソース、ドレイン）１１およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のｐ型半導体領域（ソース、ドレイン）１２のそれぞれの上部の酸化シリコン膜１４と窒化シリコン膜１３とをエッチングしてコンタクトホール１５を形成した後、それぞれのコンタクトホール１５の内部にプラグ１６を形成する。プラグ１６は、例えばＴｉＮ（窒化チタン）膜とＷ（タングステン）膜との積層膜で構成する。また、ＴｉＮ膜はＷ膜のバリアメタル膜として機能しており、ＴｉＮ膜とＴｉ（チタン）膜の積層膜で形成されていてもよい。
次に、酸化シリコン膜１４の上部にＣＶＤ法で絶縁膜１７として、例えばＳｉＯＣ（炭酸化シリコン）膜１７と、キャップ絶縁膜１８として、例えば酸化シリコン膜１８とを堆積した後、フォトレジスト膜(図示せず)をマスクにしてキャップ絶縁膜１８およびＳｉＯＣ膜１７をドライエッチングすることにより、酸化シリコン膜１４の上部に配線溝２０を形成し、配線溝２０の底部にプラグ１６を露出させる。
次に、バリアメタル膜として配線溝２０の内部に薄い（５０ｎｍ程度）ＴｉＮ膜、若しくはＴｉＮ膜とＴｉ膜の積層膜をスパッタリング法で堆積し、続いて配線溝２０の内部を完全に埋め込む厚い（８００ｎｍ〜１６００ｎｍ程度）Ｃｕ膜をスパッタリング法またはメッキ法で堆積した後、配線溝２０の外部のＣｕ膜とバリアメタル膜とを化学的機械研磨法で除去する。ここまでの工程により、配線溝２０の内部にバリアメタル膜とＣｕ膜との積層膜からなる第１層配線１９が形成される。ここで、上記のＴｉＮ膜等のバリアメタル膜は、Ｃｕ膜が周囲の絶縁膜中に拡散するのを防止するバリア膜として機能する。バリア膜としては、ＴｉＮ膜の他、ＷＮ（窒化タングステン）膜やＴａＮ（窒化タンタル）膜のような窒化金属膜またはこれらにＳｉを添加した膜、あるいはＴａ膜、Ｔｉ膜、Ｗ膜、ＴｉＷ膜のような高融点金属膜、若しくはこれら高融点金属膜の積層膜など、Ｃｕと反応し難い各種導電膜を使用することができる。
次に、図３に示すように、第１層配線１９の上部にバリア絶縁膜２１、層間絶縁膜２２、キャップ絶縁膜２３を堆積する。バリア絶縁膜２１は、第１層配線１９中のＣｕが層間絶縁膜２２中に拡散するのを防ぐための絶縁膜であり、例えばプラズマＣＶＤ法で堆積した膜厚１０ｎｍ〜１００ｎｍ程度のＳｉＣ（炭化シリコン）膜またはＳｉＣＮ（炭窒化シリコン）膜で構成する。層間絶縁膜２２は、第１層配線１９と後の工程でその上層に形成する第２層配線（２６）との間に形成される容量を低減するために、誘電率の低い絶縁膜、例えばＳｉＯＣ膜で構成する。このＳｉＯＣ膜はＣＶＤ法で堆積し、その膜厚は４６０ｎｍ程度とする。キャップ絶縁膜２３は、化学的機械研磨によってＣｕ配線を形成する際に、酸化シリコン膜に比べて機械的強度が低いＳｉＯＣ膜からなる層間絶縁膜２２を保護するための絶縁膜であり、例えばＣＶＤ法で堆積した膜厚５０ｎｍ程度の酸化シリコン膜で構成する。
次に、フォトレジスト膜をマスクにしてキャップ絶縁膜２３、層間絶縁膜２２およびバリア絶縁膜をドライエッチングすることにより、酸化シリコン膜１４の上部にビアホール２４を形成し、ビアホール２４の底部に第１層配線１９を露出させる。
次に、図４に示すように、フォトレジスト膜をマスクにしてキャップ絶縁膜２３および層間絶縁膜２２をドライエッチングすることにより、ビアホール２４の上部に配線溝２５を形成し、続いて配線溝２５およびビアホール２４の内部に第２層配線２６を形成する。第２層配線２６を形成するには、まず配線溝２５およびビアホール２４の内部にバリアメタル膜として５０ｎｍ程度の薄いＴｉＮ膜をスパッタリング法で堆積する。続いて配線溝２５およびビアホール２４の内部を完全に埋め込む厚いＣｕ膜をスパッタリング法またはメッキ法で堆積した後、配線溝２５の外部のＣｕ膜とバリアメタル膜とを化学的機械研磨法で除去する。
次に、図５に示すように、第２層配線２６の上部にバリア絶縁膜２７および層間絶縁膜２８を堆積する。バリア絶縁膜２７は、例えばプラズマＣＶＤ法で堆積した膜厚１０ｎｍ〜１００ｎｍ程度のＳｉＣ膜またはＳｉＣＮ膜で構成し、層間絶縁膜２８は、例えばプラズマＣＶＤ法で堆積した膜厚４００ｎｍ〜１０００ｎｍ程度の酸化シリコン膜で構成する。続いて、フォトレジスト膜をマスクにしてキャパシタ形成領域の層間絶縁膜２８をドライエッチングすることにより、電極溝２９を形成する。電極溝２９の深さは、例えば２００ｎｍ程度である。
次に、図６に示すように、フォトレジスト膜をマスクにして電極溝２９の底部の層間絶縁膜２８およびその下層のバリア絶縁膜２７をドライエッチングすることにより、第２層配線２６に達するビアホール３０を形成する。このとき、ＭＩＳＦＥＴ形成領域の層間絶縁膜２８およびバリア絶縁膜２７も同時にドライエッチングすることにより、第２層配線２６に達するビアホール３１を形成する。なお、電極溝２９とビアホール３０、３１は、上記と逆の順序で形成してもよい。すなわち、ビアホール３０、３１を形成した後に電極溝２９を形成してもよい。
図７は、キャパシタ形成領域に形成された電極溝２９およびビアホール３０の平面パターンを示したものであり、同図のＡ−Ａ線に沿った断面図が図６の右側部分（キャパシタ形成領域）に相当する。図７に示すように、キャパシタ形成領域には、例えば６個の電極溝２９が形成される。それぞれの電極溝２９の平面形状は、例えば一辺が３μｍ程度の正方形である。
次に、図８に示すように、電極溝２９の内部にキャパシタ（Ｃ）の下部電極（第１電極）３３を形成する。下部電極３３は、第２層配線２６と同じ方法で形成する。すなわち、電極溝２９およびビアホール３０の内部に薄いＴｉＮ膜、またはＴｉＮ膜とＴｉ膜の積層膜をスパッタリング法で堆積し、続いて電極溝２９およびビアホール３０の内部を完全に埋め込む厚いＷをＣＶＤ法で堆積した後、電極溝２９の外部のＷ膜とＴｉＮ膜とを化学的機械研磨法で除去する。このとき、ＭＩＳＦＥＴ形成領域のビアホール３１内には、ＴｉＮ膜（またはＴｉＮ膜とＴｉ膜の積層膜）とＷ膜とからなるプラグ３４が形成される。電極溝２９の内部に形成された下部電極３３は、電極溝２９の下部のビアホール３０を通じて第２層配線２６と電気的に接続される。また、ＭＩＳＦＥＴ形成領域に形成されたプラグ３４は、その下部の第２層配線２６と電気的に接続される。
下部電極３３が埋め込まれる電極溝２９の数と大きさは、所望するキャパシタ（Ｃ）の容量値に応じて適宜設計変更される。このとき、それぞれの電極溝２９の寸法を大きくすると、電極溝２９の内部に埋め込んだＷ膜の表面を化学的機械研磨法で研磨した際、溝２９の中心部のＷ膜が周辺部のＷ膜よりも過剰に研磨されるエロージョン現象が顕著になる。これにより、極端な場合には、電極溝２９の中心部のＷ膜が消失し、下部電極３３の面積が減少するために、キャパシタ（Ｃ）の容量値が設計値よりも小さくなることがある。他方、それぞれの電極溝２９の寸法を小さくし過ぎると、電極溝２９同士の寸法のばらつきが顕著になる。これにより、下部電極３３の面積もばらつくために、キャパシタ（Ｃ）の容量値が設計値と異なってくる。
従って、電極溝２９の寸法は、上記したエロージョン現象や容量値のばらつきが顕著にならないように最適化することが望ましい。本発明者が検討したところによると、電極溝２９の好ましい面積は、１μｍ２〜２５μｍ２、より好ましくは４μｍ２〜１６μｍ２であった。すなわち、下部電極３３が形成される電極溝２９の面積を上記の範囲内とすることにより、ほぼ設計値通りの容量値を有するキャパシタ（Ｃ）を製造することができた。
また、本実施の形態では、下部電極の形成のために電極溝２９とビアホール３０を作り分けているが、その理由を以下に述べる。仮に電極溝２９の工程を無くし、ビアホール３０の口径を電極溝２９と同じ寸法（上記の寸法１μｍ２〜２５μｍ２）として形成したとすると、そのビアホール３０に埋め込むＷ膜の膜厚がかなり厚くなってしまう。この結果として、ビアホール３０外部のＷ膜を化学的機械研磨法で研磨するときに、Ｗ膜の研磨量が多すぎるため、研磨残りが発生してし、膜厚均一性が保てなくなってしまう。また、他の問題として、Ｗ膜の膜厚が厚すぎると、Ｗ膜からの応力により周辺の配線が影響を受ける場合がある。この場合、配線にクラックが発生しやすくなり、その結果として、断線等の不良事項につながってしまう。したがって、本実施の形態では、下部電極の膜厚が厚くなりすぎないよう、電極溝２９とビアホール３０とに作り分けている。
次に、図９に示すように、下部電極３３の上部に誘電膜３５および上部電極（第２電極）３６を形成する。誘電膜３５および上部電極３６を形成するには、まず下部電極３３およびプラグ３４の上部を含む層間絶縁膜２８上に、キャパシタの誘電膜３５として、例えば、ＣＶＤ法で膜厚５０ｎｍ程度の窒化シリコン膜を堆積し、続いて窒化シリコン膜上に、キャパシタの上部電極３６として、スパッタリング法で膜厚５０ｎｍ程度のＴｉＮ膜を堆積する。次に、フォトレジスト膜をマスクにしてＴｉＮ膜および窒化シリコン膜をドライエッチングすることにより、下部電極３３の上部にＴｉＮ膜および窒化シリコン膜を残す。ここまでの工程により、Ｗ膜からなる下部電極３３、窒化シリコン膜からなる誘電膜３５およびＴｉＮ膜からなる上部電極３６によって構成されるキャパシタ（Ｃ）が完成する。図１０は、キャパシタ（Ｃ）の平面パターンを示したもので、同図のＡ−Ａ線に沿った断面図が図９の右側部分に相当する。
図９および図１０に示すように、上部電極３６および誘電膜３５は、下部電極３３よりも面積が大きく、下部電極３３は、その全体が上部電極３６および誘電膜３５の内側に配置される。このようにすると、フォトレジスト膜をマスクにしてＴｉＮ膜および窒化シリコン膜をドライエッチングした際、上部電極３６および誘電膜３５の側壁下部に下部電極３３の表面や側壁が露出することがない。従って、ドライエッチング時に上部電極３６および誘電膜３５の側壁に上部電極材料（ＴｉＮ）のエッチング残渣を含むポリマーが付着しても、このポリマーを介して上部電極３６と下部電極３３とが短絡する不良の発生を確実に防ぐことができる。
また、上記したキャパシタ（Ｃ）の製造方法によれば、化学的機械研磨によって表面を平坦化した下部電極３３上に誘電膜３５を形成するので、誘電膜３５の膜厚均一性が向上する結果、キャパシタ（Ｃ）の信頼性が向上する。
なお、誘電膜３５は、窒化シリコン膜に限定されるものではなく、酸化シリコン膜で構成することもできる。また、窒化シリコン膜よりも誘電率の高い高融点金属酸化膜（例えばＴａ２Ｏ５膜）で構成することもできる。また、上部電極３６は、ＴｉＮ膜に限定されるものではなく、例えばＴａＮ膜のような窒化金属膜やＷ膜のような高融点金属膜で構成することもできる。
次に、図１１および図１２に示すように、上部電極３６の上部に最上層の配線である第３層配線３７を形成する。第３層配線３７を形成するには、上部電極３６およびプラグ３４の上部を含む層間絶縁膜２８上にスパッタリング法でＡｌ（アルミニウム）合金膜を堆積した後、フォトレジスト膜をマスクにしてＡｌ合金膜をドライエッチングする。ＭＩＳＦＥＴ形成領域に形成された第３層配線３７は、プラグ３４を通じて第２層配線２６と電気的に接続される。また、ＭＩＳＦＥＴ形成領域に形成された第３層配線３７の一部は、ボンディングパッドを構成する。
上記したキャパシタ（Ｃ）の構造によれば、下部電極３３が電極溝２９の内部に形成され、かつその表面は、下部電極３３よりも面積の大きい誘電膜３５で覆われているので、上部電極３６の上部に第３層配線３７を直接形成しても、第３層配線３７と下部電極３３とが短絡することはない。すなわち、上記したキャパシタ（Ｃ）の構造によれば、下部電極３３と第３層配線３７との短絡を防ぐための絶縁膜を形成する工程や、この絶縁膜をエッチングして上部電極３６の表面を露出させる工程が不要となる。
なお、本実施の形態では、配線層を３層（第１層配線１９、第２層配線２６および第３層配線３７）としたが、４層以上としてもよいことは勿論である。また、本実施の形態では、最上層配線（第３層配線３７）をＡｌ合金膜で構成したが、第１層配線１９および第２層配線２６と同様にＣｕ膜で構成することもできる。
最上層配線（第３層配線３７）をＣｕ膜で構成する場合は、キャパシタ（Ｃ）を形成した後、まず図１３に示すように、上部電極３６の上部にエッチングストッパ用の絶縁膜３８と層間絶縁膜３９とを堆積する。絶縁膜３８は、ＣＶＤ法で堆積した窒化シリコン膜または炭窒化シリコン（ＳｉＣＮ）膜で構成し、層間絶縁膜３９は、ＣＶＤ法で堆積した酸化シリコン膜などで構成する。
次に、図１４に示すように、フォトレジスト膜をマスクにしてキャパシタ（Ｃ）の上部の層間絶縁膜３９をドライエッチングすることにより、配線溝４０を形成する。このドライエッチングは、上部電極３６や下層の層間絶縁膜２８がエッチングされるのを防ぐために、絶縁膜３８をエッチングストッパとして利用する。
次に、図１５に示すように、配線溝４０の底部の絶縁膜３８をドライエッチングで除去する。このとき、キャパシタ（Ｃ）の上部電極３６と誘電膜３５の側壁に絶縁膜３８が残っても支障はない。
次に、図１６に示すように、配線溝４０の内部にＣｕ膜からなる第３層配線４１を形成する。第３層配線４１を形成するには、配線溝４０の内部に薄いＴｉＮ膜をスパッタリング法で堆積し、続いて配線溝４０の内部を完全に埋め込む厚いＣｕ膜をスパッタリング法またはメッキ法で堆積した後、配線溝４０の外部のＣｕ膜とＴｉＮ膜とを化学的機械研磨法で除去する。
このように、本実施の形態によれば、キャパシタ（Ｃ）の上部電極３６と下部電極３３とが短絡する不良の発生を確実に防ぐことができるので、ＭＩＭ構造のキャパシタ（Ｃ）を有するＣＭＯＳ−ＬＳＩの信頼性および製造歩留まりをさせることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、キャパシタ（Ｃ）の平面形状を正方形にしたが、例えば図１７に示すように、上部電極３６、誘電膜３５および下部電極３３の平面形状を長方形にしてもよい。この場合も、上部電極３６および誘電膜３５は、下部電極３３よりも面積を大きくし、下部電極３３の全体を上部電極３６および誘電膜３５の内側に配置する。また、下部電極３３の寸法は、エロージョン現象や容量値のばらつきが顕著にならないように最適化することが望ましい。
本発明は、ＭＩＭ構造のキャパシタ（Ｃ）を有する半導体装置に適用して有用なものである。
本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。 図１に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 図２に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 図３に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 図４に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 図５に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 半導体基板上に形成された電極溝およびビアホールの平面パターンを示す要部平面図である。 図６に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 図８に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 半導体基板上に形成されたキャパシタの平面パターンを示す要部平面図である。 図９に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 図９に続く半導体装置の製造方法を示す半導体基板の要部平面図である。 本発明の他の実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。 図１３に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 図１４に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 図１５に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 半導体基板上に形成されたキャパシタの平面パターンの別例を示す要部平面図である。 本発明者が検討したＭＩＭ構造のキャパシタを示す半導体基板の要部断面図である。
符号の説明
１ 半導体基板
２ 素子分離溝
３ 酸化シリコン膜
４ ｐ型ウエル
５ ｎ型ウエル
６ ゲート絶縁膜
７ ゲート電極
８ サイドウォールスペーサ
９ Ｃｏシリサイド膜
１１ ｎ型半導体領域（ソース、ドレイン）
１２ ｐ型半導体領域（ソース、ドレイン）
１３ 窒化シリコン膜
１４ 酸化シリコン膜
１５ コンタクトホール
１６ プラグ
１７ ＳｉＯＣ膜
１８ キャップ絶縁膜
１９ 第１層配線
２０ 配線溝
２１ バリア絶縁膜
２２ 層間絶縁膜
２３ キャップ絶縁膜
２４ ビアホール
２５ 配線溝
２６ 第２層配線
２７ バリア絶縁膜
２８ 層間絶縁膜
２９ 電極溝
３０、３１ ビアホール
３３ 下部電極
３４ プラグ
３５ 誘電膜
３６ 上部電極
３７ 第３層配線
３８ 絶縁膜
３９ 層間絶縁膜
４０ 配線溝
４１ 第３層配線
５０ 下部電極
５１ 誘電膜
５２ 上部電極
５３ プラグ
Ｃ キャパシタ
Ｑｎ：ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ：ｐチャネル型ＭＩＳＦＥＴ

Claims (38)

  1. 半導体基板の主面上に第１絶縁膜が形成され、
    前記主面の第１領域の前記第１絶縁膜に第１配線溝が形成され、
    前記主面の第２領域の前記第１絶縁膜に第２配線溝が形成され、
    前記第１配線溝の内部に第１導電膜からなる第１下層配線が形成され、
    前記第２配線溝の内部に前記第１導電膜からなる第２下層配線が形成され、
    前記第１絶縁膜の上部に第２絶縁膜が形成され、
    前記第１領域の前記第２絶縁膜に、第１ビアホールおよび前記第１ビアホールの上部に配置され、前記第１ビアホールよりも平面形状の面積が大きい電極溝が形成され、
    前記第２領域の前記第２絶縁膜に第２ビアホールが形成され、
    前記第１ビアホールおよび前記電極溝の内部に、前記第１下層配線と電気的に接続された第２導電膜からなるキャパシタの第１電極が形成され、
    前記第２ビアホールの内部に、前記第２下層配線と電気的に接続された前記第２導電膜からなるプラグが形成され、
    前記第１領域の前記第２絶縁膜上に、前記第１電極を覆う前記キャパシタの誘電膜が形成され、
    前記誘電膜の上部に第３導電膜からなり、前記誘電膜と平面形状の面積が同一となる前記キャパシタの第２電極が積層され、
    前記第１領域の前記第２絶縁膜上に、前記第２電極の上部および側壁と前記誘電膜の側壁とを覆う第４導電膜からなる第１上層配線が形成され、
    前記第２領域の前記第２絶縁膜上に、前記プラグと電気的に接続された前記第４導電膜からなる第２上層配線が形成されていることを特徴とする半導体装置。
  2. 前記第１電極の面積は、１μｍ２〜２５μｍ２であることを特徴とする請求項１記載の半導体装置。
  3. 前記第１電極の面積は、４μｍ２〜１６μｍ２であることを特徴とする請求項１記載の半導体装置。
  4. 前記第１導電膜は、銅を主成分とする金属膜であり、前記第２導電膜は、タングステンを主成分とする金属膜であり、前記第４導電膜は、アルミニウムを主成分とする金属膜であることを特徴とする請求項１記載の半導体装置。
  5. 前記第１および第４導電膜は、銅を主成分とする金属膜であり、前記第２導電膜は、タングステンを主成分とする金属膜であることを特徴とする請求項１記載の半導体装置。
  6. 前記第３導電膜は、窒化チタン膜、窒化タンタル膜またはタングステン膜であることを特徴とする請求項１記載の半導体装置。
  7. 前記誘電膜は、窒化シリコン膜または酸化シリコン膜であることを特徴とする請求項１記載の半導体装置。
  8. 前記誘電膜は、窒化シリコン膜よりも誘電率の高い高融点金属酸化膜であることを特徴とする請求項１記載の半導体装置。
  9. 前記第１および第２上層配線は、最上層の配線であることを特徴とする請求項１記載の半導体装置。
  10. 以下の工程を有する半導体装置の製造方法：
    （ａ）半導体基板の主面上に第１絶縁膜を形成する工程、
    （ｂ）前記主面の第１領域の前記第１絶縁膜に第１配線溝を形成し、前記主面の第２領域の前記第１絶縁膜に第２配線溝を形成する工程、
    （ｃ）前記第１および第２配線溝の内部を含む前記第１絶縁膜上に第１導電膜を形成する工程、
    （ｄ）前記第１導電膜を化学的機械研磨法で加工することにより、前記第１配線溝の内部に前記第１導電膜からなる第１下層配線を形成し、前記第２配線溝の内部に前記第１導電膜からなる第２下層配線を形成する工程、
    （ｅ）前記（ｄ）工程の後、前記第１絶縁膜の上部に第２絶縁膜を形成する工程、
    （ｆ）前記第１領域の前記第２絶縁膜に第１ビアホールを形成し、前記第２領域の前記第２絶縁膜に第２ビアホールを形成する工程、
    （ｇ）前記第１ビアホールの上部の前記第２絶縁膜に前記第１ビアホールよりも平面形状の面積が大きい電極溝を形成する工程、
    （ｈ）前記第１ビアホール、前記第２ビアホールおよび前記電極溝の内部を含む前記第２絶縁膜上に第２導電膜を形成する工程、
    （ｉ）前記第２導電膜を化学的機械研磨法で加工することにより、前記第１ビアホールおよび前記電極溝の内部に、前記第１下層配線と電気的に接続された前記第２導電膜からなるキャパシタの第１電極を形成し、前記第２ビアホールの内部に、前記第２下層配線と電気的に接続された前記第２導電膜からなるプラグを形成する工程、
    （ｊ）前記（ｉ）工程の後、前記第２絶縁膜上に前記キャパシタの誘電膜を形成し、前記誘電膜上に第３導電膜を形成する工程、
    （ｋ）前記第３導電膜上に形成したレジスト膜をマスクにして前記第３導電膜および前記誘電膜をパターニングすることにより、前記第１領域の前記第２絶縁膜上に、前記第１電極を覆うように前記誘電膜を残し、前記誘電膜の上部に前記第３導電膜からなる前記キャパシタの第２電極を形成する工程、
    （ｌ）前記第２電極上の前記レジスト膜を除去した後、前記第２絶縁膜上に第４導電膜を形成する工程、
    （ｍ）前記第４導電膜をパターニングすることにより、前記第１領域の前記第２絶縁膜上に、前記第２電極の上部および側壁と前記誘電膜の側壁とを覆う前記第４導電膜からなる第１上層配線を形成し、前記第２領域の前記第２絶縁膜上に、前記プラグと電気的に接続された前記第４導電膜からなる第２上層配線を形成する工程。
  11. 前記第１電極の面積は、１μｍ２〜２５μｍ２であることを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記第１電極の面積は、４μｍ２〜１６μｍ２であることを特徴とする請求項１０記載の半導体装置の製造方法。
  13. 前記第１および第２導電膜は、銅を主成分とする金属膜で構成し、前記第４導電膜は、アルミニウムを主成分とする金属膜で構成することを特徴とする請求項１０記載の半導体装置の製造方法。
  14. 前記第１、第２および第４導電膜は、銅を主成分とする金属膜で構成することを特徴とする請求項１０記載の半導体装置の製造方法。
  15. 前記第２導電膜は、タングステンを主成分とする金属膜で構成することを特徴とする請求項１０記載の半導体装置の製造方法。
  16. 前記第３導電膜は、窒化チタン膜、窒化タンタル膜またはタングステン膜で構成することを特徴とする請求項１０記載の半導体装置の製造方法。
  17. 前記誘電膜は、窒化シリコン膜または酸化シリコン膜で構成することを特徴とする請求項１０記載の半導体装置の製造方法。
  18. 前記誘電膜は、窒化シリコン膜よりも誘電率の高い高融点金属酸化膜で構成することを特徴とする請求項１０記載の半導体装置の製造方法。
  19. 前記高融点金属酸化膜は、酸化タンタル膜であることを特徴とする請求項１８記載の半導体装置の製造方法。
  20. 前記第１および第２上層配線は、最上層の配線であることを特徴とする請求項１０記載の半導体装置の製造方法。
  21. 半導体基板の主面上に第１絶縁膜が形成され、
    前記第１絶縁膜に配線溝が形成され、
    前記配線溝の内部に第１導電膜からなる下層配線が形成され、
    前記第１絶縁膜の上部に第２絶縁膜が形成され、
    前記第２絶縁膜に、ビアホールおよび前記ビアホールの上部に配置された前記ビアホールよりも平面形状の面積の大きい電極溝が形成され、
    前記ビアホールおよび前記電極溝の内部に、前記下層配線と電気的に接続された第２導電膜からなるキャパシタの第１電極が形成され、
    前記第２絶縁膜上に、前記第１電極を覆う前記キャパシタの誘電膜が形成され、
    前記誘電膜の上部に第３導電膜からなる前記キャパシタの第２電極が積層され、
    前記第２電極上に第４導電膜からなる上層配線が形成された半導体装置であって、
    前記上層配線は、前記誘電膜および前記第２電極のそれぞれの側壁を覆い、
    前記誘電膜の上面の面積は、前記第２電極の上面の面積と同一であり、かつ前記第１電極の上面の面積よりも大きいことを特徴とする半導体装置。
  22. 前記第１導電膜は、銅を主成分とする金属膜であり、前記第４導電膜は、アルミニウムを主成分とする金属膜であることを特徴とする請求項２１記載の半導体装置。
  23. 前記第１導電膜および前記第４導電膜は、銅を主成分とする金属膜であることを特徴とする請求項２１記載の半導体装置。
  24. 前記第２導電膜は、タングステンを主成分とする金属膜であることを特徴とする請求項２１記載の半導体装置。
  25. 前記第３導電膜は、窒化チタン膜、窒化タンタル膜またはタングステン膜であることを特徴とする請求項２１記載の半導体装置。
  26. 前記誘電膜は、酸化シリコン膜、窒化シリコン膜または前記窒化シリコン膜よりも誘電率の高い高融点金属酸化膜であることを特徴とする請求項２１記載の半導体装置。
  27. 前記上層配線は、最上層の配線であることを特徴とする請求項２１記載の半導体装置。
  28. 半導体基板の主面上に絶縁膜が形成され、
    前記絶縁膜に溝が形成され、
    前記溝の内部に第１導電膜からなるキャパシタの第１電極が埋め込まれ、
    前記絶縁膜上に、前記第１電極を覆う前記キャパシタの誘電膜が形成され、
    前記誘電膜の上部に第２導電膜からなる前記キャパシタの第２電極が積層され、
    前記第２電極上に第３導電膜からなる配線が形成された半導体装置であって、
    前記誘電膜の上面の面積は、前記第２電極の上面の面積と同一であり、
    前記配線は、前記誘電膜および前記第２電極のそれぞれの側壁を覆うように形成されていることを特徴とする半導体装置。
  29. 前記第３導電膜は、アルミニウムを主成分とする金属膜であることを特徴とする請求項２８記載の半導体装置。
  30. 前記第１導電膜は、タングステンを主成分とする金属膜であることを特徴とする請求項２８記載の半導体装置。
  31. 前記第２導電膜は、窒化チタン膜、窒化タンタル膜またはタングステン膜であることを特徴とする請求項２８記載の半導体装置。
  32. 前記誘電膜は、酸化シリコン膜、窒化シリコン膜または前記窒化シリコン膜よりも誘電率の高い高融点金属酸化膜であることを特徴とする請求項２８記載の半導体装置。
  33. 前記配線は、最上層の配線であることを特徴とする請求項２８記載の半導体装置。
  34. 半導体基板の主面上に絶縁膜が形成され、
    前記主面の第１領域の前記絶縁膜に溝が形成され、
    前記溝の内部に第１導電膜からなるキャパシタの第１電極が埋め込まれ、
    前記第１領域の前記絶縁膜上に、前記第１電極を覆う前記キャパシタの誘電膜が形成され、
    前記誘電膜の上部に第２導電膜からなる前記キャパシタの第２電極が積層され、
    前記第２電極上に第３導電膜からなる配線が形成された半導体装置であって、
    前記第２電極の端部と前記誘電膜の端部は、平面的に一致するように形成されており、
    前記配線は、前記誘電膜および前記第２電極のそれぞれの側壁を覆うように形成されて
    おり、
    前記主面の第２領域の前記絶縁膜上に、前記第３導電膜からなるボンディングパッドが形成されていることを特徴とする半導体装置。
  35. 前記第３導電膜は、アルミニウムを主成分とする金属膜であることを特徴とする請求項３４記載の半導体装置。
  36. 前記第１導電膜は、タングステンを主成分とする金属膜であることを特徴とする請求項３４記載の半導体装置。
  37. 前記第２導電膜は、窒化チタン膜、窒化タンタル膜またはタングステン膜であることを特徴とする請求項３４記載の半導体装置。
  38. 前記誘電膜は、酸化シリコン膜、窒化シリコン膜または前記窒化シリコン膜よりも誘電率の高い高融点金属酸化膜であることを特徴とする請求項３４記載の半導体装置。
JP2005141019A 2005-05-13 2005-05-13 半導体装置およびその製造方法 Active JP4848137B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005141019A JP4848137B2 (ja) 2005-05-13 2005-05-13 半導体装置およびその製造方法
TW095115418A TW200644166A (en) 2005-05-13 2006-04-28 Semiconductor device and a method of manufacturing the same
CN2006100802402A CN1862818B (zh) 2005-05-13 2006-05-12 半导体器件及其制造方法
US11/432,516 US7531419B2 (en) 2005-05-13 2006-05-12 Semiconductor device and a method of manufacturing the same
US12/419,088 US8049263B2 (en) 2005-05-13 2009-04-06 Semiconductor device including metal-insulator-metal capacitor and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005141019A JP4848137B2 (ja) 2005-05-13 2005-05-13 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2006319174A JP2006319174A (ja) 2006-11-24
JP2006319174A5 JP2006319174A5 (ja) 2009-06-25
JP4848137B2 true JP4848137B2 (ja) 2011-12-28

Family

ID=37390194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005141019A Active JP4848137B2 (ja) 2005-05-13 2005-05-13 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US7531419B2 (ja)
JP (1) JP4848137B2 (ja)
CN (1) CN1862818B (ja)
TW (1) TW200644166A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881488B1 (ko) * 2007-09-06 2009-02-05 주식회사 동부하이텍 Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
US8242551B2 (en) * 2009-03-04 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal structure for system-on-chip technology
US8482048B2 (en) * 2009-07-31 2013-07-09 Alpha & Omega Semiconductor, Inc. Metal oxide semiconductor field effect transistor integrating a capacitor
JP5562631B2 (ja) * 2009-12-25 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置
CN103779181A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种mim电容器及其制造方法
US9577025B2 (en) * 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device
US20220367340A1 (en) * 2021-05-12 2022-11-17 Taiwan Semiconductor Manufacturing Company Limited Variable graduated capacitor structure and methods for forming the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997019468A1 (fr) * 1995-11-20 1997-05-29 Hitachi, Ltd. Dispositif de stockage a semi-conducteur, et processus de fabrication de ce dispositif
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
JP3843708B2 (ja) * 2000-07-14 2006-11-08 日本電気株式会社 半導体装置およびその製造方法ならびに薄膜コンデンサ
JP2003031684A (ja) * 2001-07-11 2003-01-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003258107A (ja) * 2002-02-28 2003-09-12 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2004119461A (ja) 2002-09-24 2004-04-15 Seiko Epson Corp 半導体装置及びその製造方法
JP2004146814A (ja) * 2002-09-30 2004-05-20 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN1241264C (zh) * 2002-09-30 2006-02-08 松下电器产业株式会社 半导体装置及其制造方法
KR100505658B1 (ko) * 2002-12-11 2005-08-03 삼성전자주식회사 ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자
JP2004247520A (ja) 2003-02-14 2004-09-02 Matsushita Electric Ind Co Ltd 半導体装置
JP2004253481A (ja) 2003-02-18 2004-09-09 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4018615B2 (ja) * 2003-10-06 2007-12-05 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20060255428A1 (en) 2006-11-16
CN1862818B (zh) 2010-06-02
US20090189250A1 (en) 2009-07-30
CN1862818A (zh) 2006-11-15
TWI379382B (ja) 2012-12-11
US8049263B2 (en) 2011-11-01
US7531419B2 (en) 2009-05-12
JP2006319174A (ja) 2006-11-24
TW200644166A (en) 2006-12-16

Similar Documents

Publication Publication Date Title
JP4401874B2 (ja) 半導体装置
US7675175B2 (en) Semiconductor device having isolated pockets of insulation in conductive seal ring
JP4502173B2 (ja) 半導体装置及びその製造方法
US7419916B2 (en) Manufacturing method of semiconductor device
KR101278279B1 (ko) 더미 비아를 제공함으로써 금속화 층의 접착력을증가시키는 기술
US7220652B2 (en) Metal-insulator-metal capacitor and interconnecting structure
US20060145347A1 (en) Semiconductor device and method for fabricating the same
US20090121322A1 (en) Semiconductor chip and semiconductor device
US20060027928A1 (en) Semiconductor integrated circuit device
US20050263848A1 (en) Metal-insulator-metal capacitor having a large capacitance and method of manufacturing the same
KR20020072490A (ko) 반도체 집적회로 장치와 그 제조방법
US6696357B2 (en) Method for manufacturing semiconductor integrated circuit devices using a conductive layer to prevent peeling between a bonding pad and an underlying insulating film
JP4848137B2 (ja) 半導体装置およびその製造方法
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP2011114049A (ja) 半導体装置
US6849920B2 (en) Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same
JP4050876B2 (ja) 半導体集積回路装置とその製造方法
US8264083B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2003007850A (ja) 半導体装置及びその製造方法
JP2007294514A (ja) 半導体装置
JP2002373893A (ja) パッドを有する半導体装置とその製造方法
TWI722546B (zh) 半導體元件及其製造方法
KR20090055772A (ko) 반도체 소자의 금속 배선 형성 방법
JP5424551B2 (ja) 半導体装置
KR20060066429A (ko) 듀얼 다마신 공정

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090512

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4848137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350