JP2007073750A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007073750A
JP2007073750A JP2005259420A JP2005259420A JP2007073750A JP 2007073750 A JP2007073750 A JP 2007073750A JP 2005259420 A JP2005259420 A JP 2005259420A JP 2005259420 A JP2005259420 A JP 2005259420A JP 2007073750 A JP2007073750 A JP 2007073750A
Authority
JP
Japan
Prior art keywords
film
insulating film
capacitor electrode
contact plug
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005259420A
Other languages
English (en)
Other versions
JP4445445B2 (ja
Inventor
Toru Ozaki
徹 尾崎
Yoshinori Kumura
芳典 玖村
Yoshiro Shimojo
義朗 下城
Susumu Shudo
晋 首藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005259420A priority Critical patent/JP4445445B2/ja
Priority to US11/491,907 priority patent/US7417274B2/en
Publication of JP2007073750A publication Critical patent/JP2007073750A/ja
Application granted granted Critical
Publication of JP4445445B2 publication Critical patent/JP4445445B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Abstract

【課題】キャパシタ電極とコンタクトプラグとの導通性を向上できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、絶縁膜１５−１と、前記絶縁膜中に設けられ、金属を主成分とするコンタクトプラグ１６と、前記絶縁膜上に設けられ、前記金属より酸素親和性が高く、酸化物を主成分とする第１接着膜３３−１と、前記コンタクトプラグ上および前記第１接着膜上に設けられ、酸素の拡散を防止するように働く第１キャパシタ電極２１と、前記第１キャパシタ電極上に設けられたキャパシタ絶縁膜２２と、前記キャパシタ絶縁膜上に設けられた第２キャパシタ電極２３とを具備する。
【選択図】図１

Description

この発明は、半導体装置およびその製造方法に関し、例えば、強誘電体記憶装置（ＦｅＲＡＭ：ferro-electric random access memory）等に適用されるものである。
近年、不揮発性半導体メモリの一つとして、強誘電体キャパシタを用いた強誘電体記憶装置（ＦｅＲＡＭ）が注目されている。
この強誘電体記憶装置では、エリアペナルティの観点から、キャパシタ電極とトランジスタのソースまたはドレインとの電気的な接続を導電性コンタクトプラグにより実現する、いわゆるＣＯＰ（capacitor on plug ）キャパシタ構造が採用されている（例えば、特許文献１参照）。また、キャパシタ電極の接着性の観点から、キャパシタ電極の界面にＴｉ（チタン）膜等の金属膜により形成された接着膜が設けられることが通常である。
しかしながら、微細化の要請に伴い、酸素拡散防止膜としても働くキャパシタ電極のＩｒ（イリジウム）膜の膜厚を薄くする必要がある。さらに、このキャパシタ電極の膜厚が薄いままで、キャパシタ形成工程のダメージを回復するための酸化性雰囲気中の回復アニール工程、または酸化性雰囲気中のその他の熱処理工程等を行うと、キャパシタ電極が酸素の拡散を十分抑制できずに、キャパシタ電極から微量な酸素が漏れ出す。
そのため、この漏れ出した酸素により上記接着膜が酸化して、コンタクトプラグとキャパシタ電極の間に、酸化された接着膜（ＴｉＯＸ膜：酸化チタン膜）が連続して形成されてしまう。結果、キャパシタ電極とコンタクトプラグとの間に直接接する部分（ダイレクトコンタクト）がなく、キャパシタ電極とコンタクトプラグの導通性を阻害してしまうという問題がある。
特開２００４−６５９３号公報
この発明は、キャパシタ電極とコンタクトプラグとの導通性を向上できる半導体装置およびその製造方法を提供する。
この発明の一態様によれば、絶縁膜と、前記絶縁膜中に設けられ、金属を主成分とするコンタクトプラグと、前記絶縁膜上に設けられ、前記金属より酸素親和性が高く、酸化物を主成分とする第１接着膜と、前記コンタクトプラグ上および前記第１接着膜上に設けられ、酸素の拡散を防止するように働く第１キャパシタ電極と、前記第１キャパシタ電極上に設けられたキャパシタ絶縁膜と、前記キャパシタ絶縁膜上に設けられた第２キャパシタ電極とを具備する半導体装置を提供できる。
この発明の一態様によれば、絶縁膜を形成する工程と、前記絶縁膜中にコンタクトホールを開口する工程と、前記コンタクトホール内に金属を充填し、コンタクトプラグを形成する工程と、前記絶縁膜上および前記コンタクトプラグ上に、前記金属より酸素親和性が高く、その膜厚が１ｎｍ以上５ｎｍ以下の金属膜を形成する工程と、前記金属膜上に第１キャパシタ電極を形成する工程と、前記第１キャパシタ電極上に強誘電体膜を形成する工程と、酸化性雰囲気中において熱処理を行い、前記強誘電体膜を結晶化させてキャパシタ絶縁膜を形成すると共に、前記絶縁膜上に前記金属膜と酸素とを反応させた第１接着膜を形成し、前記第１キャパシタ電極と前記コンタクトプラグとが直接接する部分を少なくとも１つは有するように前記コンタクトプラグ上の前記金属膜を拡散させ残存した前記金属膜と酸素を反応させて前記コンタクトプラグ上に第２接着膜を形成する工程と、前記キャパシタ絶縁膜上に第２キャパシタ電極を形成する工程とを具備する半導体装置の製造方法を提供できる。
この発明によれば、キャパシタ電極とコンタクトプラグとの導通性を向上できる半導体装置およびその製造方法が得られる。
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
［第１の実施形態］
まず、この発明の一実施形態に係る半導体装置について、図１を用いて説明する。図１は、この実施形態に係る半導体装置を示す断面図である。
図示するように、シリコン基板１１上にトランジスタＴＲが設けられ、層間絶縁膜１５−２中に強誘電体キャパシタＣ１が設けられている。
トランジスタＴＲは、基板１１上に設けられたゲート絶縁膜１２、ゲート絶縁膜１２上に設けられたゲート電極１３、およびゲート電極１３を挟むように基板１１中に隔離して設けられたソースまたはドレイン１４を備えている。
強誘電体キャパシタＣ１は、接着膜３３−１、３３−２、下部キャパシタ電極２１、キャパシタ絶縁膜２２、上部キャパシタ電極２３、およびバリア膜２８を備えている。
また、層間絶縁膜１５−１中に、例えば、Ｗ（タングステン）等の金属を主成分（即ち、５０％以上）とし、ソース／ドレイン１４と下部キャパシタ電極２１とを電気的に接続する下部コンタクトプラグ１６が設けられている。
接着膜３３−１は、層間絶縁膜１５−１上に設けられ、下部コンタクトプラグ１６の主成分の上記金属Ｗより酸素親和性が高く、酸化物を主成分とする絶縁膜である。具体的には、例えば、ＴｉＯＸ（酸化チタン）膜等により形成され、その膜厚Ｄ１は、１ｎｍ以上１０ｎｍ以下である。ここで、酸素親和性とは、酸素との結合のし易さをいう。
接着膜３３−２は、下部コンタクトプラグ１６上に設けられ、その膜厚Ｄ２は接着膜３３−１の膜厚Ｄ１よりも小さい。より具体的に、接着膜３３−２の膜厚Ｄ２は、膜厚Ｄ１の半分程度である。
下部キャパシタ電極２１は、下部コンタクトプラグ１６上、接着膜３３−１、３３−２上に設けられている。さらに、下部キャパシタ電極２１は、熱処理工程の際における接着膜３３−１、３３−２への酸素の拡散を防止するようにも働く。この下部キャパシタ電極２１は、例えば、Ｉｒ（イリジウム）膜等により形成されている。
下部キャパシタ電極２１と下部コンタクトプラグ１６とは、直接に接している部分（ダイレクトコンタクト）３０−１、３０−２を有している。
キャパシタ絶縁膜２２は、下部キャパシタ電極２１上に設けられ、例えば、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）等の強誘電体膜により形成されている。
上部キャパシタ電極２３は、キャパシタ絶縁膜２２上に設けられ、例えば、Ｐｔ（プラチナ）等により形成されている。
バリア膜２８は、この強誘電体キャパシタの側面上および上面上を覆うようにもうけられ、Ｈ（水素）ガス等の拡散によるいわゆる水素アタック等を防止している。
層間絶縁膜１５−２中に、上部キャパシタ電極と電気的に接続された上部コンタクトプラグ２５が設けられている。このコンタクトプラグ２５は、例えば、ＷやＡｌ（アルミニウム）等の金属により形成されている。
層間絶縁膜１５−３中に、上部コンタクトプラグ２５と電気的に接続された配線層２７が設けられている。この配線層２７は、例えば、いわゆるプレート線として働き、ＡｌやＣｕ（銅）等の金属により形成されている。
層間絶縁膜１５−１〜１５−３は、例えば、ＳｉＯＣ膜等の低誘電率膜（いわゆるLow-k膜）により形成されている。
次に、この実施形態に係る半導体装置の製造方法について、図１に示した半導体装置を例に挙げて、図２乃至図８を用いて説明する。この説明において、基板１１上のトランジスタＴＲの図示を省略する。
まず、半導体基板１１上に周知の工程を用いて、トランジスタＴＲを形成する（図示せず）。
続いて、図２に示すように、トランジスタＴＲ上を覆うように、例えば、ＣＶＤ（Chemical Vapor Deposition）法を用いてＳｉＯＣ膜等を堆積し、層間絶縁膜１５−１を形成する。続いて、トランジスタのソース／ドレイン１４上における層間絶縁膜１５−１を、例えば、ＲＩＥ（Reactive Ion Etching）法等を用いて基板１１表面上が露出するまでエッチングし、コンタクトホールを形成する。その後、上記コンタクトホール内に、例えば、スパッタ法等を用いて、Ｗ（タングステン）膜等を堆積する。続いて、例えば、ＣＭＰ（Chemical Mechanical Polishing）法等を用いて、上記Ｗ膜を層間絶縁膜１５−１表面上まで平坦化してコンタクトホール内に埋め込み、下部コンタクトプラグ１６を形成する。
続いて、図３に示すように、層間絶縁膜１５−１上、下部コンタクトプラグ１６上に、例えば、スパッタ法等を用いて、膜厚Ｄ４が１ｎｍ以上５ｎｍ以下（例えば、４ｎｍ程度）に制御したＴｉ（チタン）膜３５を形成する。その後、このＴｉ膜３５上に、例えば、スパッタ法を用いてＩｒ（イリジウム）膜等を堆積し、下部キャパシタ電極２１を形成する。ここで、この工程の際に形成する下部キャパシタ電極２１の膜厚Ｄ３は、酸素拡散防止等の観点から、例えば、４０ｎｍ以上２００ｎｍ以下程度であることが望ましい。又、この下部キャパシタ電極２１は、上記Ｉｒ膜の単膜でなくとも、ＩｒＯ２膜やＰｔ膜、ＳｒＲｕＸＯＹ膜等の金属膜との積層でもかまわない。これらの積層膜の場合には、Ｉｒ膜がＴｉ膜３５の直上に位置するように形成することが望ましい。
続いて、図４に示すように、下部キャパシタ電極２１上に、例えば、スパッタ法またはＭＯＣＶＤ法を用いてＰＺＴ膜等の強誘電体膜を堆積し、キャパシタ絶縁膜２２を形成する。
続いて、図５に示すように、キャパシタ絶縁膜２２を結晶化して配行性を向上するために、Ｏ２（酸素）雰囲気中でアニール（熱処理）工程を行う。具体的に、このアニ−ル工程は、例えば、拡散炉を用いてＯ２雰囲気中で４００℃〜７００℃程度の温度で１０分〜１時間程度行うか、またはＲＴＰ装置等を用いてＯ２雰囲気中で４００℃〜８００℃程度の温度で１０秒〜１２０秒程度行うことが望ましい。
この熱処理工程の際に、層間絶縁膜１５−１上におけるＴｉ膜３５は、移動し難いために、キャパシタ電極２１から漏れ出した酸素により酸化されて酸化膜（ＴｉＯＸ膜）となり、膜厚Ｄ１が１ｎｍ以上１０ｎｍ以下の接着膜３３−１となる。ここで、層間絶縁膜１５−１上におけるＴｉ膜３５が移動し難いのは、Ｔｉ膜３５の形成直後に層間絶縁膜１５−１との界面に酸化膜（ＴｉＯＸ膜）が形成されるためである。
一方、下部コンタクトプラグ１６上におけるＴｉ膜３５は、移動し易いために、この工程の際の熱により、キャパシタ電極２１中に拡散して部分３０−１、３０−２を形成するか、または下部コンタクトプラグ１６上を移動しつつ酸化されて島状の酸化膜（ＴｉＯＸ膜）となり接着膜３３−２となる。ここで、下部コンタクトプラグ１６上におけるＴｉ膜３５が移動易いのは、コンタクトプラグ１６は金属を主成分としているために、酸化が発生するための酸素がなく、コンタクトプラグ１６との界面に酸化膜（ＴｉＯＸ膜）が形成されないためである。
このように、膜厚Ｄ４が１ｎｍ以上５ｎｍ以下に制御したＴｉ膜３５を先立って形成し、上記熱処理工程を行うことにより、キャパシタ電極２１とコンタクトプラグ１６とが直接接する部分（ダイレクトコンタクト）３０−１、３０−２を形成できる。
続いて、図６に示すように、キャパシタ絶縁膜２２上に、例えば、ＣＶＤ法等を用いて、Ｐｔ層、ＩｒＯ２層、またはＳｒＲｕＸＯＹ層等を堆積し、上部キャパシタ電極２３を形成する。その後、例えば、ＲＩＥ法等の異方性エッチングを用いて、キャパシタ電極２３、キャパシタ絶縁膜２２、キャパシタ電極２１、接着膜３３−１を層間絶縁膜１５−１上までエッチングして分離し、キャパシタ構造を形成する。
さらに、キャパシタ構造の側面上および表面上を覆うように、例えば、ＣＶＤ法を用いてアルミナ膜等を堆積し、バリア膜２８を形成する。続いて、バリア膜２８上を覆うように、例えば、ＣＶＤ法を用いてＳｉＯＣ膜等を堆積し、層間絶縁膜１５−２を形成する。さらに、例えば、ＲＩＥ法等の異方性エッチングを用いて、層間絶縁膜１５−２およびバリア膜２８を貫通し、上部キャパシタ電極２３表面上が露出する開口部４３を形成する。
続いて、図７に示すように、層間絶縁膜１５−１上、開口部４３側壁上および上部キャパシタ電極２３上に沿って、例えば、ＣＶＤ法を用いてＷ（タングステン）層等を堆積する。さらに、例えば、ＣＭＰ法等を用いて、層間絶縁膜１５−２表面上まで平坦化し上記Ｗ層を開口部４３内に埋め込み、上部コンタクトプラグ２５を形成する。尚、上記Ｗ層を堆積する工程に先立って、ＴｉＮ膜等を堆積し、バリアメタル膜を形成することも可能である。また、開口部４３内部にＡｌ層を埋め込むことにより、上部コンタクトプラグ２５を形成することもできる。
続いて、図８に示すように、層間絶縁膜１５−２上および上部コンタクトプラグ２５上に、例えば、ＣＶＤ法を用いてＳｉＯＣ層等を堆積し、層間絶縁膜１５−３を形成する。さらに、例えば、ＲＩＥ法等の異方性エッチングを用いて、層間絶縁膜１５−３を貫通し、上部コンタクトプラグ２５表面上が露出する開口部を形成する。その後、この開口部内に、例えば、スパッタ法を用いてＣｕ層やＡｌ層等を堆積し、上記開口部内に埋め込み、配線層２７を形成する。尚、この配線層２７は、開口部内に、Ｔｉ膜／ＴｉＮ膜の積層構造のバリアメタル膜を形成した後、Ａｌ−Ｃｕ合金層を形成する構成とすることも可能である。以上の製造方法によって、図１に示す半導体装置を製造する。
上記のように、この実施形態に係る半導体装置およびその製造方法によれば、下記（１）乃至（４）に示す効果が得られる。
（１）キャパシタ電極２１と層間絶縁膜１５−１との接着性を確保しつつ、キャパシタ電極２１とコンタクトプラグ１６との導電性を向上できる。
上記に示したように、膜厚Ｄ４が１ｎｍ以上５ｎｍ以下に制御されたＴｉ（チタン）膜３５を形成する。続いて、キャパシタ絶縁膜２２を結晶化して配行性を向上するために、Ｏ２（酸素）雰囲気中でアニール（熱処理）工程を行う。
この熱処理工程の際に、層間絶縁膜１５−１上におけるＴｉ膜３５は、移動し難いために、キャパシタ電極２１から漏れ出した酸素により酸化されて酸化膜（ＴｉＯＸ膜）となり、膜厚Ｄ１が１ｎｍ以上１０ｎｍ以下の連続的な接着膜３３−１を形成できる。ここで、層間絶縁膜１５−１上におけるＴｉ膜３５が移動し難いのは、Ｔｉ膜３５の形成直後に層間絶縁膜１５−１の界面に酸化膜（ＴｉＯＸ膜）が形成されるためである。
そのため、キャパシタ電極２１と層間絶縁膜１５−１との間に連続的な接着膜３３−１を形成でき、キャパシタ電極２１と層間絶縁膜１５−１との接着性を向上できる点で有利である。
一方、この熱処理工程の際に、下部コンタクトプラグ１６上におけるＴｉ膜３５は、移動し易いために、キャパシタ電極２１中に拡散して直接接する部分３０−１、３０−２（ダイレクトコンタクト）を形成するか、または下部コンタクトプラグ１６上を移動しつつ酸化されて島状の酸化膜（ＴｉＯＸ膜）となり、膜厚Ｄ２が膜厚Ｄ１の半分程度の接着膜３３−２を形成できる。ここで、下部コンタクトプラグ１６上におけるＴｉ膜３５が移動し易いのは、コンタクトプラグ１６は金属を主成分とするため、酸化が発生するための酸素がなく、コンタクトプラグ１６との界面に酸化膜（ＴｉＯＸ膜）が形成されないためである。
このように、膜厚Ｄ４が１ｎｍ以上５ｎｍ以下に制御したＴｉ膜３５を先立って形成した後、上記熱処理工程を行うことにより、Ｔｉ膜３５が存在しない部分３０−１、３０−２を安定的に形成できる。結果、キャパシタ電極２１とコンタクトプラグ１６とが直接接する部分（ダイレクトコンタクト）３０−１、３０−２を形成でき、キャパシタ電極２１とコンタクトプラグ１６との導通性を向上できる点で有利である。
（２）強誘電体キャパシタＣ１の容量値を増大できる点で有利である。
上記のように、Ｏ２（酸素）雰囲気中でアニール（熱処理）工程を行うことにより、キャパシタ絶縁膜２２を結晶化して配行性を向上でき、キャパシタ絶縁膜２２の分極量を増大できる。そのため、強誘電体キャパシタＣ１の容量値を増大できる点で有利である。
（３）微細化に対して有利である。
上記のように、上記ダイレクトコンタクト３０−１、３０−２を形成できることから、酸素拡散防止膜としても働くキャパシタ電極２１の膜厚Ｄ３をより薄くできる（例えば、Ｄ３は、４０ｎｍ以上２００ｎｍ以下程度）。
よって、キャパシタ電極２１の専有面積を低減できる点で、微細化に対して有利である。
（４）製造コストの低減に対して有利である。
上記（１）および（２）に示した効果は、一回の熱処理工程により得ることが可能である。そのため、製造工程が増大することがない点で製造コストを低減に対して有利である。
［第２の実施形態］
次に、この発明の第２の実施形態に係る半導体装置およびその製造方法について、図９を用いて説明する。図９は、この実施形態に係る半導体装置を示す断面図である。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
図示するように、下部コンタクトプラグ１６上には、実質的に接着膜が形成されておらず、上記第１の実施形態に示した部分３０−１、３０−２よりも接触面積がより大きな、キャパシタ電極２１とコンタクトプラグ１６が直接接する部分（ダイレクトコンタクト）５５が設けられている点で上記第１の実施形態と相違している。
製造方法に関しては、上記Ｔｉ膜３５を形成する際に、上記第１の実施形態の膜厚Ｄ４よりもさらに薄い膜厚（例えば、１ｎｍ程度）に形成する点で、上記第１の実施形態と相違する。
この実施形態に係る半導体装置およびその製造方法によれば、上記（１）乃至（４）と同様の効果が得られる。
さらに、下部コンタクトプラグ１６上には、実質的に接着膜が形成されておらず、上記部分３０−１、３０−２よりも接触面積がより大きな、キャパシタ電極２１とコンタクトプラグ１６が直接接する部分（ダイレクトコンタクト）５５が設けられている。
そのため、キャパシタ電極２１とコンタクトプラグ１６との導通性をより向上できる点で有利である。
以上、第１、第２の実施形態を用いてこの発明の説明を行ったが、この発明は上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態には種々の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば、各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
この発明の第１の実施形態に係る半導体装置を示す断面図。 この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。 この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。 この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。 この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。 この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。 この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。 この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。 この発明の第２の実施形態に係る半導体装置を示す断面図。
符号の説明
１１…半導体基板、Ｃ１…強誘電体キャパシタ、ＴＲ…トランジスタ、１２…ゲート絶縁膜、１３…ゲート電極、１４…ソースまたはドレイン、１５−１〜１５−３…層間絶縁膜、１６…下部コンタクトプラグ、３３−１、３３−２…接着膜、３０−１、３０−２…キャパシタ電極とコンタクトプラグとが直接接する部分（ダイレクトコンタクト）、２１、２２…キャパシタ電極、２２…キャパシタ絶縁膜、２８…バリア膜、２５…上部コンタクトプラグ、２７…配線層。

Claims (5)

  1. 絶縁膜と、
    前記絶縁膜中に設けられ、金属を主成分とするコンタクトプラグと、
    前記絶縁膜上に設けられ、前記金属より酸素親和性が高く、酸化物を主成分とする第１接着膜と、
    前記コンタクトプラグ上および前記第１接着膜上に設けられ、酸素の拡散を防止するように働く第１キャパシタ電極と、
    前記第１キャパシタ電極上に設けられたキャパシタ絶縁膜と、
    前記キャパシタ絶縁膜上に設けられた第２キャパシタ電極とを具備すること
    を特徴とする半導体装置。
  2. 前記第１接着膜の膜厚は、１ｎｍ以上１０ｎｍ以下であること
    を特徴とする請求項１に記載の半導体装置。
  3. 前記コンタクトプラグ上に設けられ、その膜厚が前記第１接着膜の膜厚よりも小さい第２接着膜を更に具備し、
    前記第１キャパシタ電極と前記コンタクトプラグとは、直接接する部分を少なくとも１つは有すること
    を特徴とする請求項１または２に記載の半導体装置。
  4. 前記金属は、Ｗを含み、
    前記第１接着膜は、Ｔｉを含み、
    前記第１キャパシタ電極は、Ｉｒを含むこと
    を特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 絶縁膜を形成する工程と、
    前記絶縁膜中にコンタクトホールを開口する工程と、
    前記コンタクトホール内に金属を充填し、コンタクトプラグを形成する工程と、
    前記絶縁膜上および前記コンタクトプラグ上に、前記金属より酸素親和性が高く、その膜厚が１ｎｍ以上５ｎｍ以下の金属膜を形成する工程と、
    前記金属膜上に第１キャパシタ電極を形成する工程と、
    前記第１キャパシタ電極上に強誘電体膜を形成する工程と、
    酸化性雰囲気中において熱処理を行い、前記強誘電体膜を結晶化させてキャパシタ絶縁膜を形成すると共に、前記絶縁膜上に前記金属膜と酸素とを反応させた第１接着膜を形成し、前記第１キャパシタ電極と前記コンタクトプラグとが直接接する部分を少なくとも１つは有するように前記コンタクトプラグ上の前記金属膜を拡散させ残存した前記金属膜と酸素を反応させて前記コンタクトプラグ上に第２接着膜を形成する工程と、
    前記キャパシタ絶縁膜上に第２キャパシタ電極を形成する工程とを具備すること
    を特徴とする半導体装置の製造方法。
JP2005259420A 2005-09-07 2005-09-07 半導体装置およびその製造方法 Expired - Fee Related JP4445445B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005259420A JP4445445B2 (ja) 2005-09-07 2005-09-07 半導体装置およびその製造方法
US11/491,907 US7417274B2 (en) 2005-09-07 2006-07-25 Semiconductor device including direct contact between capacitor electrode and contact plug and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005259420A JP4445445B2 (ja) 2005-09-07 2005-09-07 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007073750A true JP2007073750A (ja) 2007-03-22
JP4445445B2 JP4445445B2 (ja) 2010-04-07

Family

ID=37830529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005259420A Expired - Fee Related JP4445445B2 (ja) 2005-09-07 2005-09-07 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7417274B2 (ja)
JP (1) JP4445445B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086126A1 (ja) * 2006-01-26 2007-08-02 Fujitsu Limited 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法
US8558295B2 (en) 2009-08-25 2013-10-15 Electronics And Telecommunications Research Institute Nonvolatile memory cell and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681632B2 (ja) * 2000-11-06 2005-08-10 松下電器産業株式会社 半導体装置及びその製造方法
JP2004006593A (ja) 2002-04-22 2004-01-08 Fujitsu Ltd 強誘電体キャパシタ及び強誘電体キャパシタの形成方法
JP4445191B2 (ja) * 2002-10-07 2010-04-07 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20070054462A1 (en) 2007-03-08
JP4445445B2 (ja) 2010-04-07
US7417274B2 (en) 2008-08-26

Similar Documents

Publication Publication Date Title
CN100461421C (zh) 具有铁电电容器的半导体器件及其制造方法
JPH1174473A (ja) 高集積記憶素子およびその製造方法
JP2001044377A (ja) 三重金属配線一つのトランジスター／一つのキャパシタ及びその製造方法
JP2009076653A (ja) 半導体装置及びその製造方法
JP2006222227A (ja) 半導体装置及びその製造方法
JP3269528B2 (ja) 容量素子を有する半導体装置及びその製造方法
US20040021222A1 (en) Semiconductor memory device and method for manufacturing the same
JP5215552B2 (ja) 強誘電体メモリ装置の製造方法
JP4445445B2 (ja) 半導体装置およびその製造方法
JP4661572B2 (ja) 強誘電体メモリ、及び強誘電体メモリの製造方法
JP2000349247A (ja) 半導体装置及びその製造方法
JP2004193430A (ja) 半導体装置及びその製造方法
JP4894843B2 (ja) 半導体装置及びその製造方法
JP3906215B2 (ja) 半導体装置
JP2005116675A (ja) 半導体装置およびその製造方法
JP4829678B2 (ja) 強誘電体メモリ及びその製造方法
JP5028829B2 (ja) 強誘電体メモリ装置の製造方法
JP2005268478A (ja) 強誘電体記憶装置及びその製造方法
JP5022679B2 (ja) 強誘電体メモリ装置の製造方法
JP2006253194A (ja) 半導体装置およびその製造方法
JP4332119B2 (ja) 半導体装置および半導体装置の製造方法
JP4718193B2 (ja) 半導体装置の製造方法
KR100432787B1 (ko) 강유전체 소자의 제조 방법
JP2010087350A (ja) 半導体装置とその製造方法
JP2006100405A (ja) 強誘電体メモリの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees