CN103787264A - 一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件 - Google Patents

Abstract

本发明公开了一种应用于高速宽带光互连的硅通孔器件的制造方法及硅基光互连器件，本发明采用的是先刻蚀出宽环以填充绝缘材料，然后刻蚀被绝缘环包围的硅形成TSV深孔，最后在TSV深孔内填充金属和正面光子器件的电极形成互连。且宽环的形成增加了绝缘层的厚度，同时有利于绝缘材料的填充，这样大大地降低TSV寄生电容，有利于高速宽带信号传输；同时，TSV在绝缘材料填充后形成，避免了传统工艺中需要在TSV金属化时先选择性的刻蚀掉TSV底部的绝缘材料及由此带来的许多工艺难题，更有利于从背面连接到Wafer正面光子器件的电极。本发明采用背面集成CMOS器件，正面集成Si光子器件，可以给光子部分单片集成设计提供更大的自由度、也保证未来光源耦合方式可以有更多的选择。

Description

一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件

技术领域

本发明涉及微电子技术领域，尤其涉及一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件。

背景技术

在光电模块中，主要包括两个部分：光学部分芯片和匹配及控制电路。其中，光子芯片主要包括有源和无源的两种。有源的主要包括光电调制器（modulator）、光电探测器（photodetector），无源器件则主要是一些复用/解复用（mux、demux）和光学波导等。电芯片则主要涉及到光电调制器的驱动（Driver）、光电探测器的放大器（跨阻放大器TIA或者限制放大器LA或者其他类型的放大器）、还有其他一些匹配和控制电路，例如时钟恢复（CDR）、串并转换（Serdes）、开关电路（Switches）等。

首先，硅基光传输模块的领域内，目前比较新的技术是把硅基光子器件和电学芯片两者都通过传统CMOS工艺直接印制在硅wafer上，例如Cisco的CPAK100G光模块，还有IBM采用90nm COMS工艺将电学和光学部分（除激光器之外的硅基光子器件）实现片上集成。对于这种采用成熟的COMS工艺来完成光学部分的新技术，很多公司和研究团队认为在设计和量产中会有各种问题出现，例如Intel就认为，按照摩尔定律的发展，COMS的工艺节点势必会越来越小，Intel自己的14nm Broadwell已经宣布会在2014年第一季度开始投产。而对于光子器件而言，其工艺量级还停留在几十微米或者是几百纳米，这个节点的工艺足以保证现有光学器件的性能实现。二者在工艺节点不匹配的发展趋势决定了把光学和电学部分利用同种COMS工艺来完成，显然不合适，从成本控制来考虑，也不是最佳的选择。

其次，比较常见的这类光电模块多是集成在PCB板上，将分立的光芯片和与之对应的电芯片通过wire bonding和Flip-Chip的方式分别进行装配。其中wire bonding方式虽然装配方便，但是因为损耗等问题，在高频高速系统中RC延迟和电感效应明显这些缺陷使其应用受限，需要尽可能缩短wire bonding金线的长度来减小损耗，在未来百吉以太网甚至Tbit传输的系统中，几乎难以应用。Flip-Chip的方式因为采用直接互连的方式，可以很大程度的避免金线的损耗，但是随着COMS芯片工艺节点的不断缩小，而继续降低PCB版的电路线宽和间距难度较大，目前工艺水平仍然停留在微米量级，如果要把已经是封装体的电芯片装配到PCB基板上，显然会增加成本和功耗，也不利于紧凑型、小型化集成。

对于光子器件和电子器件分立贴片的共面装配形式，必须要考虑的一个问题就是贴片空间的分配，要求在光子集成芯片在设计之初不仅要考虑光源的耦合形式和预留相应的空间之外，还需要为电学芯片预留合适的空间，增加了设计人员的设计成本，也不利于光子集成的最优化设计。另一个重要问题是如何兼容光器件的制造工艺和传统MOS器件及金属布线工艺的匹配，在不影响硅基光子器件的提前下，实现光子器件和电子芯片的高速高密度互连。

发明内容

本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。

鉴于上述和/或现有高速宽带光互连的硅通孔器件中存在的问题，提出了本发明。

因此，本发明的一个目的是通过TSV(Through-Silicon Via)技术解决在高速大带宽信息传输中硅基光学互连中光学芯片及其控制电路高速高密度集成.主要针对硅基光子器件单片集成后、在不影响硅基光子器件的提前下采用在wafer背面通过TSV工艺，实现光子器件和电子芯片的高速高密度互连。

为解决上述技术问题，本发明提供了如下技术方案：一种应用于高速宽带光互连的硅通孔器件的制造方法，包括，提供一已经完成光子器件单片集成的半导体衬底，所述半导体衬底具有正面和背面，其上设置有光子器件，所述光子器件具有接触区，所述接触区与电极相连接；自所述背面刻蚀形成绝缘环至所述正面的电极底端边缘处；在所述绝缘环内部以及所述背面填充绝缘材料，使得绝缘环内部及背面形成绝缘层；自背面的绝缘层光刻刻蚀掉所述绝缘环形成的内圆部分形成TSV深孔直至所述正面的电极底端边缘处；在绝缘层上以及TSV深孔内依次沉积阻挡层和种子层，并在TSV深孔中填充导电金属；在背面形成与所述TSV深孔内的导电金属相电性连接的第一RDL和第一凸点，以及第二RDL和第二凸点、第三RDL和第三凸点；将所述第一凸点、第二凸点分别与第一电子器件、第二电子器件相连接。

作为本发明所述应用于高速宽带光互连的硅通孔器件的制造方法的一种优选方案，其中：在提供一已经完成光子器件单片集成的半导体衬底后，自所述背面刻蚀形成绝缘环至所述正面的电极底端边缘处前，还包括，在所述正面临时键合晶圆载板并进行背面减薄。

作为本发明所述应用于高速宽带光互连的硅通孔器件的制造方法的一种优选方案，其中：在背面形成与所述TSV深孔内的导电金属相电性连接的第一RDL和第一凸点，以及第二RDL和第二凸点后，将所述第一凸点、第二凸点分别与第一电子器件、第二电子器件相连接前，还包括，解除临时键合，去掉所述晶圆载板。

作为本发明所述应用于高速宽带光互连的硅通孔器件的制造方法的一种优选方案，其中：将所述第一凸点、第二凸点分别与第一电子器件、第二电子器件相连接后，还包括，将所述第三凸点与基板相连接，完成到基板的装配。

本发明的另一个目的是，提供一种应用于高速宽带光互连的硅通孔器件，在不影响硅基光子器件的提前下，实现光子器件和电子芯片的高速高密度互连。

为解决上述技术问题，本发明提供了如下技术方案：一种应用于高速宽带光互连的硅通孔器件，包括，实现了光子器件单片集成的半导体衬底，所述半导体衬底具有正面和背面，所述半导体衬底上设置有光子器件，所述光子器件具有接触区，所述接触区与电极相连接；绝缘层，所述绝缘层填充于绝缘环内以及所述半导体衬底的背面；TSV深孔，所述TSV深孔由TSV深孔内壁向TSV深孔中心依次设置有阻挡层、种子层以及导电金属，其一端与所述背面的第一RDL和第一凸点相连接，另一端与所述正面的电极底端边缘相连接；第一电子器件与所述第一凸点形成电性连接；第二电子器件与所述第二凸点形成电性连接。

作为本发明所述应用于高速宽带光互连的硅通孔器件的一种优选方案，其中：所述半导体衬底为绝缘体上硅晶片，所述绝缘体上硅晶片包括顶部硅层，硅衬底，以及设置于所述顶部硅层和所述硅衬底之间的氧化物绝缘层，所述绝缘体上硅晶片具有第一主面和第二主面。

作为本发明所述应用于高速宽带光互连的硅通孔器件的一种优选方案，其中：所述应用于高速宽带光互连的硅通孔器件还包括，基板，所述基板与所述第三凸点相连接。

作为本发明所述应用于高速宽带光互连的硅通孔器件的一种优选方案，其中：所述绝缘环先于所述TSV深孔形成。

本发明提供了一种应用于高速宽带光互连的硅通孔器件的制造方法及器件，与现有技术相比，其有益效果为：

（1）省去光电模块中光子芯片的单独制造、分别对准、逐个装配步骤；进而实现在SOI wafer上硅基光子器件单片集成工艺；

（2）充分借用CMOS工艺完成电子芯片的制造，进而大幅降低光电混合集成的成本；

（3）能够减小模块尺寸，增加光网络设备的端口密度，降低功耗；

（4）利用TSV(Through-Silicon Via)技术，在已经完成单片集成有源无源光子器件的Silicon photonics wafer上进行通孔和再布线，为光芯片及其控制芯片提供超短距离电气互连，能够提高集成密度，降低互连线对高频高速的影响；

（5）SOI wafer上的RDL更适合装配性能更高、技术节点不断缩小的先进COMS电芯片；

（6）适合片上光电三维集成；实现高速计算、高速宽带信号传输。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1～图10为本发明所述一种应用于高速宽带光互连的硅通孔器件的制造方法的各步骤得到的产品的示意图；

图11为本发明键合晶圆载板的半导体衬底的示意图；

图12为本发明减薄键合晶圆载板的半导体衬底后的示意图，与图11相比，图12所述背面的半导体衬底厚度要薄；

图13为本发明应用于高速宽带光互连的硅通孔器件的制造方法的流程示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

本发明提出了一种应用于高速宽带光互连的硅通孔器件的制造方法700，请参考图13所示，该制造方法包括如下步骤：

步骤710，首先提供一已经完成光子器件单片集成的半导体衬底，所述半导体衬底具有正面和背面，其上设置有光子器件，所述光子器件具有接触区，所述接触区与电极相连接。

具体的，如图1所示，在光子器件100上或者周围设置接触区101，在接触区101上与电极102相连接。所述的光子器件100包括有源器件和/或无源器件，可以为硅光电调制器和/或锗光电探测器和/或阵列波导光栅等。

在此实施方式中，半导体衬底采用绝缘体上硅晶片，其包括了顶部硅层，硅衬底，以及设置于所述顶部硅层和所述硅衬底之间的氧化物绝缘层。

其中，锗光电探测器有源区在所述顶部硅层的上部，阵列波导光栅（AWG）以及硅光电调制器在顶部硅层制造。

步骤720，自所述背面刻蚀形成绝缘环至所述正面的电极底端边缘处。

如图2所示，从背面开始，经过光刻刻蚀形成空环，即绝缘环200，且绝缘环200直通至正面的电极102底端边缘处。

步骤730，在所述绝缘环内部以及所述背面填充绝缘材料，使得绝缘环内以及背面形成绝缘层300。

如图3所示，在此实施方式中，通过TEOS（tetra-ethyl-ortho-silicate）工艺沉积绝缘层300，以绝缘好半导体衬底的背面以及填充绝缘环200。需要指出的是，此步骤中沉积绝缘层300，其填充方式TEOS（tetra-ethyl-ortho-silicate）只是一种有可能的实现方式，而不应视为对本发明“沉积绝缘层300”的限制。其中，所述绝缘环200内填充的绝缘材料（即沉积形成的绝缘层300），应该是一种具有良好的填充性能和低K值的材料。

步骤740，自背面的绝缘层光刻刻蚀掉所述绝缘环形成的内圆部分形成TSV深孔直至所述正面的电极底端边缘处。

如图4所示，将上步骤中由绝缘环200形成的内圆部分给光刻刻蚀掉，形成TSV深孔400，刻蚀掉的部分依次包括绝缘环200形成的内圆部分对应的绝缘层300上的绝缘材料以及绝缘环200环围的硅衬底、氧化物绝缘层、顶部硅层以及顶部钝化层，直至正面的电极102底端边缘处。作为本领域技术人员应该知道，目前TSV深孔400在正面都是和光子器件的电极102相连；但其实也有另一个方法，就是TSV深孔400可以和光子器件的欧姆接触相连，即形成与所述半导体衬底上的金属接触互连。在此实施方式中，仅以TSV深孔400在正面与光子器件的电极102相连的方式示出，并不仅限于此种方式。

步骤750，在绝缘层上以及TSV深孔内依次沉积阻挡层和种子层，并在TSV深孔中填充导电金属。

如图5～图7所示，先在绝缘层300上沉积阻挡层401，而后在所述阻挡层401表面上沉积种子层402，最后在背面以及TSV深孔400中填充导电金属403，可以选择填满导电金属403或者不填满导电金属403，在此实施方式中，所填充的导电金属403可以为铜或者钨等。

步骤760，在背面形成与所述TSV深孔内的导电金属相电性连接的第一RDL和第一凸点，以及第二RDL和第二凸点、第三RDL和第三凸点。

如图8所示，对背面的阻挡层401和种子层402进行刻蚀；然后，在所述背面形成与TSV深孔400内的导电金属403相电性连接的第一RDL500和第一凸点501，能够与电子器件相连接的第二RDL502和第二凸点503，以及能够与基板相连接的第三RDL504和第三凸点505。

步骤770，将所述第一凸点、第二凸点分别与第一电子器件、第二电子器件相连接。

如图9所示，通过切片、背面倒贴电芯片，使得第一凸点501、第二凸点503分别与第一电子器件600以及第二电子器件601相连接，完成应用于高速宽带光互连的硅通孔器件。

当然，在将第一凸点501、第二凸点503分别与第一电子器件600以及第二电子器件601相连接后，再将第三凸点505与基板800相连接，完成到基板800的装配。如图10所示。

在另一实施方式中，一并参考应用于高速宽带光互连的硅通孔器件的制造方法700，在此不一一累述。为了保证加工时实现了光子器件单片集成的半导体衬底的厚度，在提供一已经完成光子器件单片集成的半导体衬底后，可以先在正面临时键合晶圆载板900，以保证整体的厚度，而后减薄所述半导体衬底，如图11、图12所示，与图11相比，图12所述背面的半导体衬底厚度要薄。然后再经自所述背面刻蚀形成绝缘环200至所述正面的电极底端边缘处等工艺，直至将所述第一凸点501、第二凸点503分别与第一电子器件600、第二电子器件601相连接前，再解除临时键合，去掉晶圆载板900，参见图8所示。最终完成应用于高速宽带光互连的硅通孔器件的制造。

本发明还提供了一种硅基光互连器件，在一个实施例中，参见图1～图9，其包括了，集成了光子器件100的半导体衬底，所述半导体衬底具有正面和背面，所述半导体衬底上设置有光子器件100，所述光子器件100具有接触区101，所述接触区101与电极102相连接；绝缘层300，所述绝缘层300填充于绝缘环200内以及所述半导体衬底的背面；TSV深孔400，且由TSV深孔400内壁向TSV深孔400中心依次设置有阻挡层401、种子层402以及导电金属403，其一端与所述背面的第一RDL500和第一凸点501相连接，另一端与所述正面的电极102底端边缘相连接；第一电子器件600，且第一电子器件600与所述第一凸点501形成电性连接；第二电子器件601，且第二电子器件601与所述第二凸点503形成电性连接。

在另一个实施例中，参见图1～图10，通过第三凸点505与基板800相连接，完成到基板800的装配，故应用于高速宽带光互连的硅通孔器件还包括了基板800。

半导体衬底可以采用包括了顶部硅层，硅衬底，以及设置于所述顶部硅层和所述硅衬底之间的氧化物绝缘层的绝缘体上硅。

由此可见，不同于常规的Via-last TSV工艺，即先刻蚀出TSV，再沉积绝缘材料，再选择性的刻蚀掉TSV底部的绝缘材料，最后在TSV内填充金属和Wafer正面光子器件的电极形成互连；本发明采用的是先刻蚀出宽环以填充绝缘材料，然后刻蚀被绝缘环包围的硅形成TSV深孔，最后在TSV深孔内填充金属和Wafer正面光子器件的电极形成互连。

本发明采用背面集成CMOS器件，正面单片集成多种Si光子器件，可以给光子部分单片集成设计提供更大的自由度、也保证未来光源耦合方式可以有更多的选择；且宽环的形成增加了绝缘层的厚度，同时有利于low-k材料的填充，这样大大地降低TSV寄生电容，有利于高速宽带信号传输；同时，TSV在绝缘材料填充后形成，避免了传统工艺中需要在TSV金属化时先选择性的刻蚀掉TSV底部的绝缘材料及由此带来的许多工艺难题，更有利于从背面连接到Wafer正面光子器件的电极。

应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种应用于高速宽带光互连的硅通孔器件的制造方法，其特征在于：包括，

提供一已经完成光子器件单片集成的半导体衬底，所述半导体衬底具有正面和背面，其上设置有光子器件，所述光子器件具有接触区，所述接触区与电极相连接；

自所述背面刻蚀形成绝缘环至所述正面的电极底端边缘处；

在所述绝缘环内部以及所述背面填充绝缘材料，使得绝缘环内部及背面形成绝缘层；

自背面的绝缘层光刻刻蚀掉所述绝缘环形成的内圆部分形成TSV深孔直至所述正面的电极底端边缘处；

在绝缘层上以及TSV深孔内依次沉积阻挡层和种子层，并在TSV深孔中填充导电金属；

在背面形成与所述TSV深孔内的导电金属相电性连接的第一RDL和第一凸点，以及第二RDL和第二凸点、第三RDL和第三凸点；

将所述第一凸点、第二凸点分别与第一电子器件、第二电子器件相连接。

2.根据权利要求1所述的应用于高速宽带光互连的硅通孔器件的制造方法，其特征在于：

在提供一已经完成光子器件单片集成的半导体衬底后，自所述背面刻蚀形成绝缘环至所述正面的电极底端边缘处前，还包括，

在所述正面临时键合晶圆载板并进行背面减薄。

3.根据权利要求2所述的应用于高速宽带光互连的硅通孔器件的制造方法，其特征在于：

在背面形成与所述TSV深孔内的导电金属相电性连接的第一RDL和第一凸点，以及第二RDL和第二凸点后，将所述第一凸点、第二凸点分别与第一电子器件、第二电子器件相连接前，还包括，

解除临时键合，去掉所述晶圆载板。

4.根据权利要求1所述的应用于高速宽带光互连的硅通孔器件的制造方法，其特征在于：

将所述第一凸点、第二凸点分别与第一电子器件、第二电子器件相连接后，还包括，

将所述第三凸点与基板相连接，完成到基板的装配。

5.一种应用于高速宽带光互连的硅通孔器件，其特征在于：包括，

实现了光子器件单片集成的半导体衬底，所述半导体衬底具有正面和背面，所述半导体衬底上设置有光子器件，所述光子器件具有接触区，所述接触区与电极相连接；

绝缘层，所述绝缘层填充于绝缘环内以及所述半导体衬底的背面；

TSV深孔，所述TSV深孔由TSV深孔内壁向TSV深孔中心依次设置有阻挡层、种子层以及导电金属，其一端与所述背面的第一RDL和第一凸点相连接，另一端与所述正面的电极底端边缘相连接；

第一电子器件与所述第一凸点形成电性连接；

第二电子器件与所述第二凸点形成电性连接。

6.根据权利要求5所述的应用于高速宽带光互连的硅通孔器件，其特征在于：

所述半导体衬底为绝缘体上硅晶片，所述绝缘体上硅晶片包括顶部硅层，硅衬底，以及设置于所述顶部硅层和所述硅衬底之间的氧化物绝缘层，所述绝缘体上硅晶片具有第一主面和第二主面。

7.根据权利要求5所述的应用于高速宽带光互连的硅通孔器件，其特征在于：所述应用于高速宽带光互连的硅通孔器件还包括，

基板，所述基板与所述第三凸点相连接。

8.根据权利要求5所述的应用于高速宽带光互连的硅通孔器件，其特征在于：所述绝缘环先于所述TSV深孔形成。

Images