CN112908869A - 一种封装结构及其制备方法 - Google Patents

一种封装结构及其制备方法 Download PDF

Info

Publication number
CN112908869A
CN112908869A CN202110073052.1A CN202110073052A CN112908869A CN 112908869 A CN112908869 A CN 112908869A CN 202110073052 A CN202110073052 A CN 202110073052A CN 112908869 A CN112908869 A CN 112908869A
Authority
CN
China
Prior art keywords
semiconductor substrate
forming
layer
conductive connection
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110073052.1A
Other languages
English (en)
Inventor
王全龙
曹立强
严阳阳
戴风伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202110073052.1A priority Critical patent/CN112908869A/zh
Publication of CN112908869A publication Critical patent/CN112908869A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种封装结构及其制备方法，制备方法包括以下步骤：提供半导体基板；采用高深宽比刻蚀工艺对半导体基板进行刻蚀，在半导体基板中形成多个沟槽；在沟槽内形成导电连接结构；形成第一重布线结构，第一重布线结构位于半导体基板和导电连接结构的一侧，第一重布线结构与导电连接结构连接；形成第一重布线结构之后，去除半导体基板。上述制备方法制得的封装结构同时具有较高的集成密度和高频传输能力。

Description

一种封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，具体涉及一种封装结构及其制备方法。
背景技术
随着电子技术的发展，半导体封装趋于向高密度、多功能、低功耗、小型化的方向发展。扇出型晶圆级封装技术可以在一个封装结构中进行垂直和水平方向的多芯片异质集成，具有高度的集成灵活性。现有扇出型晶圆级封装技术中，形成用于三维扇出封装与天线集成扇出封装垂直互连的塑封体通孔(TMV)的方法包括激光烧孔、垂直打线、厚光刻胶电镀或包覆层打孔。
然而，上述方法得到的封装结构由于不能同时具有较高的集成密度和高频传输能力，因此无法满足高阶芯片对封装结构的需求。
发明内容
因此，本发明要解决的技术问题在于克服现有封装结构不能同时具有较高的集成密度和高频传输能力的缺陷，从而提供一种封装结构及其制备方法。
本发明提供一种封装结构的制备方法，包括以下步骤：提供半导体基板；用高深宽比刻蚀工艺对所述半导体基板进行刻蚀，在所述半导体基板中形成多个沟槽；在所述沟槽内形成导电连接结构；形成第一重布线结构，所述第一重布线结构位于所述半导体基板和所述导电连接结构的一侧，所述第一重布线结构与所述导电连接结构连接；形成第一重布线结构之后，去除所述半导体基板。
可选的，所述半导体基板的材料为硅；所述高深宽比刻蚀工艺为BOSCH工艺；所述BOSCH工艺包括：第一步骤：在所述半导体基板中刻蚀形成初始沟槽；第二步骤：在所述初始沟槽的侧壁和底面形成钝化层；第三步骤：刻蚀所述初始沟槽底部的钝化层和半导体基板；重复进行第二步骤和第三步骤直至形成所述沟槽。
可选的，所述沟槽的深宽比为10－20。
可选的，形成第一重布线结构的步骤包括：形成第一重布线层的步骤和形成第一绝缘层的步骤；所述半导体基板的材料为硅；形成第一重布线结构的方法为大马士革工艺。
可选的，在形成所述沟槽之后，在形成所述导电连接结构之前，还包括：在所述沟槽的内壁形成介质层；形成所述导电连接结构之后，所述沟槽内壁的介质层位于所述导电连接结构与所述半导体基板之间；在去除所述半导体基板之后，还包括：在所述第一重布线结构朝向所述导电连接结构的一侧形成第二包封层，所述第二包封层包裹所述导电连接结构外侧的所述介质层。
可选的，所述第一重布线结构包括第一绝缘层；所述介质层还延伸至所述沟槽侧部的半导体基板的表面；位于所述沟槽侧部的半导体基板的表面的介质层构成了第一绝缘层的一部分。
可选的，所述介质层的材料为低介电常数材料，所述低介电常数材料的介电常数为1.8－3.0。
可选的，在形成所述第一重布线结构之后，且在去除所述半导体基板之前，还包括：
在所述第一重布线结构背离所述导电连接结构的一侧表面上设置第一芯片，且所述第一芯片的正面与所述第一重布线结构电学连接；
在所述第一重布线结构背离所述导电连接结构的一侧形成第一包封层，所述第一包封层包裹第一芯片的侧壁且暴露出所述第一芯片的背面；
在去除所述半导体基板之前，在所述第一芯片和第一包封层背离所述第一重布线结构的一侧表面临时键合载片；
在去除所述半导体基板后，还包括：
在所述第一重布线结构朝向所述导电连接结构的一侧表面设置第二芯片，所述第二芯片与所述第一重布线结构电学连接，所述第二芯片位于相邻的导电连接结构之间；
在所述第一重布线结构朝向所述导电连接结构的一侧形成第二包封层，所述第二包封层包裹所述第二芯片和所述导电连接结构；
形成第二包封层之后，去除所述载片。
可选的，所述的封装结构的制备方法还包括：
在去除所述载片之前，对所述第二包封层进行减薄，以暴露所述导电连接结构背离所述第一重布线结构的一侧表面；
除去所述载片，并在所述第二包封层背离所述第一重布线结构的一侧表面形成第二重布线结构，所述第二重布线结构与所述导电连接结构连接；
在所述第二重布线结构背离所述第二包封层的一侧形成焊球。
本发明还提供一种封装结构，采用上述的封装结构的制备方法制得。
本发明技术方案，具有如下优点：
1.本发明提供的封装结构的制备方法，通过采用高深宽比刻蚀工艺对所述半导体基板进行刻蚀，在刻蚀得到的沟槽内形成导电连接结构，并在形成第一重布线结构之后，去除所述半导体基板。利用了半导体基板能够采用高深宽比刻蚀工艺形成高深宽比的沟槽的特点，将半导体基板作为形成沟槽及导电连接结构的载体，从而得到了高深宽比且直径较小的沟槽和导电连接结构，提高了封装结构的集成密度；去除所述半导体基板之后，一方面能够在上述结构的基础上进行后续的封装，另一方面能够避免半导体基板产生较大的寄生效应使器件产生较高损耗，从而使所述封装结构适用于高频传输。
2.本发明提供的封装结构的制备方法，所述半导体基板的材料为硅，所述高深宽比刻蚀工艺为BOSCH工艺；利用了半导体基板能够采用BOSCH工艺形成高深宽比的硅通孔的特点，将半导体基板作为形成沟槽及导电连接结构的载体，从而得到了高深宽比且直径较小的沟槽和导电连接结构，提高了封装结构的集成密度；去除半导体基板之后，一方面能够在上述结构的基础上进行后续的封装，另一方面能够避免半导体基板产生较大的寄生效应使器件产生较高损耗，从而使所述封装结构适用于高频传输。
3.本发明提供的封装结构的制备方法，所述半导体基板的材料为硅，形成第一重布线结构的方法为大马士革工艺，所述大马士革工艺包括形成第一重布线层和形成第一绝缘层两个步骤。利用了半导体基板能够采用大马士革工艺形成密度较大的布线层的特点，将半导体基板作为形成所述第一布线层的载体，从而得到了密度较大的第一布线层，提高了封装结构的集成密度。
4.本发明提供的封装结构的制备方法，通过在所述沟槽的内壁形成介质层，使得形成所述导电连接结构之后，所述沟槽内壁的介质层位于所述导电连接结构与所述半导体基板之间，继而使得在形成第二包封层后，所述第二包封层包裹所述导电连接结构外侧的所述介质层，由于所述介质层与第二包封层之间的结合力大于所述导电连接结构与第二包封层之间的结合力，从而增大了第二包封层的结合稳定性。
5.本发明提供的封装结构的制备方法，通过设置所述介质层的材料为低介电常数材料，有效降低了寄生电容，减小了集成电路中由电阻(R)控制电容(C)充放电过程引起的高频信号的信号延迟，实现了高带宽垂直互连。
6.本发明提供的封装结构，沟槽和导电连接结构具有较高深宽比，因此具有较高的集成密度，且适用于高频传输。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中提供的封装结构的制备方法的工艺流程图；
图2－图15为实施例1提供的封装结构的制备过程中的结构示意图；
图16为实施例2中形成介质层的结构示意图；
图17为实施例2中形成导电连接结构的结构示意图；
图18为实施例2中形成第二包封层的结构示意图；
图19为实施例2提供的封装结构的结构示意图；
附图标记说明：
1－半导体基板；2－沟槽；3－导电连接结构；4－第一重布线结构；41－第一绝缘层；42－第一重布线层；5－第一芯片；6-第一包封层；7-载片；8－第二芯片；9-第二包封层；10－第二重布线结构；101－第二绝缘层；102－第二重布线层；11－焊球；12－介质层。
具体实施方式
如背景技术所述，现有封装结构无法满足高阶芯片对封装结构的需求。
现有塑封体通孔(TMV)的形成方法包括激光烧孔、垂直打线、厚光刻胶电镀或包覆层打孔。其中，激光烧孔方法得到的塑封体通孔粗糙度大不适用于高速高频互连；垂直打线方法得到的塑封体通孔均一性较差且打线位置形成较大凸块，也无法实现高密度与高带宽的垂直互连；采用厚光刻胶电镀工艺或包覆层打孔工艺制备得到的塑封体通孔具有较低的深宽比(2：1左右)，使得塑封体通孔及位于所述塑封体通孔中的导电连接结构具有较大的直径(100μm－200μm)，从而导致封装结构所能实现的集成密度有限，无法满足高阶芯片对高密度集成封装需求。
在此基础上，本发明提供一种封装结构的制备方法，包括以下步骤：提供半导体基板；采用高深宽比刻蚀工艺对所述半导体基板进行刻蚀，在所述半导体基板中形成多个沟槽；在所述沟槽内形成导电连接结构；形成第一重布线结构，所述第一重布线结构位于所述半导体基板和所述导电连接结构的一侧，所述第一重布线结构与所述导电连接结构连接；形成第一重布线结构之后，去除所述半导体基板。上述制备方法得到的封装结构能够同时具有较高的集成密度和高频传输能力。
下面将结合附图对本发明的技术方案进行清楚、完整地描述。
在本发明的描述中，需要说明的是，术语“上”、“下”、“内”、等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
实施例一
参见图1，本发明提供一种封装结构的制备方法，包括以下步骤：
S1、提供半导体基板1；
S2、采用高深宽比刻蚀工艺对所述半导体基板1进行刻蚀，在所述半导体基板1中形成多个沟槽2；
S3、在所述沟槽2内形成导电连接结构3；
S4、形成第一重布线结构4，所述第一重布线结构4位于所述半导体基板1和所述导电连接结构3的一侧，所述第一重布线结构4与所述导电连接结构3连接；
S5、形成第一重布线结构4之后，去除所述半导体基板1。
上述封装结构的制备方法，通过采用高深宽比刻蚀工艺对所述半导体基板进行刻蚀，在刻蚀得到的沟槽内形成导电连接结构，并在形成第一重布线结构之后，去除所述半导体基板。利用了半导体基板能够采用高深宽比刻蚀工艺形成高深宽比的沟槽的特点，将半导体基板作为形成沟槽及导电连接结构的载体，从而得到了高深宽比且直径较小的沟槽和导电连接结构，提高了封装结构的集成密度；去除所述半导体基板之后，一方面能够在上述结构的基础上进行后续的封装，另一方面能够避免半导体基板产生较大的寄生效应使器件产生较高损耗，从而使所述封装结构适用于高频传输。
图2至图15为本实施例封装结构形成过程的结构示意图。
请参考图2，提供半导体基板1。
本实施例中，所述半导体基板1的材料为硅。在其他实施例中，所述半导体基板1可以为其他的半导体材料。
请参考图3，采用高深宽比刻蚀工艺对所述半导体基板1进行刻蚀，在所述半导体基板1中形成多个沟槽2。
具体的，所述高深宽比刻蚀工艺为BOSCH工艺；所述BOSCH工艺包括：第一步骤：在所述半导体基板1中刻蚀形成初始沟槽；第二步骤：在所述初始沟槽的侧壁和底面形成钝化层；第三步骤：刻蚀所述初始沟槽底部的钝化层和半导体基板1；重复进行第二步骤和第三步骤直至形成所述沟槽2。利用了半导体基板能够采用BOSCH工艺形成高深宽比的硅通孔的特点，将半导体基板作为形成沟槽及导电连接结构的载体，从而得到了高深宽比且直径较小的沟槽和导电连接结构，提高了封装结构的集成密度；去除半导体基板之后，一方面能够在上述结构的基础上进行后续的封装，另一方面能够避免半导体基板产生较大的寄生效应产生较高损耗，从而使所述封装结构适用于高频传输。
进一步地，在第一步骤中，采用刻蚀气体对对半导体基板1进行刻蚀，形成初始沟槽；在第二步骤中，采用钝化气体在所述初始沟槽的侧壁和底面形成钝化层；在第三步骤中通过离子轰击去除底部钝化层，并采用刻蚀气体对半导体基板1进行刻蚀；其中刻蚀气体为SF6，钝化气体为C4F8。
进一步地，所述沟槽2的深宽比为10－20。上述数值的深宽比具有较高的集成密度。
请参考图4，在所述沟槽2内形成导电连接结构3。
具体的，形成所述导电连接结构3的方法为电镀工艺；所述导电连接结构3的材质包括但不限于铜。
请参考图5，形成第一重布线结构4，所述第一重布线结构4位于所述半导体基板1和所述导电连接结构3的一侧，所述第一重布线结构4与所述导电连接结构3连接。
具体的，所述第一重布线结构4包括第一绝缘层41和位于第一绝缘层41中的第一重布线层42；形成第一重布线结构4的方法为大马士革工艺，形成第一重布线结构4的步骤包括：形成第一绝缘层41；对第一绝缘层41进行刻蚀得到细线宽沟槽；在沟槽内形成第一重布线层42。所述第一绝缘层41的材质可以为二氧化硅，所述第一重布线层的材质可以为铜。利用了半导体基板能够采用大马士革工艺形成密度较大的布线层的特点，将半导体基板作为形成所述第一布线层的载体，从而得到了密度较大的第一布线层，提高了封装结构的集成密度。
请参考图6，在所述第一重布线结构4背离所述导电连接结构3的一侧表面上设置第一芯片5，且所述第一芯片5的正面与所述第一重布线结构4电学连接。需要理解的是，所述第一芯片5的正面设置有第一焊盘，所述第一焊盘与所述第一重布线层42连接；所述第一芯片5包括但不限于一个，当所述第一芯片5的数量为多个时，所述第一芯片5的功能可以不同或者相同。
接着，在所述第一重布线结构4背离所述导电连接结构3的一侧形成第一包封层6，所述第一包封层6包裹第一芯片5的侧壁且暴露出所述第一芯片5的背面。具体的，形成所述第一包封层6包括以下步骤：如图7所示，首先形成所述第一包封层6，第一包封层6包裹第一芯片5；进一步地，通过压膜或注塑工艺形成所述第一包封层6；如图8所示，对第一包封层6进行减薄，至暴露出所述第一芯片5的背面。具体的，减薄的方法包括化学机械研磨工艺或者刻蚀工艺。
请参考图9，在所述第一芯片5和第一包封层6背离所述第一重布线结构4的一侧表面临时键合载片7；所述载片7为玻璃、硅片。
请参考图10，去除所述半导体基板1。
具体的，去除所述半导体基板1的方法包括机械减薄工艺、化学机械抛光工艺、化学腐蚀工艺的至少一种。去除所述半导体基板之后，一方面能够在上述结构的基础上进行后续的封装，另一方面能够避免半导体基板产生较大的寄生效应使器件产生较高损耗，从而使所述封装结构适用于高频传输。
请参考图11，在所述第一重布线结构4朝向所述导电连接结构3的一侧表面设置第二芯片8，所述第二芯片8与所述第一重布线结构4电学连接，所述第二芯片8位于相邻的导电连接结构3之间。
需要理解的是，所述第二芯片8的正面设置有第二焊盘，所述第二焊盘与所述第一重布线层42连接；所述第二芯片8包括但不限于一个，当所述第二芯片8的数量为多个时，所述第一芯片5的功能可以不同或者相同。
请参考图12，在所述第一重布线结构4朝向所述导电连接结构3的一侧形成第二包封层9，所述第二包封层9包裹所述第二芯片8和所述导电连接结构3。
具体的，通过压膜或注塑工艺形成所述第二包封层9。
请参考图13，对所述第二包封层9进行减薄，以暴露所述导电连接结构3背离所述第一重布线结构4的一侧表面。具体的，减薄的方法包括化学机械研磨工艺或者刻蚀工艺。
请参考图14，去除所述载片7；在所述第二包封层9背离所述第一重布线结构4的一侧表面形成第二重布线结构10，所述第二重布线结构10与所述导电连接结构3连接；
具体的，可以在形成第二重布线结构10之后去除所述载片7；也可以在去除所述载片7之后形成第二重布线结构10。形成所述第二重布线结构10的步骤包括：形成第二绝缘层101的步骤和形成位于第二绝缘层101中的第二重布线层102的步骤；所述第二重布线层102与所述导电连接结构3连接。
请参考图15，在所述第二重布线结构10背离所述第二包封层9的一侧形成焊球11。
具体的，形成焊球11的位置位于所述第二重布线层102背离所述第二包封层9的一侧。具体的，可以在形成焊球11之后去除所述载片7；也可以在去除所述载片7之后形成焊球11。
如图15所示，本实施例还提供一种封装结构，其采用本实施例提供的制备方法制得。
实施例二
本实施例提供一种封装结构的制备方法，其与实施例一提供的封装结构的制备方法的区别在于：
参见图16，在步骤S2形成所述沟槽2之后，在所述沟槽2的内壁形成介质层12，使得在步骤S3形成所述导电连接结构3之后，如图17所示，所述沟槽2内壁的介质层12位于所述导电连接结构3与所述半导体基板1之间，继而使得在形成第二包封层9之后，如图18所示，所述第二包封层9包裹所述导电连接结构3外侧的所述介质层12。由于所述介质层与第二包封层之间的结合力大于所述导电连接结构与第二包封层之间的结合力，从而增大了第二包封层的结合稳定性。
具体的，所述介质层12的材料为低介电常数材料，所述低介电常数材料的介电常数为1.8－3.0。通过设置所述介质层的材料为低介电常数材料，有效降低了寄生效应，减小了集成电路中由电阻(R)控制电容(C)充放电过程引起的高频信号的信号延迟，实现了高带宽垂直互连。
进一步地，在形成所述介质层12时，首先在所述沟槽2的内壁及所述沟槽2侧部的半导体基板1的表面均沉积介质材料，随后通过化学机械抛光方法对位于所述沟槽2侧部的半导体基板1的表面的所述介质材料进行去除。
作为一种可选的实施方式，为了便于制备，不对位于所述沟槽2侧部的半导体基板1的表面的所述介质材料进行去除，所述介质层12还可延伸至所述沟槽2侧部的半导体基板1的表面，位于所述沟槽2侧部的半导体基板1的表面的介质层12构成了第一绝缘层41的一部分。具体的，在形成所述第一重布线结构4时，对位于所述沟槽2侧部的半导体基板1的表面的所述介质层12进行刻蚀，在介质层12中形成开口，所述第一重布线层42的一部分延伸至所述开口中。
如图19所示，本实施例还提供一种封装结构，其采用本实施例提供的制备方法制得。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种封装结构的制备方法，其特征在于，包括以下步骤：
提供半导体基板；
采用高深宽比刻蚀工艺对所述半导体基板进行刻蚀，在所述半导体基板中形成多个沟槽；
在所述沟槽内形成导电连接结构；
形成第一重布线结构，所述第一重布线结构位于所述半导体基板和所述导电连接结构的一侧，所述第一重布线结构与所述导电连接结构连接；
形成第一重布线结构之后，去除所述半导体基板。
2.根据权利要求1所述的封装结构的制备方法，其特征在于，所述半导体基板的材料为硅；所述高深宽比刻蚀工艺为BOSCH工艺；
所述BOSCH工艺包括：第一步骤：在所述半导体基板中刻蚀形成初始沟槽；第二步骤：在所述初始沟槽的侧壁和底面形成钝化层；第三步骤：刻蚀所述初始沟槽底部的钝化层和半导体基板；重复进行第二步骤和第三步骤直至形成所述沟槽。
3.根据权利要求1或2所述的封装结构的制备方法，其特征在于，所述沟槽的深宽比为10－20。
4.根据权利要求1所述的封装结构的制备方法，其特征在于，形成第一重布线结构的步骤包括：形成第一重布线层的步骤和形成第一绝缘层的步骤；
所述半导体基板的材料为硅；形成第一重布线结构的方法为大马士革工艺。
5.根据权利要求1所述的封装结构的制备方法，其特征在于，在形成所述沟槽之后，在形成所述导电连接结构之前，还包括：在所述沟槽的内壁形成介质层；形成所述导电连接结构之后，所述沟槽内壁的介质层位于所述导电连接结构与所述半导体基板之间；
在去除所述半导体基板之后，还包括：在所述第一重布线结构朝向所述导电连接结构的一侧形成第二包封层，所述第二包封层包裹所述导电连接结构外侧的所述介质层。
6.根据权利要求5所述的封装结构的制备方法，其特征在于，所述第一重布线结构包括第一绝缘层；
所述介质层还延伸至所述沟槽侧部的半导体基板的表面；位于所述沟槽侧部的半导体基板的表面的介质层构成了第一绝缘层的一部分。
7.根据权利要求5或6所述的封装结构的制备方法，其特征在于，所述介质层的材料为低介电常数材料，所述低介电常数材料的介电常数为1.8－3.0。
8.根据权利要求1所述的封装结构的制备方法，其特征在于，在形成所述第一重布线结构之后，且在去除所述半导体基板之前，还包括：
在所述第一重布线结构背离所述导电连接结构的一侧表面上设置第一芯片，且所述第一芯片的正面与所述第一重布线结构电学连接；
在所述第一重布线结构背离所述导电连接结构的一侧形成第一包封层，所述第一包封层包裹第一芯片的侧壁且暴露出所述第一芯片的背面；
在去除所述半导体基板之前，在所述第一芯片和第一包封层背离所述第一重布线结构的一侧表面临时键合载片；
在去除所述半导体基板后，还包括：
在所述第一重布线结构朝向所述导电连接结构的一侧表面设置第二芯片，所述第二芯片与所述第一重布线结构电学连接，所述第二芯片位于相邻的导电连接结构之间；
在所述第一重布线结构朝向所述导电连接结构的一侧形成第二包封层，所述第二包封层包裹所述第二芯片和所述导电连接结构；
形成第二包封层之后，去除所述载片。
9.根据权利要求8所述的封装结构的制备方法，其特征在于，还包括：
在去除所述载片之前，对所述第二包封层进行减薄，以暴露所述导电连接结构背离所述第一重布线结构的一侧表面；
在所述第二包封层背离所述第一重布线结构的一侧表面形成第二重布线结构，所述第二重布线结构与所述导电连接结构连接；
在所述第二重布线结构背离所述第二包封层的一侧形成焊球。
10.一种封装结构，其特征在于，采用权利要求1－9任一项所述的封装结构的制备方法制得。
CN202110073052.1A 2021-01-19 2021-01-19 一种封装结构及其制备方法 Pending CN112908869A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110073052.1A CN112908869A (zh) 2021-01-19 2021-01-19 一种封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110073052.1A CN112908869A (zh) 2021-01-19 2021-01-19 一种封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN112908869A true CN112908869A (zh) 2021-06-04

Family

ID=76116376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110073052.1A Pending CN112908869A (zh) 2021-01-19 2021-01-19 一种封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112908869A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019433A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
US20080295325A1 (en) * 2007-05-30 2008-12-04 Sriram Muthukumar Multi-chip packaging using an interposer such as a silicon based interposer with through-silicon-vias
TW200908140A (en) * 2007-07-09 2009-02-16 Micron Technology Inc Semiconductor processing methods
CN102163596A (zh) * 2010-02-05 2011-08-24 台湾积体电路制造股份有限公司 集成电路元件及其形成方法
CN103787264A (zh) * 2014-01-21 2014-05-14 华进半导体封装先导技术研发中心有限公司 一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件
US20150035159A1 (en) * 2013-07-31 2015-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having backside interconnect structure on through substrate via and method of forming the same
KR20160097590A (ko) * 2015-02-09 2016-08-18 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN106601716A (zh) * 2015-10-20 2017-04-26 台湾积体电路制造股份有限公司 多堆叠的多输出封装件中的晶圆级屏蔽罩及其形成方法
TW201724382A (zh) * 2015-12-31 2017-07-01 矽品精密工業股份有限公司 電子封裝件及其製法與基板結構
US20190051604A1 (en) * 2017-08-14 2019-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method for fabricating the same
US20190067247A1 (en) * 2017-08-24 2019-02-28 Micron Technology, Inc. Dual sided fan-out package having low warpage across all temperatures
US20200027804A1 (en) * 2018-07-19 2020-01-23 Advanced Semiconductor Engineering, Inc. Electronic device and method for manufacturing a semiconductor package structure

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019433A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
US20080295325A1 (en) * 2007-05-30 2008-12-04 Sriram Muthukumar Multi-chip packaging using an interposer such as a silicon based interposer with through-silicon-vias
TW200908140A (en) * 2007-07-09 2009-02-16 Micron Technology Inc Semiconductor processing methods
CN102163596A (zh) * 2010-02-05 2011-08-24 台湾积体电路制造股份有限公司 集成电路元件及其形成方法
US20150035159A1 (en) * 2013-07-31 2015-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having backside interconnect structure on through substrate via and method of forming the same
CN103787264A (zh) * 2014-01-21 2014-05-14 华进半导体封装先导技术研发中心有限公司 一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件
KR20160097590A (ko) * 2015-02-09 2016-08-18 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN106601716A (zh) * 2015-10-20 2017-04-26 台湾积体电路制造股份有限公司 多堆叠的多输出封装件中的晶圆级屏蔽罩及其形成方法
TW201724382A (zh) * 2015-12-31 2017-07-01 矽品精密工業股份有限公司 電子封裝件及其製法與基板結構
US20190051604A1 (en) * 2017-08-14 2019-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method for fabricating the same
US20190067247A1 (en) * 2017-08-24 2019-02-28 Micron Technology, Inc. Dual sided fan-out package having low warpage across all temperatures
US20200027804A1 (en) * 2018-07-19 2020-01-23 Advanced Semiconductor Engineering, Inc. Electronic device and method for manufacturing a semiconductor package structure

Similar Documents

Publication Publication Date Title
US10971417B2 (en) 3D stacked-chip package
KR100721353B1 (ko) 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
US9711379B2 (en) 3D stacked-chip package
US8367472B2 (en) Method of fabricating a 3-D device
US11855059B2 (en) Fan-out package with cavity substrate
CN110085523B (zh) 半导体器件以及其制造方法
CN101483149B (zh) 一种硅通孔互连结构的制备方法
US8158456B2 (en) Method of forming stacked dies
KR101729378B1 (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
CN110335859B (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN214672598U (zh) 三维半导体装置结构和三维半导体装置
US11688667B2 (en) Semiconductor package including a pad pattern
TW202117952A (zh) 半導體封裝件及製造方法
US20220375793A1 (en) Semiconductor Device and Method
TWI765766B (zh) 封裝結構、封裝體及其形成方法
US9899314B2 (en) Semiconductor substrate and fabrication method thereof
TWI790734B (zh) 一種電容器結構及其形成電容器結構的方法
TWI773400B (zh) 半導體元件及其製造方法
CN112908869A (zh) 一种封装结构及其制备方法
CN116075927A (zh) 前段工艺互连结构以及相关联系统和方法
US20230197464A1 (en) Semiconductor structure and manufacturing method thereof
CN221102061U (zh) 封装体
CN221008932U (zh) 天线装置
US20240234375A1 (en) Method of fabricating semiconductor package
CN115602610A (zh) 半导体结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210604

RJ01 Rejection of invention patent application after publication