CN103367139A - 一种tsv孔底部介质层刻蚀方法 - Google Patents
一种tsv孔底部介质层刻蚀方法 Download PDFInfo
- Publication number
- CN103367139A CN103367139A CN2013102897977A CN201310289797A CN103367139A CN 103367139 A CN103367139 A CN 103367139A CN 2013102897977 A CN2013102897977 A CN 2013102897977A CN 201310289797 A CN201310289797 A CN 201310289797A CN 103367139 A CN103367139 A CN 103367139A
- Authority
- CN
- China
- Prior art keywords
- tsv
- metal pad
- hole
- tsv hole
- make
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种TSV孔底部介质层刻蚀方法,对于小孔径的TSV孔,可以降低了TSV孔底部介质层刻蚀难度,避免了刻蚀过程中对TSV侧壁绝缘层材料造成损伤。其包括以下步骤:(1)对拥有IC器件晶圆进行背面减薄;(2)在拥有IC器件晶圆的背面对应金属焊盘的位置制作TSV孔;(3)在TSV孔内制作聚合物绝缘层;(4)去除TSV孔底部的聚合物绝缘层,使TSV孔底部氧化物绝缘层暴露出来;(5)采用湿法工艺刻蚀TSV孔底部暴露出来的氧化物绝缘层,使金属焊盘裸露;(6)采用金属连接线制作RDL,使RDL与TSV底部的金属焊盘连接,并进一步制作表面金属焊盘和微凸点,使表面金属焊盘和微凸点与RDL连接。
Description
技术领域
本发明涉及微电子技术领域一种制造或处理半导体或固体器件的方法,具体涉及一种TSV孔底部介质层刻蚀方法。
背景技术
随着微电子技术的不断进步,集成电路的特征尺寸不断缩小,互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下,靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制,二维互连线的电阻电容(RC)延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅穿孔(Through Silicon Via,简称TSV)工艺通过在晶圆中形成金属立柱, 并配以金属凸点,可以实现晶圆(芯片)之间或芯片与基板间直接的三维互连,这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如键合技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点,从而大大提高芯片的速度并降低功耗。因此,TSV技术已经被广泛认为是继键合、载带焊和倒装芯片之后的第四代封装技术,将逐渐成为高密度封装领域的主流技术。
对于采用via-last技术对CIS(CMOS Image Sensor)产品进行封装时,多采用从芯片背面制孔,目的是与芯片正面的金属焊盘进行互连。但是要与金属焊盘进行互连,就必须穿透覆盖在金属焊盘上方的介质层(一般为SiO2),对于SiO2的刻蚀,一般采用干法刻蚀技术。当TSV孔径越来越小时,干法刻蚀的使用就受到了限制,增加了刻蚀难度。另外,采用干法刻蚀时,对TSV孔侧壁绝缘层材料也会造成不同程度的损伤。
发明内容
针对上述问题,本发明提供了一种TSV孔底部介质层刻蚀方法,对于小孔径的TSV孔,可以降低了TSV孔底部介质层刻蚀难度,避免了刻蚀过程中对TSV侧壁绝缘层材料造成损伤。
本发明的其技术方案是这样的:一种TSV孔底部介质层刻蚀方法,其包括以下步骤:
(1)、对拥有IC器件晶圆进行背面减薄;
(2)、在拥有IC器件晶圆的背面对应金属焊盘的位置制作TSV孔;
(3)、在TSV孔内制作聚合物绝缘层;
(4)、去除TSV孔底部的聚合物绝缘层,使TSV孔底部氧化物绝缘层暴露出来;
(5)、刻蚀TSV孔底部暴露出来的氧化物绝缘层,使金属焊盘裸露;
(6)采用金属连接线制作RDL,使RDL与TSV底部的金属焊盘连接,并进一步制作表面金属焊盘和微凸点,使表面金属焊盘和微凸点与RDL连接,其特征在于:
其中第(5)步采用湿法工艺刻蚀TSV孔底部暴露出来的氧化物绝缘层。
其中第(1)步包括如下步骤,
A:在IC器件晶圆内部拥有金属焊盘,在金属焊盘与IC器件之间拥有一层厚度为0.5-2um的氧化物绝缘层;
B:利用晶圆减薄机对IC器件晶圆进行背面减薄,使晶圆减薄到50-200um。
其中第(2)步,从晶圆背面,在正对金属焊盘位置通过深反应离子刻蚀的方法制作TSV孔,孔径10-50um,TSV孔的深宽比大于3:1以上在刻蚀TSV孔时,直到金属焊盘上面的氧化物绝缘层全部暴露出为止。
其中第(3)步,通过旋涂或喷涂的方式在TSV孔内的侧壁和底部制作2~5um的聚合物绝缘层。
其中第(4)步,通过等离子刻蚀或者光刻的方法,去除TSV底部的聚合物材料,使氧化物绝缘层完全暴露出来。
其中第(5)步,采用冲淡的49%HF溶液或BOE (40%NH4F:49%HF=50:1)腐蚀液刻蚀氧化物绝缘层,直到金属焊盘对应的TSV孔底部的氧化物全部刻蚀干净。
其中第(6)步,通过电镀填充金属,制作RDL和表面金属焊盘,以完成晶圆正面到背面的互连工艺。
最后在TSV孔内填充聚合物材料以增加其可靠性。
本发明的上述方法中,由于采用湿法工艺刻蚀TSV孔底部暴露出来的氧化物绝缘层,对于小孔径的TSV孔,可以降低了TSV孔底部介质层刻蚀难度,避免了刻蚀过程中对TSV侧壁绝缘层材料造成损伤。
附图说明
图1为本发明TSV孔底部介质层刻蚀方法示意图。
具体实施方式
根据附图对本发明作进一步说明。
实施例1
(1)、对一8英寸,厚度为725um拥有IC器件晶圆1进行背面减薄;
A:在IC器件晶圆内部拥有金属焊盘3,在金属焊盘与IC器件之间拥有一层厚度为1.5um的氧化物绝缘层2;
B:利用晶圆减薄机对IC器件晶圆1进行背面减薄,使晶圆减薄到100um;
(2)、在拥有IC器件晶圆1的背面对应金属焊盘的位置制作TSV孔4;从晶圆背面,在正对金属焊盘3位置通过深反应离子刻蚀的方法制作TSV孔4,孔径24um,在刻蚀TSV孔时,直到金属焊盘上面的氧化物绝缘层2全部暴露出为止;
(3)、在TSV孔4内制作聚合物绝缘层5;通过旋涂或喷涂的方式在TSV孔内的侧壁和底部制作2um的聚合物绝缘层5,此聚合物材料是PI;
(4)、去除TSV孔底部的聚合物绝缘层5a,使TSV孔底部氧化物绝缘层2a暴露出来;通过等离子刻蚀或者光刻的方法,去除TSV底部的聚合物材料,使氧化物绝缘层2a完全暴露出来;
(5)、采用湿法工艺刻蚀TSV孔底部暴露出来的氧化物绝缘层2a,使金属焊盘3裸露;采用冲淡的49%HF溶液或BOE (40%NH4F:49%HF=50:1)腐蚀液刻蚀氧化物绝缘层2a,直到金属焊盘3对应的TSV孔底部的氧化物全部刻蚀干净;
(6)、采用金属连接线6制作RDL,使RDL与TSV底部的金属焊盘3连接,通过电镀填充金属制作表面金属焊盘和微凸点8,使表面金属焊盘和微凸点与RDL连接,以完成晶圆正面到背面的互连工艺;最后在TSV孔4内填充聚合物材料7以增加其可靠性。
实施例2
(1)、对一8英寸,厚度为725um拥有IC器件晶圆1进行背面减薄;
A:在IC器件晶圆内部拥有金属焊盘3,在金属焊盘与IC器件之间拥有一层厚度为1.5um的氧化物绝缘层2;
B:利用晶圆减薄机对IC器件晶圆1进行背面减薄,使晶圆减薄到120um;
(2)、在拥有IC器件晶圆1的背面对应金属焊盘的位置制作TSV孔4;从晶圆背面,在正对金属焊盘3位置通过深反应离子刻蚀的方法制作TSV孔4,孔径36um,在刻蚀TSV孔4时,直到金属焊盘上面的氧化物绝缘层2全部暴露出为止;
(3)、在TSV孔内制作聚合物绝缘层2;通过旋涂或喷涂的方式在TSV孔内的侧壁和底部制作3.5um的聚合物绝缘5,此聚合物材料是PI;
(4)、去除TSV孔底部的聚合物绝缘层5a,使TSV孔底部氧化物绝缘层2a暴露出来;通过等离子刻蚀或者光刻的方法,去除TSV底部的聚合物材料,使氧化物绝缘层2a完全暴露出来;
(5)、采用湿法工艺刻蚀TSV孔底部暴露出来的氧化物绝缘层2a,使金属焊盘3裸露;采用冲淡的49%HF溶液或BOE (40%NH4F:49%HF=50:1)腐蚀液刻蚀氧化物绝缘层2a,直到金属焊盘3对应的TSV孔底部的氧化物全部刻蚀干净;
(6)、采用金属连接线6制作RDL,使RDL与TSV底部的金属焊盘3连接,通过电镀填充金属制作表面金属焊盘和微凸点8,使表面金属焊盘和微凸点8与RDL连接,以完成晶圆正面到背面的互连工艺;最后在TSV孔内填充聚合物材料7以增加其可靠性。
实施例3
(1)、对一8英寸,厚度为725um拥有IC器件晶圆1进行背面减薄;
A:在IC器件晶圆内部拥有金属焊盘3,在金属焊盘与IC器件之间拥有一层厚度为2um的氧化物绝缘层2;
B:利用晶圆减薄机对IC器件晶圆1进行背面减薄,使晶圆减薄到150um;
(2)、在拥有IC器件晶圆1的背面对应金属焊盘3的位置制作TSV孔4;从晶圆背面,在正对金属焊盘3位置通过深反应离子刻蚀的方法制作TSV孔4,孔径50um,在刻蚀TSV孔4时,直到金属焊盘3上面的氧化物绝缘层2全部暴露出为止;
(3)、在TSV孔4内制作聚合物绝缘层5;通过旋涂或喷涂的方式在TSV孔内的侧壁和底部制作5um的聚合物绝缘层5,此聚合物材料是PBO;
(4)、去除TSV孔底部的聚合物绝缘层5a,使TSV孔底部氧化物绝缘层2a暴露出来;通过等离子刻蚀或者光刻的方法,去除TSV底部的聚合物材料,使氧化物绝缘层2a完全暴露出来;
(5)、采用湿法工艺刻蚀TSV孔底部暴露出来的氧化物绝缘层2a,使金属焊盘3裸露;采用冲淡的49%HF溶液或BOE (40%NH4F:49%HF=50:1)腐蚀液刻蚀氧化物绝缘层2a,直到金属焊盘3对应的TSV孔底部的氧化物全部刻蚀干净;
(6)、采用金属连接线6制作RDL,使RDL与TSV底部的金属焊盘3连接,通过电镀填充金属制作表面金属焊盘和微凸点8,使表面金属焊盘和微凸点8与RDL连接,以完成晶圆正面到背面的互连工艺;最后在TSV孔内填充聚合物材料7以增加其可靠性。
实施例4
(1)、对一8英寸,厚度为725um拥有IC器件晶圆1进行背面减薄;
A:在IC器件晶圆内部拥有金属焊盘3,在金属焊盘与IC器件之间拥有一层厚度为0.5um的氧化物绝缘层2;
B:利用晶圆减薄机对IC器件晶圆1进行背面减薄,使晶圆减薄到200um;
(2)、在拥有IC器件晶圆1的背面对应金属焊盘3的位置制作TSV孔4;从晶圆背面,在正对金属焊盘3位置通过深反应离子刻蚀的方法制作TSV孔4,孔径30um,在刻蚀TSV孔4时,直到金属焊盘3上面的氧化物绝缘层2全部暴露出为止;
(3)、在TSV孔内制作聚合物绝缘层5;通过旋涂或喷涂的方式在TSV孔内的侧壁和底部制作4um的聚合物绝缘层5,此聚合物材料是BCB,或其它聚合物介质材料;
(4)、去除TSV孔底部的聚合物绝缘层5a,使TSV孔底部氧化物绝缘层a2暴露出来;通过等离子刻蚀或者光刻的方法,去除TSV底部的聚合物材料,使氧化物绝缘层2a完全暴露出来;
(5)、采用湿法工艺刻蚀TSV孔底部暴露出来的氧化物绝缘层2a,使金属焊盘3裸露;采用冲淡的49%HF溶液或BOE (40%NH4F:49%HF=50:1)腐蚀液刻蚀氧化物绝缘层2a,直到金属焊盘3对应的TSV孔底部的氧化物全部刻蚀干净;
(6)、采用金属连接线6制作RDL,使RDL与TSV底部的金属焊盘3连接,通过电镀填充金属制作表面金属焊盘和微凸点8,使表面金属焊盘和微凸点8与RDL连接,以完成晶圆正面到背面的互连工艺;最后在TSV孔内填充聚合物材料7以增加其可靠性。
说明书中的RDL为:金属再布线层。
由于采用湿法工艺刻蚀TSV孔底部暴露出来的氧化物绝缘层,对于小孔径的TSV孔,可以降低了TSV孔底部介质层刻蚀难度,避免了刻蚀过程中对TSV侧壁绝缘层材料造成损伤。
以上所述仅为说明发明的实施方式,并不用于限制本发明,对于本领域的技术人员来说,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种TSV孔底部介质层刻蚀方法,其包括以下步骤:
(1)、对拥有IC器件的晶圆进行背面减薄;
(2)、在拥有IC器件晶圆的背面对应金属焊盘的位置制作TSV孔;
(3)、在TSV孔内制作聚合物绝缘层;
(4)、去除TSV孔底部的聚合物绝缘层,使TSV孔底部氧化物绝缘层暴露出来;
(5)、刻蚀TSV孔底部暴露出来的氧化物绝缘层,使金属焊盘裸露;
(6)采用金属连接线制作RDL,使RDL与TSV底部的金属焊盘连接,并进一步制作表面金属焊盘和微凸点,使表面金属焊盘和微凸点与RDL连接,
其特征在于:第(5)步采用湿法工艺刻蚀TSV孔底部暴露出来的氧化物绝缘层。
2.根据权利要求1所述的一种TSV孔底部介质层刻蚀方法,其特征在于:其中
第(1)步包括如下步骤,
A:在IC器件晶圆内部拥有金属焊盘,在金属焊盘与IC器件之间拥有一层厚度为0.5-2um的氧化物绝缘层;
B:利用晶圆减薄机对IC器件晶圆进行背面减薄,使晶圆减薄到50-200um。
3.根据权利要求1所述的一种TSV孔底部介质层刻蚀方法,其特征在于:其中
第(2)步,从晶圆背面,在正对金属焊盘位置通过深反应离子刻蚀的方法制作TSV孔,孔径10-50um,TSV的深宽比大于3:1以上,
在刻蚀TSV孔时,直到金属焊盘上面的氧化物绝缘层全部暴露出为止。
4.根据权利要求1所述的一种TSV孔底部介质层刻蚀方法,其特征在于:其中
第(3)步,通过旋涂或喷涂的方式在TSV孔内的侧壁和底部制作2~5um的聚合物绝缘层。
5.根据权利要求1所述的一种TSV孔底部介质层刻蚀方法,其特征在于:其中
第(4)步,通过等离子刻蚀或者光刻的方法,去除TSV底部的聚合物材料,使氧化物绝缘层完全暴露出来。
6.根据权利要求1所述的一种TSV孔底部介质层刻蚀方法,其特征在于:其中
第(5)步,采用冲淡的49%HF溶液或BOE (40%NH4F:49%HF=50:1)腐蚀液刻蚀氧化物绝缘层,直到金属焊盘对应的TSV孔底部的氧化物全部刻蚀干净。
7.根据权利要求1所述的一种TSV孔底部介质层刻蚀方法,其特征在于:其中
第(6)步,通过电镀填充金属,制作RDL和表面金属焊盘,以完成晶圆正面到背面的互连工艺。
8.根据权利要求1所述的一种TSV孔底部介质层刻蚀方法,其特征在于:最后在TSV孔内填充聚合物材料以增加其可靠性。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310289797.7A CN103367139B (zh) | 2013-07-11 | 2013-07-11 | 一种tsv孔底部介质层刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310289797.7A CN103367139B (zh) | 2013-07-11 | 2013-07-11 | 一种tsv孔底部介质层刻蚀方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103367139A true CN103367139A (zh) | 2013-10-23 |
CN103367139B CN103367139B (zh) | 2016-08-24 |
Family
ID=49368233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310289797.7A Active CN103367139B (zh) | 2013-07-11 | 2013-07-11 | 一种tsv孔底部介质层刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103367139B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103787264A (zh) * | 2014-01-21 | 2014-05-14 | 华进半导体封装先导技术研发中心有限公司 | 一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件 |
CN104617035A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105405822A (zh) * | 2015-12-16 | 2016-03-16 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级tsv封装结构及封装工艺 |
CN105428306A (zh) * | 2014-09-04 | 2016-03-23 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种通孔底部阻挡层的刻蚀方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5424245A (en) * | 1994-01-04 | 1995-06-13 | Motorola, Inc. | Method of forming vias through two-sided substrate |
CN1755916A (zh) * | 2004-09-29 | 2006-04-05 | 三洋电机株式会社 | 半导体装置及其制造方法 |
US20100093169A1 (en) * | 2008-10-09 | 2010-04-15 | United Microelectronics Corp. | Through substrate via process |
CN102113100A (zh) * | 2008-08-07 | 2011-06-29 | 株式会社藤仓 | 半导体装置的制造方法 |
US20110260297A1 (en) * | 2010-04-27 | 2011-10-27 | Shian-Jyh Lin | Through-substrate via and fabrication method thereof |
CN102473640A (zh) * | 2010-05-31 | 2012-05-23 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
CN102637608A (zh) * | 2011-02-10 | 2012-08-15 | 新科金朋有限公司 | 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法 |
EP2528089A1 (en) * | 2011-05-23 | 2012-11-28 | Alchimer | Method for forming a vertical electrical connection in a layered semiconductor structure |
-
2013
- 2013-07-11 CN CN201310289797.7A patent/CN103367139B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5424245A (en) * | 1994-01-04 | 1995-06-13 | Motorola, Inc. | Method of forming vias through two-sided substrate |
CN1755916A (zh) * | 2004-09-29 | 2006-04-05 | 三洋电机株式会社 | 半导体装置及其制造方法 |
CN102113100A (zh) * | 2008-08-07 | 2011-06-29 | 株式会社藤仓 | 半导体装置的制造方法 |
US20100093169A1 (en) * | 2008-10-09 | 2010-04-15 | United Microelectronics Corp. | Through substrate via process |
US20110260297A1 (en) * | 2010-04-27 | 2011-10-27 | Shian-Jyh Lin | Through-substrate via and fabrication method thereof |
CN102473640A (zh) * | 2010-05-31 | 2012-05-23 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
CN102637608A (zh) * | 2011-02-10 | 2012-08-15 | 新科金朋有限公司 | 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法 |
EP2528089A1 (en) * | 2011-05-23 | 2012-11-28 | Alchimer | Method for forming a vertical electrical connection in a layered semiconductor structure |
Non-Patent Citations (1)
Title |
---|
虞国平: "反应离子刻蚀在穿透硅通孔封装技术中的应用研究", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104617035A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN103787264A (zh) * | 2014-01-21 | 2014-05-14 | 华进半导体封装先导技术研发中心有限公司 | 一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件 |
CN103787264B (zh) * | 2014-01-21 | 2016-06-15 | 华进半导体封装先导技术研发中心有限公司 | 一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件 |
CN105428306A (zh) * | 2014-09-04 | 2016-03-23 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种通孔底部阻挡层的刻蚀方法 |
CN105428306B (zh) * | 2014-09-04 | 2018-11-06 | 北京北方华创微电子装备有限公司 | 一种通孔底部阻挡层的刻蚀方法 |
CN105405822A (zh) * | 2015-12-16 | 2016-03-16 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级tsv封装结构及封装工艺 |
Also Published As
Publication number | Publication date |
---|---|
CN103367139B (zh) | 2016-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
KR102329567B1 (ko) | 반도체 패키지 및 그를 형성하는 방법 | |
US9728451B2 (en) | Through silicon vias for semiconductor devices and manufacturing method thereof | |
TWI602273B (zh) | 半導體裝置 | |
KR101713044B1 (ko) | 초박형 유전층을 갖는 범프리스 빌드업 층(bbul) 반도체 패키지 및 반도체 장치 | |
US20150348940A1 (en) | Structure and method for integrated circuits packaging with increased density | |
CN104425453B (zh) | 3dic互连装置和方法 | |
JP2007019454A (ja) | チップ挿入型媒介基板の構造及びその製造方法、並びにこれを用いた異種チップのウェーハレベル積層構造及びパッケージ構造 | |
TW201230279A (en) | Integrated circuit device and method of forming the same | |
US8766456B2 (en) | Method of fabricating a semiconductor package | |
TW201222773A (en) | Integrated circuit device and method of forming the same | |
US9583365B2 (en) | Method of forming interconnects for three dimensional integrated circuit | |
KR20230098518A (ko) | 반도체 패키지 및 제조 방법 | |
CN103390580A (zh) | 一种tsv背面露头方法 | |
US10262922B2 (en) | Semiconductor device having through-silicon-via and methods of forming the same | |
CN103367139B (zh) | 一种tsv孔底部介质层刻蚀方法 | |
CN104167353A (zh) | 键合衬底表面的处理方法 | |
US9012324B2 (en) | Through silicon via process | |
CN103441097B (zh) | 一种深孔底部氧化硅绝缘层的刻蚀方法 | |
US10886196B2 (en) | Semiconductor devices having conductive vias and methods of forming the same | |
CN203312288U (zh) | 一种tsv露头结构 | |
CN105405821A (zh) | 一种晶圆级tsv封装结构及封装工艺 | |
CN105405822A (zh) | 晶圆级tsv封装结构及封装工艺 | |
CN104576521A (zh) | 一种tsv孔制造工艺 | |
US20240096848A1 (en) | Integrated circuit package and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |