CN105405822A - 晶圆级tsv封装结构及封装工艺 - Google Patents

晶圆级tsv封装结构及封装工艺 Download PDF

Info

Publication number
CN105405822A
CN105405822A CN201510946889.7A CN201510946889A CN105405822A CN 105405822 A CN105405822 A CN 105405822A CN 201510946889 A CN201510946889 A CN 201510946889A CN 105405822 A CN105405822 A CN 105405822A
Authority
CN
China
Prior art keywords
substrate
insulating barrier
metal material
groove
tsv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510946889.7A
Other languages
English (en)
Inventor
王谆
李昭强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510946889.7A priority Critical patent/CN105405822A/zh
Publication of CN105405822A publication Critical patent/CN105405822A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种晶圆级TSV封装结构及封装工艺，其中，所述晶圆级TSV封装结构包括器件晶圆，所述器件晶圆包括衬底、设置在衬底上的第一绝缘层以及设置在第一绝缘层上的若干焊盘，所述器件晶圆包括贯穿所述第一绝缘层的凹槽，所述凹槽和焊盘错开设置，所述凹槽中设有金属材料，所述金属材料与焊盘电连接，所述衬底设有贯穿的TSV孔，所述TSV孔与凹槽对应设置，所述TSV孔的直径大于所述凹槽的宽度，所述TSV孔的侧壁及衬底的表面设有第二绝缘层，所述TSV孔的底部及第二绝缘层上设有至少一层再布线层，所述再布线层与金属材料电连接，所述再布线层上设有凸点，所述凸点与再布线层电连接。本发明解决了TSV的侧壁和拐角处的氧化硅绝缘层会被刻蚀的问题，有效提高器件可靠性。

Description

晶圆级TSV封装结构及封装工艺
技术领域
本发明涉及微电子技术领域一种封装结构及封装工艺，具体涉及一种晶圆级TSV封装结构及封装工艺，属于半导体封装技术领域。
背景技术
随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容（RC）延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅穿孔（ThroughSiliconVia，简称TSV）工艺通过在晶圆中形成金属立柱，并配以金属凸点，可以实现晶圆(芯片)之间或芯片与基板间直接的三维互连，这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如键合技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点，从而大大提高芯片的速度并降低功耗。因此，TSV技术已经被广泛认为是继键合、载带焊和倒装芯片之后的第四代封装技术，将逐渐成为高密度封装领域的主流技术。
对于采用via-last技术对指纹识别，CIS（CMOSimagesensor）等进行封装时，多采用从芯片背面制孔，目的是与芯片正面的金属焊盘进行互连。但是要与金属焊盘进行互连，就必须穿透覆盖在金属焊盘上方的介质层（一般为SiO2），对于SiO2的刻蚀，一般采用干法刻蚀技术，该层介质层的刻蚀技术将刻蚀掉TSV孔的侧壁和拐角处的氧化硅绝缘层，这就会出现电的可靠性问题。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种晶圆级TSV封装结构及封装工艺，避免了TSV的侧壁和拐角处的氧化硅绝缘层也会被刻蚀，有效提高器件可靠性。
本发明采用的的技术方案是：
一种晶圆级TSV封装结构，包括器件晶圆，所述器件晶圆包括衬底、设置在衬底上的第一绝缘层以及设置在第一绝缘层上的若干焊盘，所述器件晶圆包括贯穿所述第一绝缘层的凹槽，所述凹槽和焊盘错开设置，所述凹槽中设有金属材料，所述金属材料与焊盘电连接，所述衬底设有贯穿的TSV孔，所述TSV孔与凹槽对应设置，所述TSV孔的直径大于所述凹槽的宽度，所述TSV孔的侧壁及衬底的表面设有第二绝缘层，所述TSV孔的底部及第二绝缘层上设有至少一层再布线层，所述再布线层与金属材料电连接，所述再布线层上设有凸点，所述凸点与再布线层电连接。
与一种晶圆级TSV封装结构对应，本发明还提供一种晶圆级TSV封装工艺，包括下述步骤，
步骤一、提供一器件晶圆，所述器件晶圆包括衬底、设置在衬底上的第一绝缘层以及设置在第一绝缘层上的若干焊盘；将所述第一绝缘层所在的面设为衬底的正面，与正面应的衬底的另一面设为背面；所述器件晶圆包括正面和相对应的背面，所述器件晶圆的正面与衬底的正面同向；
步骤二、对第一绝缘层进行刻蚀，所述刻蚀区域形成凹槽，所述凹槽贯穿所述第一绝缘层并与焊盘错开设置；
步骤三、在凹槽中设置金属材料，使金属材料与焊盘电连接；
步骤四、对衬底背面进行减薄；
步骤五、在减薄后的衬底背面对应焊盘的位置制作TSV孔直至裸露出金属材料，所述TSV孔的孔径大于凹槽的宽度；
步骤六、在TSV孔的孔内及衬底的背面制作第二绝缘层；
步骤七、去除TSV孔的底部的第二绝缘层，使TSV孔的底部的金属材料裸露出来；
步骤八、在TSV孔的底部及第二绝缘层上制作至少一层再布线层，使再布线层与金属材料电连接；
步骤九、在再布线层上利用凸点工艺制作凸点，所述凸点与再布线层电连接。
进一步地，所述步骤四包括如下步骤：
A、对器件晶圆1的正面键合一载片晶圆，所述键合方式为临时键合或永久键合；
B、利用晶圆减薄机对衬底背面进行减薄，使衬底减薄到20~200微米。
本发明的优点：本发明通过先对第一绝缘层进行刻蚀，并在刻蚀区域形成的凹槽中设置金属材料，使金属材料与焊盘电连接；然后再开设TSV孔以及设置再布线层，该工艺可以避免TSV的侧壁和拐角处的氧化硅绝缘层被刻蚀，有效提高器件可靠性。
附图说明
图1为本发明器件晶圆的结构示意图；
图2为本发明刻蚀露出凹槽后的结构示意图；
图3为本发明凹槽设置金属材料后的结构示意图；
图4为本发明衬底背面开设TSV孔后的结构示意图；
图5为本发明制作第二绝缘层和再布线层后的结构示意图；
图6为本发明制作凸点后的结构示意图。
图中序号：1、器件晶圆1；2、衬底；3、第一绝缘层；4、焊盘；5、凹槽；6、金属材料；7、TSV孔；8、第二绝缘层；9、再布线层；10、凸点；11、钝化层。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
如图1~6所示：一种晶圆级TSV封装结构，包括器件晶圆1，所述器件晶圆1包括衬底2、设置在衬底2上的第一绝缘层3以及设置在第一绝缘层3上的若干焊盘4，所述器件晶圆1包括贯穿所述第一绝缘层3的凹槽5，所述凹槽5和焊盘4错开设置，所述凹槽5设有金属材料6，所述金属材料6与焊盘4电连接，所述衬底2设有贯穿的TSV孔7，所述TSV孔7与凹槽5对应设置，所述TSV孔7的直径大于所述凹槽5的宽度，所述TSV孔7的侧壁及衬底的表面设有第二绝缘层8，所述TSV孔7的底部及第二绝缘层8上设有至少一层再布线层，所述再布线层9与金属材料6电连接，所述再布线层9上设有凸点10，所述凸点10与再布线层9电连接。
所述再布线层9上还设有钝化层11，所述钝化层11设有开口，所述凸点10部分收容在所述开口内。
下面详细介绍一种晶圆级TSV封装工艺，包括下述步骤：
步骤一、如图1所示，提供一8英寸，厚度为725um器件晶圆1，所述器件晶圆1中设有器件，所述器件晶圆1包括衬底2、设置在衬底2上的第一绝缘层3以及设置在第一绝缘层3上的若干焊盘4；将所述第一绝缘层3所在的面设为衬底2的正面，与正面应的衬底2的另一面设为背面；所述器件晶圆1包括正面和背面，所述器件晶圆1的正面与衬底2的正面同向；
步骤二、如图2所示，通过湿法刻蚀工艺或干法刻蚀工艺对第一绝缘层3进行刻蚀，所述刻蚀区域形成凹槽5，所述凹槽5贯穿所述第一绝缘层3并与焊盘4错开设置，所述凹槽5的宽度为2~100微米；
步骤三、如图3所示，在凹槽5中设置金属材料6，使金属材料6与焊盘4电连接；
具体为：首先通过物理气相沉积（PVD）工艺在凹槽5、第一绝缘层3及焊盘4上沉积一层种子层（图中未示出），厚度对应取0.1um/0.3um；；然后进行光刻工艺，定义出金属材料6的覆盖区域，进行电镀工艺，对凹槽5进行金属材料6填充，所述金属材料6覆盖部分焊盘5以及焊盘4与凹槽5之间的部分，使得所述金属材料6和焊盘5电连接，去除光刻胶，并把金属材料6区域以外的Ti/Cu种子层刻蚀掉，所述金属材料6为铜或其他导电金属。；
步骤四、如图4所示，对衬底2背面进行减薄；
A:对器件晶圆1的正面键合已载片晶圆，所述键合方式为临时键合或永久键合；
B:利用晶圆减薄机对衬底2背面进行减薄，使衬底2减薄到20~200微米；
步骤五、如图5所示，在减薄后的衬底2背面对应凹槽5的位置制作TSV孔7直至裸露出金属材料6，所述TSV孔7的孔径大于凹槽5的宽度；
具体为：在衬底2背面、正对凹槽5位置通过干法刻蚀工艺制作TSV孔7，孔径5~150um，TSV孔7的孔径大于凹槽5的宽度，使得金属材料6与衬底2不接触；
步骤六、如图5所示，在TSV孔7的孔内及衬底2的背面制作第二绝缘层8；所述第二绝缘层8的制作方法有两种：1、通过旋涂或喷涂的方式制作，此时，第二绝缘层8的材料为BCB（双对氯甲基苯）、PI（称聚酰亚胺）等聚合物材料；2、通过化学气相沉积（CVD）工艺制作，此时，第二绝缘层8的材料为二氧化硅；
步骤七、如图6所示，采用干法刻蚀工艺或湿法刻蚀工艺去除TSV孔7的底部的第二绝缘层8，使TSV孔7的底部的金属材料6裸露出来；
步骤八、如图6所示，在TSV孔7孔底部及第二绝缘层8上制作至少一层再布线层9，使再布线层9与金属材料电连接；再布线层9的制作为常规工艺，一般为：在TSV孔7的底部和第二绝缘层8上沉积Ti/Cu种子层，厚度取0.1um/0.3um；进行光刻工艺，优选厚度为5~10微米的光刻胶，定义出再布线线条；进行电镀，优选的材料为铜，典型电镀厚度为3~5微米；去除光刻胶并把再布线线条之外区域的Ti/Cu种子层腐蚀掉，完成一层再布线层9的加工，如需制作多层再布线层9，只需重复上述再布线层9的制作工艺；
步骤九、如图6所示，在再布线层9上利用凸点10工艺制作凸点10，所述凸点10与再布线层9电连接；
具体为：首先，在再布线层9上制作钝化层11；所述钝化层11的材料为BCB（双对氯甲基苯）、PI（称聚酰亚胺）等聚合物材料中的光敏材料，所述钝化层11将TSV孔7填满，且覆盖衬底2背面的再布线层9，在所述钝化层11上利用凸点10工艺制作凸点10，凸点10工艺也为常规工艺，一般为：在钝化层11上需要制作凸点10的位置曝光显影，露出再布线层9，然后沉积Ti/Cu种子层，厚度取0.1微米/0.3微米，在制作凸点10的位置处将光刻胶曝光显影，露出底部的种子层，然后在曝光显影位置以电镀形成填充金属，去除光刻胶后，以回流工艺形成金属凸点10或不采用回流工艺直接形成金属柱凸点10，这些金属凸点10或金属柱凸点10的作用是在后续实现与其它基板或芯片进行互连。
在上述晶圆级TSV封装工艺实施例中，步骤一中，所述器件晶圆1不限于8英寸，也可以为其他尺寸标准晶圆；所述步骤三中，也可以直接采用PVD的方式沉积一层金属材料6，此时，不将TSV孔填满；所述步骤八中，所述钝化层11可以不将TSV孔7填满，只是将TSV孔7的孔内和衬底2背面覆盖。
本发明通过对第一绝缘层3进行刻蚀，所述刻蚀区域形成凹槽5，所述凹槽5贯穿所述第一绝缘层3并与焊盘4错开设置；对凹槽5进行金属材料6填充，使金属材料6与焊盘4电连接；然后再开设TSV孔7以及进行TSV孔7的底部绝缘层的刻蚀，该工艺解决了TSV的侧壁和拐角处的氧化硅绝缘层被刻蚀的问题，有效提高器件可靠性。
对本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (3)

1.一种晶圆级TSV封装结构，包括器件晶圆，所述器件晶圆包括衬底、设置在衬底上的第一绝缘层以及设置在第一绝缘层上的若干焊盘，其特征在于：所述器件晶圆包括贯穿所述第一绝缘层的凹槽，所述凹槽和焊盘错开设置，所述凹槽中设有金属材料，所述金属材料与焊盘电连接，所述衬底设有贯穿的TSV孔，所述TSV孔与凹槽对应设置，所述TSV孔的直径大于所述凹槽的宽度，所述TSV孔的侧壁及衬底的表面设有第二绝缘层，所述TSV孔的底部及第二绝缘层上设有至少一层再布线层，所述再布线层与金属材料电连接，所述再布线层上设有凸点，所述凸点与再布线层电连接。
2.一种晶圆级TSV封装工艺，其特征在于：包括下述步骤，
步骤一、提供一器件晶圆，所述器件晶圆包括衬底、设置在衬底上的第一绝缘层以及设置在第一绝缘层上的若干焊盘；将所述第一绝缘层所在的面设为衬底的正面，与正面应的衬底的另一面设为背面；所述器件晶圆包括正面和相对应的背面，所述器件晶圆的正面与衬底的正面同向；
步骤二、对第一绝缘层进行刻蚀，所述刻蚀区域形成凹槽，所述凹槽贯穿所述第一绝缘层并与焊盘错开设置；
步骤三、在凹槽中设置金属材料，使金属材料与焊盘电连接；
步骤四、对衬底背面进行减薄；
步骤五、在减薄后的衬底背面对应焊盘的位置制作TSV孔直至裸露出金属材料，所述TSV孔的孔径大于凹槽的宽度；
步骤六、在TSV孔的孔内及衬底的背面制作第二绝缘层；
步骤七、去除TSV孔的底部的第二绝缘层，使TSV孔的底部的金属材料裸露出来；
步骤八、在TSV孔的底部及第二绝缘层上制作至少一层再布线层，使再布线层与金属材料电连接；
步骤九、在再布线层上利用凸点工艺制作凸点，所述凸点与再布线层电连接。
3.根据权利要求2所述的一种晶圆级TSV封装工艺，其特征在于：所述步骤四包括如下步骤：
A、对器件晶圆的正面键合一载片晶圆，所述键合方式为临时键合或永久键合；
B、利用晶圆减薄机对衬底背面进行减薄，使衬底减薄到20~200微米。
CN201510946889.7A 2015-12-16 2015-12-16 晶圆级tsv封装结构及封装工艺 Pending CN105405822A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510946889.7A CN105405822A (zh) 2015-12-16 2015-12-16 晶圆级tsv封装结构及封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510946889.7A CN105405822A (zh) 2015-12-16 2015-12-16 晶圆级tsv封装结构及封装工艺

Publications (1)

Publication Number Publication Date
CN105405822A true CN105405822A (zh) 2016-03-16

Family

ID=55471219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510946889.7A Pending CN105405822A (zh) 2015-12-16 2015-12-16 晶圆级tsv封装结构及封装工艺

Country Status (1)

Country Link
CN (1) CN105405822A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108862185A (zh) * 2017-05-10 2018-11-23 英飞凌科技股份有限公司 制造晶圆级封装的mems组件的方法和mems组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
US8102049B2 (en) * 2006-08-25 2012-01-24 Renesas Electronics Corporation Semiconductor device including through electrode and method of manufacturing the same
CN102479771A (zh) * 2010-11-29 2012-05-30 三星电子株式会社 半导体装置及其制造方法和半导体封装件
CN103367139A (zh) * 2013-07-11 2013-10-23 华进半导体封装先导技术研发中心有限公司 一种tsv孔底部介质层刻蚀方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8102049B2 (en) * 2006-08-25 2012-01-24 Renesas Electronics Corporation Semiconductor device including through electrode and method of manufacturing the same
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
CN102479771A (zh) * 2010-11-29 2012-05-30 三星电子株式会社 半导体装置及其制造方法和半导体封装件
CN103367139A (zh) * 2013-07-11 2013-10-23 华进半导体封装先导技术研发中心有限公司 一种tsv孔底部介质层刻蚀方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108862185A (zh) * 2017-05-10 2018-11-23 英飞凌科技股份有限公司 制造晶圆级封装的mems组件的方法和mems组件

Similar Documents

Publication Publication Date Title
CN101483149B (zh) 一种硅通孔互连结构的制备方法
CN103579204B (zh) 包括电容器的封装结构及其形成方法
US8994188B2 (en) Interconnect structures for substrate
KR101713044B1 (ko) 초박형 유전층을 갖는 범프리스 빌드업 층(bbul) 반도체 패키지 및 반도체 장치
US9190345B1 (en) Semiconductor devices and methods of manufacture thereof
CN103367285B (zh) 一种通孔结构及其制作方法
TW201630121A (zh) 封裝結構及其形成方法
US9583365B2 (en) Method of forming interconnects for three dimensional integrated circuit
US9553080B1 (en) Method and process for integration of TSV-middle in 3D IC stacks
WO2021159588A1 (zh) 一种键合结构及其制造方法
KR20230098518A (ko) 반도체 패키지 및 제조 방법
CN104167353A (zh) 键合衬底表面的处理方法
CN103474417B (zh) 一种三维互连结构及其制备方法
KR20220102546A (ko) 패키지 구조물
CN103367139B (zh) 一种tsv孔底部介质层刻蚀方法
US20150179580A1 (en) Hybrid interconnect structure and method for fabricating the same
CN105405821A (zh) 一种晶圆级tsv封装结构及封装工艺
US10886196B2 (en) Semiconductor devices having conductive vias and methods of forming the same
CN103441097B (zh) 一种深孔底部氧化硅绝缘层的刻蚀方法
CN105405822A (zh) 晶圆级tsv封装结构及封装工艺
CN111883498B (zh) 一种dram芯片三维集成系统及其制备方法
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
CN103377990A (zh) 硅通孔结构
CN210006718U (zh) 3d芯片封装结构
KR100548578B1 (ko) 시스템 인 패키지의 비아패턴 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160316

RJ01 Rejection of invention patent application after publication