CN104600027A - 一种tsv通孔的制备工艺 - Google Patents

一种tsv通孔的制备工艺 Download PDF

Info

Publication number
CN104600027A
CN104600027A CN201510051265.9A CN201510051265A CN104600027A CN 104600027 A CN104600027 A CN 104600027A CN 201510051265 A CN201510051265 A CN 201510051265A CN 104600027 A CN104600027 A CN 104600027A
Authority
CN
China
Prior art keywords
tsv
hole
preparation technology
film
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510051265.9A
Other languages
English (en)
Other versions
CN104600027B (zh
Inventor
冯光建
张文奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510051265.9A priority Critical patent/CN104600027B/zh
Publication of CN104600027A publication Critical patent/CN104600027A/zh
Application granted granted Critical
Publication of CN104600027B publication Critical patent/CN104600027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种TSV通孔的制备工艺，该工艺可以防止TSV孔形成突起部分，并且可以使孔与晶圆背表面交界的部分生产缓坡，使后续绝缘层和光阻的分布均匀，避免了干法刻蚀对该边缘的损伤，其包括以下步骤：（1）、在晶圆背表面沉积薄膜，（2）、曝光显影，显露出TSV通孔区域，（3）、对晶圆背表面对应TSV通孔区域的薄膜进行刻蚀处理，使其处于TSV通孔的部位先被腐蚀掉，（4）、对晶圆背进行干法刻蚀刻出TSV孔，去除光阻层，则TSV通孔制作完成，由于先沉积一层绝缘层，并将其刻蚀出一定区域，可以使TSV通孔的上开口边缘变得圆滑，消除了TSV开口处的undercut（底切）问题和应力集中问题，使后续TSV绝缘层沉积工艺和镀铜工艺变得简单，并且降低了TSV开口处绝缘层在后续干法刻蚀中的损伤风险。

Description

一种TSV通孔的制备工艺
技术领域
本发明涉及半导体集成封装的技术领域，特别是涉及一种TSV通孔的制备工艺。
背景技术
随着半导体技术的发展，集成电路的特征尺寸不断缩小，器件互连密度不断提高。传统的二维封装已经不能满足业界的需求，因此基于TSV垂直互连的叠层封装方式以其短距离互连和高密度集成的关键技术优势，逐渐引领了封装技术发展的趋势。
TSV技术包括如下的关键工艺：通孔蚀刻，制作绝缘层，通孔填充等。其中通孔刻蚀是不可被忽视的一步，通孔的形貌直接影响了后续的绝缘层沉积和PAD表面绝缘层刻蚀工艺。传统的TSV通孔刻蚀是直接在晶背表面进行黄光工艺定义出TSV通孔位置，然后通过干法刻蚀工艺移除硅得到通孔；或者黄光工艺之前，先沉积一层无机氧化物层，然后再进行黄光和刻蚀工艺。
在当前TSV的各向同性的干法刻蚀工艺中，TSV孔边缘处会出现成突起部分，即快接近开口处的孔径会小一点，当制作绝缘层，种子层和铜填充时，会形成一个多层结构的“应力集中”区，使此处的绝缘层与基底之间产生容易分层或裂纹；对于TSV孔与晶背表面交界的边缘来说，由于孔是近乎垂直的，因为这里的边缘会很尖锐，该部位沉积的绝缘层会相对薄一些，并且不利于光阻覆盖，因此在后续的PAD表面绝缘层去除中，干法刻蚀很容易将该表面的绝缘层损伤到，造成TSV导电柱与晶背短路，当镀上金属线以后，该处的金属线也往往在信赖性测试中产生断裂。。
发明内容
针对这个问题，本发明提供了一种新的TSV通孔的制备工艺，该工艺可以防止TSV孔形成突起部分，并且可以使孔与晶背表面交界的部分生产缓坡，使后续绝缘层和光阻的分布均匀，避免了干法刻蚀对该边缘的损伤。
一种TSV通孔的制备工艺，其包括以下步骤：
（1）、在晶圆背表面沉积薄膜；
（2）、曝光显影，显露出TSV通孔区域；
（3）、对晶圆背表面对应TSV通孔区域的薄膜进行刻蚀处理，使其处于TSV通孔的部位先被腐蚀掉；
（4）、对晶圆背进行干法刻蚀刻出TSV孔，去除光阻层，则TSV通孔制作完成。
其进一步改进在于：其还包括TSV孔沉积绝缘层并进行TSV互联工艺；
步骤（1）中，沉积的薄膜为具有绝缘能力的氧化物、氮化物、碳化物、氮氧化物，或者是无机物、有机高分子材料、半导体材料、金属材料、陶瓷材料；沉积方式为气相沉积，或者是直接粘附、涂布、液相沉积；
步骤（2）中，采用黄光工艺进行曝光显影；所述黄光工艺是正光阻或者负光阻通过光阻涂布、曝光、显影过程产生的图形，所述光阻涂布包括喷胶、旋涂光阻和干膜直接贴附；
步骤（3）中，采用湿法工艺或者选择刻蚀速率比很高的干法工艺对薄膜进行非等向刻蚀对薄膜进行刻蚀处理；
步骤（4）中，TSV通孔为孔或者沟槽，其形状为圆形、方形的、倒梯形、或者倒锥形；
沉积绝缘层之前将步骤（1）沉积的薄膜去除；
所述绝缘层为具有绝缘能力的氧化物、氮化物、碳化物、氮氧化物。
本发明TSV通孔的制备工艺的有益效果：
由于事先沉积一层绝缘层，在刻蚀TSV通孔时，TSV在通孔的上表面移除了部分绝缘层，并将其刻蚀出一定区域，因此后续的干法刻蚀气体会作用到绝缘层开口范围内的硅，这样在蚀刻完成后，TSV孔就变成了开口较大的结构，使TSV通孔的上开口边缘变得圆滑，所以该发明TSV通孔的制备工艺具有如下的有益效果：
1）该工艺可以防止TSV孔形成突起部分，消除了应力集中区域，减小了TSV填料与孔壁的开裂几率；
2）该工艺可以使孔与晶背表面交界的部分生产缓坡，使后续绝缘层和光阻的分布均匀，避免了干法刻蚀对该边缘的损伤。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明TSV通孔的制备工艺流程图；
图2为晶背表面沉积薄膜示意图；
图3为曝光TSV通孔区域示意图；
图4为TSV通孔区域的薄膜刻蚀示意图；
图5、图6为蚀刻制作TSV孔示意图；
图7为TSV孔沉积绝缘层示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
图1所示为本发明所涉及的TSV通孔的制备工艺流程图。
本发明一种TSV通孔的制备工艺，其包括如下步骤：
见图2，
（1）、晶圆1背部TSV通孔刻蚀前，先在晶圆背表面沉积一层薄膜2；
沉积的薄膜可以是氧化物，也可以是氮化物、碳化物、氮氧化物等有绝缘能力的薄膜，也可以是无机物，有机高分子材料，半导体材料，金属材料，陶瓷材料等薄膜；
沉积方式可以是气相沉积，也可以是直接粘附、涂布、液相沉积等；
见图3，
（2）、曝光显影，使TSV通孔区域3显露出来；
通过黄光工艺定义TSV通孔并进行曝光显影，黄光工艺可以是正光阻或者负光阻通过光阻涂布、曝光、显影等过程产生的图形，这里光阻涂布包括喷胶、旋涂光阻和干膜直接贴附等；
见图4，
（3）、对晶圆1背表面的薄膜2进行刻蚀处理且不破坏光阻层8，使其处于TSV通孔的部位先被腐蚀掉；
刻蚀处理工艺可以采用湿法工艺如采用酸碱溶液浸泡步骤（1）中的薄膜，也可以是选择刻蚀速率比很高的干法工艺对薄膜进行非等向刻蚀，刻蚀速率比就是同一种刻蚀气体对不同物质的刻蚀速率比越高，则刻蚀时一种材料被移除，另一种材料能最多的保留，该步骤可以控制作用时间来精确控制薄膜被移除区域的直径，该步骤的刻蚀工艺不会对光阻层有损伤，这样在刻蚀完成后，重新干燥晶圆，可以进行后续的干法刻蚀。
见图5、图6，
（4）、对晶圆1背进行干法刻蚀刻出TSV通孔4，去除光阻，则TSV通孔制作完成；
刻蚀TSV通孔可以是孔，也可以是沟槽；孔可以是圆形的也可以是方形的、倒梯形、倒锥形等，其作用是在硅背面移除该区域的硅，使另一面的PAD露出来；该步骤通过干法刻蚀来移除TSV孔中的硅材料，但是由于事先已经在TSV通孔的上表面移除了部分绝缘层，因此后续的干法刻蚀气体会作用到绝缘层开口范围内的硅，这样在蚀刻完成后，TSV孔就变成了开口较大的结构；该干法刻蚀可以是直接从晶背刻蚀硅材料和晶圆表面的IMD绝缘层5到达PAD6表面，也可以是只刻蚀晶背的硅材料，使刻蚀停留在IMD绝缘层5上。
见图7，
（5）、TSV通孔沉积绝缘层并进行后续的TSV互联工艺；
去除光阻后，沉积TSV通孔绝缘层之前可以将TSV刻蚀之前沉积的那层薄膜先去除，再沉积TSV孔内绝缘层，此处绝缘层可以是氧化物，也可以是氮化物、碳化物、氮氧化物等有绝缘能力的薄膜，因为开口处为缓坡，所以此处沉积绝缘层比较容易，对后续的光阻涂布，金属沉积也有好处，也可以不去除TSV通孔刻蚀之前沉积的那层薄膜，或者只对那层薄膜进行减薄沉积绝缘层后，将TSV通孔底部PAD表面绝缘层去除就可以完成后续的TSV通孔互联工艺。
本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种TSV通孔的制备工艺，其特征在于：其包括以下步骤：
（1）、在晶圆背表面沉积薄膜；
（2）、曝光显影，显露出TSV通孔区域；
（3）、对晶圆背表面对应TSV通孔区域的薄膜进行刻蚀处理，使其处于TSV通孔的部位先被腐蚀掉；
（4）、对晶圆背进行干法刻蚀刻出TSV孔，去除光阻层，则TSV通孔制作完成。
2.根据权利要求1所述的一种TSV通孔的制备工艺，其特征在于：其还包括TSV孔沉积绝缘层并进行TSV互联工艺。
3.根据权利要求1所述的一种TSV通孔的制备工艺，其特征在于：步骤（1）中，沉积的薄膜为具有绝缘能力的氧化物、氮化物、碳化物、氮氧化物，或者是无机物、有机高分子材料、半导体材料、金属材料、陶瓷材料。
4.根据权利要求1所述的一种TSV通孔的制备工艺，其特征在于：步骤（1）中，沉积薄膜方式为气相沉积，或者是直接粘附、涂布、液相沉积。
5.根据权利要求1所述的一种TSV通孔的制备工艺，其特征在于：步骤（2）中，采用黄光工艺进行曝光显影。
6.根据权利要求5所述的一种TSV通孔的制备工艺，其特征在于：所述黄光工艺是正光阻或者负光阻通过光阻涂布、曝光、显影过程产生的图形，所述光阻涂布包括喷胶、旋涂光阻和干膜直接贴附。
7.根据权利要求1所述的一种TSV通孔的制备工艺，其特征在于：步骤（3）中，采用湿法工艺或者选择刻蚀速率比很高的干法工艺对薄膜进行非等向刻蚀对薄膜进行刻蚀处理。
8.根据权利要求1所述的一种TSV通孔的制备工艺，其特征在于：步骤（4）中，TSV通孔为孔或者沟槽，其形状为圆形、方形的、倒梯形、或者倒锥形。
9.根据权利要求2所述的一种TSV通孔的制备工艺，其特征在于：沉积绝缘层之前将步骤（1）沉积的薄膜去除。
10.根据权利要求2或者9所述的一种TSV通孔的制备工艺，其特征在于：所述绝缘层为具有绝缘能力的氧化物、氮化物、碳化物、氮氧化物。
CN201510051265.9A 2015-01-30 2015-01-30 一种tsv通孔的制备工艺 Active CN104600027B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510051265.9A CN104600027B (zh) 2015-01-30 2015-01-30 一种tsv通孔的制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510051265.9A CN104600027B (zh) 2015-01-30 2015-01-30 一种tsv通孔的制备工艺

Publications (2)

Publication Number Publication Date
CN104600027A true CN104600027A (zh) 2015-05-06
CN104600027B CN104600027B (zh) 2017-10-27

Family

ID=53125710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510051265.9A Active CN104600027B (zh) 2015-01-30 2015-01-30 一种tsv通孔的制备工艺

Country Status (1)

Country Link
CN (1) CN104600027B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428310A (zh) * 2015-12-16 2016-03-23 华进半导体封装先导技术研发中心有限公司 Tsv孔的制作方法
CN110937567A (zh) * 2018-09-21 2020-03-31 国家纳米科学中心 硅基四棱台状微型通孔阵列、其制备方法和应用

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814041A (en) * 1986-10-08 1989-03-21 International Business Machines Corporation Method of forming a via-hole having a desired slope in a photoresist masked composite insulating layer
US20110136338A1 (en) * 2009-12-09 2011-06-09 Electronics And Telecommunications Research Institute Method for fabricating semiconductor device
CN102299136A (zh) * 2010-06-28 2011-12-28 三星电子株式会社 半导体器件及其制造方法
US20110316166A1 (en) * 2010-06-28 2011-12-29 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with via and method of manufacture thereof
CN103280427A (zh) * 2013-06-13 2013-09-04 华进半导体封装先导技术研发中心有限公司 一种tsv正面端部互连工艺
CN103378060A (zh) * 2012-04-28 2013-10-30 上海华虹Nec电子有限公司 硅通孔及其填充方法
US20140008757A1 (en) * 2012-07-09 2014-01-09 Qualcomm Incorporated Integrating through substrate vias from wafer backside layers of integrated circuits
CN104078414A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 硅通孔及其形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814041A (en) * 1986-10-08 1989-03-21 International Business Machines Corporation Method of forming a via-hole having a desired slope in a photoresist masked composite insulating layer
US20110136338A1 (en) * 2009-12-09 2011-06-09 Electronics And Telecommunications Research Institute Method for fabricating semiconductor device
CN102299136A (zh) * 2010-06-28 2011-12-28 三星电子株式会社 半导体器件及其制造方法
US20110316166A1 (en) * 2010-06-28 2011-12-29 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with via and method of manufacture thereof
CN103378060A (zh) * 2012-04-28 2013-10-30 上海华虹Nec电子有限公司 硅通孔及其填充方法
US20140008757A1 (en) * 2012-07-09 2014-01-09 Qualcomm Incorporated Integrating through substrate vias from wafer backside layers of integrated circuits
CN104078414A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 硅通孔及其形成方法
CN103280427A (zh) * 2013-06-13 2013-09-04 华进半导体封装先导技术研发中心有限公司 一种tsv正面端部互连工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428310A (zh) * 2015-12-16 2016-03-23 华进半导体封装先导技术研发中心有限公司 Tsv孔的制作方法
CN110937567A (zh) * 2018-09-21 2020-03-31 国家纳米科学中心 硅基四棱台状微型通孔阵列、其制备方法和应用
CN110937567B (zh) * 2018-09-21 2022-12-13 国家纳米科学中心 硅基四棱台状微型通孔阵列、其制备方法和应用

Also Published As

Publication number Publication date
CN104600027B (zh) 2017-10-27

Similar Documents

Publication Publication Date Title
JP7386902B2 (ja) パッケージの構成及び製造の方法
TW202422838A (zh) 封裝核心組件及製造方法
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
KR101300587B1 (ko) 반도체 소자의 제조 방법
CN104465418A (zh) 一种扇出晶圆级封装方法
CN103700595B (zh) 一种晶圆级高深宽比tsv封装基板制备方法
CN102163559A (zh) 堆叠装置的制造方法及装置晶片处理方法
CN106057760A (zh) 半导体器件及其形成方法
US20150144883A1 (en) Forming recessed structure with liquid-deposited solution
CN104952789A (zh) 一种含高深宽比tsv的转接板的制作方法
US20090039472A1 (en) Structure and method for creating reliable deep via connections in a silicon carrier
CN104143526A (zh) 穿透硅通孔结构制作方法
CN104600027A (zh) 一种tsv通孔的制备工艺
US10332850B2 (en) Method for producing contact areas on a semiconductor substrate
CN103325700A (zh) 一种通过自底向上填充实现通孔互联的方法及其产品
CN106057786B (zh) 3d堆叠式芯片封装件
CN104600026A (zh) Cis产品tsv孔底部pad表面绝缘层的刻蚀方法
CN104952720A (zh) 一种高度可控的导电柱背部露头的形成方法
US9224708B2 (en) Method for manufacturing a conducting contact on a conducting element
TWI855065B (zh) 封裝結構及製作方法
KR101468641B1 (ko) 반도체 장치 및 그 제조 방법
US20230378047A1 (en) Semiconductor device packages with enhanced thermo-mechanical reliability
CN105428310A (zh) Tsv孔的制作方法
CN117413353A (zh) 半导体器件封装方法
CN115340058A (zh) 一种具有空腔结构的电子器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant