CN106057786B - 3d堆叠式芯片封装件 - Google Patents

Abstract

本发明公开了3D堆叠式芯片封装件，封装件，包括第一管芯、第二管芯和沿着第一管芯或第二管芯的侧壁延伸的绝缘膜。第一管芯包括设置在第一半导体衬底上的第一再分布层(RDL)和第一RDL中的导电元件。第二管芯包括设置在第二半导体衬底上的第二RDL，其中第一RDL接合至第二RDL。封装件还包括：通孔，从导电元件延伸穿过第一半导体衬底；和间隔件，介于第一半导体衬底与通孔之间。第一间隔件从导电元件延伸穿过第一半导体衬底。

Description

3D堆叠式芯片封装件

相关申请的交叉参考

本申请是2014年8月19日提交的名称为“3D Stacked-Chip Package”的第14/462，791号美国专利申请的部分继续申请，并且要求2014年4月30日提交的名称为“3D Chip-on-Wafer-on-Substrate”的第61/986，653号美国临时申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及封装件及其形成方法。

背景技术

由于各种电子组件(如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，所以半导体工业已经经历了快速增长。大多数情况下，集成密度的这种提高来自于不断地减小最小部件尺寸(如，向着小于20纳米节点的方向缩小半导体工艺节点)，这允许更多的组件集成到给定区域中。最近，随着对于小型化、更高的速度、更大的带宽以及更低的功耗和延迟的需求日益增长，对于半导体管芯的更小和更具创造性的封装技术的需要也在增长。

随着半导体技术进一步发展，作为有效的可选方式出现了堆叠式半导体器件(如，3D集成电路(3DIC))，以进一步减小半导体器件的物理尺寸。在堆叠式半导体器件中，在不同的半导体晶圆上制造诸如逻辑电路、存储器电路、处理器电路等的有源电路。可以将两个或更多的半导体晶圆安装在彼此的顶部上，以进一步减小半导体器件的物理尺寸和形状。

可以通过合适的接合技术将两个半导体晶圆或管芯接合在一起。常用的接合技术包括直接接合、化学激活接合、等离子体激活接合、阳极接合、共晶接合、玻璃浆料接合、粘合剂接合、热压接合、反应接合等。可以在堆叠式半导体晶圆之间提供电连接。堆叠式半导体器件可以提供更高的密度以及更小的物理尺寸和形状，并且允许提高的性能和更低的功耗。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种封装件，包括：第一管芯，包括：第一再分布层(RDL)，设置在第一半导体衬底上；和第一导电元件，位于第一RDL中；第二管芯，包括设置在第二半导体衬底上的第二RDL，其中，所述第一RDL接合至所述第二RDL；绝缘膜，沿着所述第一管芯的侧壁或所述第二管芯的侧壁延伸；第一通孔，从所述第一导电元件延伸穿过所述第一半导体衬底；以及第一间隔件，介于所述第一半导体衬底与所述第一通孔之间，其中，所述第一间隔件从所述第一导电元件延伸穿过所述第一半导体衬底。

在该封装件中，所述绝缘膜包括氧化硅、氮化硅、氮氧化硅或它们的组合。

在该封装件中，所述第一RDL直接接合至所述第二RDL。

在该封装件中，所述第一通孔从所述绝缘膜的顶面延伸至所述第一RDL。

在该封装件中，所述绝缘膜沿着所述第一管芯的侧壁延伸，所述封装件还包括从所述绝缘膜的顶面延伸至所述第二RDL中的第二导电元件的第二通孔，所述第二通孔设置为与所述第一管芯相邻。

该封装件还包括：第二间隔件，介于所述第二通孔与所述绝缘膜之间。

在该封装件中，所述第二间隔件从所述绝缘膜的顶面延伸至所述第二RDL。

在该封装件中，所述第二间隔件仅部分延伸穿过所述绝缘膜，并且所述第二通孔的至少一部分接触所述绝缘膜。

在该封装件中，所述第二间隔件的与所述绝缘膜相对的侧壁与所述第二通孔的侧壁基本对准。

根据本发明的另一方面，提供了一种封装件，包括：第一管芯，具有设置在第一衬底上的第一再分布层(RDL)；第二管芯，具有设置在第二衬底上的第二RDL，其中，所述第二RDL接合至所述第一RDL；第一绝缘膜，设置在所述第一管芯上方并且围绕所述第二管芯，其中，所述第一绝缘膜包括氧化硅、氮化硅、氮氧化硅或它们的组合；第一通孔，延伸穿过所述第二衬底，其中，所述第一通孔中的每一个都接触所述第一RDL或所述第二RDL中的至少一个导电元件；以及第一间隔件，将所述第一通孔与所述第二衬底电绝缘。

在该封装件中，所述第一绝缘膜在所述第二管芯上方延伸，所述第一通孔中的每一个的上部都比下部宽，并且所述第一通孔中的每一个的上部都设置在所述第二管芯上面。

该封装件还包括：第三管芯，具有设置在第三衬底上的第三RDL，其中，所述第三管芯设置在所述第一绝缘膜上方；第二绝缘膜，设置在所述第一绝缘膜上方并且围绕所述第三管芯，其中，所述第二绝缘膜包括氧化硅、氮化硅、氮氧化硅或它们的组合；第二通孔，延伸穿过所述第三衬底，其中，所述第二通孔中的每一个都接触所述第三RDL中的导电元件或所述第一通孔中的一个；以及第二间隔件，将所述第二通孔与所述第三衬底电绝缘。

在该封装件中，所述第二通孔中的至少一个从所述第二绝缘膜的顶面延伸穿过所述第二绝缘膜的底面进入所述第一RDL。

在该封装件中，所述第一通孔中的第一个接触所述第一RDL中的导电元件和所述第二RDL中的导电元件，所述第一通孔中的第一个与所述第二通孔电绝缘，并且所述第二通孔中的一个的至少一部分直接对准至所述第一通孔中的第一个上方。

在该封装件中，至少所述第一通孔中的第二个的顶部部分横向延伸越过所述第二管芯的边缘，并且所述第二通孔中的一个延伸穿过与所述第三管芯相邻的第二绝缘膜并且接触所述第一通孔中的第二个的顶部。

在该封装件中，所述第一RDL直接接合至所述第二RDL。

根据本发明的又一方面，提供了一种方法，包括：使用氧化物与氧化物接合将设置在第一半导体衬底上的第一再分布层(RDL)接合至设置在第二半导体衬底上的第二RDL，其中，所述第一RDL包括第一导电元件；围绕管芯形成绝缘膜，其中，所述管芯包括所述第一RDL或所述第二RDL；在形成所述绝缘膜之后，在所述第一半导体衬底和所述第一RDL中图案化第一开口，其中，所述第一开口延伸穿过所述第一半导体衬底并且暴露所述第一导电元件；在所述第一开口的侧壁和底面上沉积隔离层；去除所述隔离层的横向部分，而保留所述隔离层的位于所述第一半导体衬底的侧壁上的部分；以及利用导电材料来填充所述第一开口的剩余部分。

在该方法中，所述绝缘膜包括氧化硅、氮化硅、氮氧化硅或它们的组合，并且形成所述绝缘膜包括化学汽相沉积、等离子体增强的化学汽相沉积或它们的组合。

该方法还包括：在所述绝缘膜中图案化第二开口，其中，沉积所述隔离层还包括在所述第二开口的侧壁和底面上沉积所述隔离层，并且去除所述隔离层的横向部分包括保留所述隔离层的位于所述绝缘膜的侧壁上的部分；以及利用所述导电材料来填充所述第二开口的剩余部分。

该方法还包括：在去除所述隔离层的横向部分之后并且在填充所述第二开口的剩余部分之前，扩展所述第二开口以暴露所述第二RDL中的第二导电元件。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1至图15示出了根据实施例使用后通孔工艺形成晶圆上芯片结构的中间处理步骤的截面图；

图16至图20示出了根据另一实施例使用后通孔工艺形成晶圆上芯片结构的中间处理步骤的截面图；

图21至图29示出了根据实施例使用双镶嵌后通孔工艺形成晶圆上芯片结构的中间处理步骤的截面图；

图30至图35示出了根据一些实施例形成3D衬底上的晶圆上芯片(chip-on-wafer-on-substrate)结构的中间处理步骤的截面图；

图36示出了根据一些实施例的3D衬底上的晶圆上芯片结构的截面图；以及

图37示出了根据一些实施例的用于形成3D衬底上的晶圆上芯片结构的工艺流程。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述部件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。

将半导体器件接合在一起，以形成具有各种功能的封装件。在一些工艺中，使用诸如氧化物-氧化物接合的直接表面接合，通过混合接合等将管芯、晶圆或管芯和晶圆的组合接合在一起。已经发现，可以使用后通孔工艺来提供接合晶圆之间的互连。在后通孔工艺中，在管芯接合之后，来形成穿过其中一个管芯的通孔，以使用通孔开口的侧壁上的自对准绝缘间隔件提供管芯与外部连接件之间电连接。侧壁上的自对准间隔件允许更窄、更高的通孔，并且将通孔的纵横比提高至介于大约3和大约10之间。提高的纵横比导致更紧密地布置的通孔阵列。

此外，已经发现，由于可以通过本文公开的后通孔工艺的实施例来提供封装件中的管芯之间或管芯与外部连接件之间连接件，所以后通孔工艺允许堆叠很多管芯。在接合每一个管芯或管芯的层之后形成通孔。形成通孔以连接至先前接合的管芯或先前形成在下部管芯中的通孔。在顶部管芯或管芯层上方提供外部连接件，外部连接件将通孔连接至电源或提供与其他管芯、衬底、封装件等的通信连接。

图1示出了根据实施例的接合之前的晶圆104和管芯102的截面图。管芯102包括诸如半导体的管芯衬底106，该管芯衬底具有形成在其中的一个或多个有源器件。管芯再分布层(RDL)108设置在管芯衬底106上。管芯RDL 108包括一个或多个介电层和设置在该介电层中的导电元件110。管芯RDL 108形成在衬底的具有有源器件的侧面上方，其中，导电元件110连接至管芯衬底106上的有源器件。

晶圆104具有设置在晶圆衬底112上方的晶圆RDL 114。在一些实施例中，晶圆衬底112是在其中形成有一个或多个有源器件的半导体。晶圆RDL 114形成在晶圆衬底112的有源器件上方并且具有设置在介电层中的一个或多个导电元件110。在一些实施例中，可以对管芯102和/或晶圆104执行功能测试(如，电连接、压力测试等)，管芯102和/或晶圆104可以已经通过这种功能测试。例如，管芯102可以是已知的良好管芯。在一些实施例中，管芯RDL108和/或晶圆RDL 114还可以包括用于执行功能测试的探针焊盘(未明确示出)。这些探针焊盘可以设置在管芯RDL 108和/或晶圆RDL 114的暴露表面和/或边缘处，使得在功能测试期间容易使用该探针焊盘。

图2示出了根据实施例的用于接合晶圆的处理步骤的截面图。在RDL 108和114的顶面处接合管芯102和晶圆104，以形成接合界面202。管芯102和晶圆104用作封装件的基础，该封装件具有用于将封装件安装至外部器件、衬底等的连接件。在一些实施例中，例如，通过直接表面接合、金属与金属接合、混合接合或其他的接合工艺来将管芯102接合至晶圆104。直接表面接合工艺通过以下步骤来创建氧化物与氧化物接合或衬底与衬底接合：清洁和/或表面激活工艺、随后对相连的表面应用压力、加热和/或其他的接合工艺步骤。在一些实施例中，通过金属与金属接合来接合管芯102与晶圆104，通过使RDL 108和114的表面处暴露的诸如金属接合焊盘的导电元件110熔融来实现该金属与金属接合。在其他的实施例中，通过直接表面接合和金属与金属接合的组合将混合接合用于接合管芯102和晶圆104，其中RDL 108与114的表面以及RDL 108与114的表面处暴露的金属接合焊盘的表面都进行接合。在一些实施例中，对接合管芯进行烘焙、退火、加压或其他的处理，以强化或完成接合。

图3是根据实施例封装件上方形成绝缘膜302的截面图。围绕管芯102并且在晶圆RDL 114上形成绝缘膜302。在一些实施例中，例如，绝缘膜302是使用模具(未示出)来成形或塑造的模塑料，其中，在应用时该模具具有用于保持绝缘膜302的边界或其他部件。这种模具可以用于加压模制环绕管芯102的绝缘膜302，以促使绝缘膜302进入开口和凹槽，从而消除绝缘膜302中的气泡等。在实施例中，绝缘膜302是非导电材料或介电材料，诸如环氧树脂、树脂、可模制的聚合物(诸如PBO)或其他的可塑材料。例如，绝缘膜302是通过化学反应或通过干燥固化的环氧树脂或树脂。在另一实施例中，绝缘膜302是紫外线(UV)固化的聚合物。

在一些实施例中，绝缘膜302是在封装件上方形成的电介质，该电介质包括氧化物、氮化物、氮氧化物等。在这种实施例中，绝缘膜302可以包括氮化硅、氧化硅、氮氧化硅或其他的介电材料，并且可以通过化学汽相沉积(CVD)、等离子体增强的CVD(PECVD)或其他的工艺来形成该绝缘膜。已经观察到，对于绝缘膜302来说，代替模塑料使用介电材料可以导致更好的管芯/晶圆翘曲控制，这可以允许使用更薄的管芯102和晶圆104。例如，管芯102和晶圆104的每一个都可以具有约小于10μm的厚度。还观察到，对于绝缘膜302来说，代替模塑料使用介电材料允许在单一制造环境中处理图3的器件封装件，例如，不用必须将器件封装件移动至用于模制的凹凸线(bumpline)工艺环境。

在绝缘膜302形成在管芯102和晶圆104上方之后，例如，通过研磨、化学机械抛光(CMP)、蚀刻或其他的工艺来减少或平坦化绝缘膜302。在一些实施例中，在平坦化之后，绝缘膜302延伸到管芯102上方，并且在其他的实施例中，减少绝缘膜以暴露管芯102。在一些实施例中，在与绝缘膜相同的工艺中减薄或减少管芯衬底106，导致管芯102的背侧表面与绝缘膜的表面基本共面。

图4是根据实施例的将封装件安装至载体402的截面图。倒置封装件，以允许通过晶圆衬底112来利用和处理该封装件。例如，将管芯102和绝缘膜302的表面接合至玻璃载体或其他的操纵衬底。使用管芯附接膜(DAF)、粘合剂等将封装件附接至载体402。在其他的实施例中，封装件附接至载体402，其中，晶圆衬底112位于载体402上，以允许通过封装件的管芯侧来处理该封装件。在一些实施例中，还通过研磨、CMP、蚀刻或其他的工艺来减薄或减少晶圆衬底112。

图5是示出根据实施例的掩蔽晶圆衬底112的截面图。蚀刻停止层502形成在晶圆衬底112上，并且与晶圆衬底112的材料相比，由具有较高的蚀刻选择性的材料形成。另外地，与晶圆RDL 114和管芯RDL 108相比，蚀刻停止层502具有高蚀刻选择性。例如，在晶圆衬底112是硅并且RDL 114和108是氧化硅的一些实施例中，蚀刻停止层502是诸如氮化硅(SiN)的氮化物、诸如碳化硅(SiC)的碳化物、或诸如氮氧化硅(SiON)的氮氧化物，或其他的蚀刻停止材料。在这种实施例中，通过使用化学汽相沉积(CVD)、等离子体增强的CVD(PECVD)、物理汽相沉积(PVD)、外延、旋涂或其他的沉积工艺的沉积来沉积蚀刻停止层。

掩模504形成在蚀刻停止层502上方并且被图案化，以形成暴露部分蚀刻停止层502的开口506。在一些实施例中，掩模504是被沉积、曝光和显影的光刻胶。将掩模504中的开口506对准至RDL 108和114中的导电元件110上方。

图6是示出了根据实施例的对蚀刻停止层502进行蚀刻的截面图。蚀刻该蚀刻停止层502，以暴露晶圆衬底112。在一些实施例中，使用诸如四氟化碳(CF₄)或六氟化硫(SF₆)氟基蚀刻剂，通过诸如氧或氮等离子体的干等离子体蚀刻来蚀刻该蚀刻停止层502。在其他的实施例中，例如，使用硫酸(H₂SO₄)加热的磷酸(H₃PO₄)等，通过湿蚀刻来蚀刻该蚀刻停止层502。

图7是示出了根据实施例的蚀刻晶圆衬底112的截面图。对晶圆衬底112进行各向异性地蚀刻，以形成具有基本垂直的壁的通孔开口702。在一些实施例中，在与蚀刻该蚀刻停止层502分离的工艺步骤中蚀刻晶圆衬底112，以允许蚀刻停止层502用作蚀刻晶圆衬底112的掩模。例如，当晶圆衬底112是硅时，利用氯基蚀刻剂(诸如，氯气(Cl₂))的干等离子体蚀刻或利用氢氧化钾(KOH)或硝酸/氢氟酸(HNO₃/HF)混合物的湿蚀刻来蚀刻晶圆衬底112。另外地，选择性地蚀刻晶圆衬底112，其中，该蚀刻停止在晶圆RDL 114处。

图8是示出蚀刻RDL 108和114的氧化物层的截面图。在实施例中，使用包括氟化铵(NH₄F)和氢氟酸的缓冲氧化物蚀刻(BOE)来蚀刻氧化物层。RDL 108和114的氧化物层中的导电元件110用作蚀刻停止层，以允许将RDL 108和114蚀刻至不同的深度。蚀刻氧化物层使通孔开口702延伸至RDL 108和114中的导电元件110。在一些实施例中，通孔开口702延伸穿过上部导电元件110中的开口并且暴露下部导电元件110的表面。因此，单个通孔开口702可以暴露多个导电元件110的表面。另外地，在一些实施例中，通孔开口702暴露管芯RDL 108和晶圆RDL 114中的导电元件110。

图9是示出根据实施例的形成隔离层902的截面图。去除掩模504(参见图7)，并且共形介电隔离层902形成在蚀刻停止层502上方。隔离层902延伸进每一个通孔开口702中并且覆盖通孔开口702的侧壁，该侧壁包括晶圆衬底112的在通孔开口702中被暴露的部分。

在实施例中，例如，使用CVD或PECVD工艺由氮化硅来形成隔离层902。在其他的实施例中，隔离层902由氧化物、其他的氮化物、碳化物、氮氧化物、旋涂玻璃(SOG)或其他的介电材料或电绝缘材料形成。通过通孔上的预期电压来部分地确定将要形成在通孔开口702中的隔离层902的厚度。已经确定，介于大约500埃和大约5000埃之间的厚度是提供导致击穿电压大于约3.8伏的厚度。

图10是示出根据实施例的形成自对准间隔件1002的截面图。例如，使用利用氩(Ar)、氦(He)或其他环境中的氯、六氟化硫、四氟化碳或其他蚀刻剂的干等离子体蚀刻来蚀刻隔离层902(参见图9)。在一些实施例中，例如，提供具有氧气(O₂)、氮气(N₂)或其他工艺气体的蚀刻剂来增大蚀刻的选择性。在这种蚀刻中，环境维持在大约25℃和大约150℃之间并且压力介于大约10毫托和大约200毫托之间。在一些实施例中，蚀刻是各向异性的，以去除垂直方向上的材料。因此，蚀刻从封装件的水平表面上去除隔离层902的材料，从而将间隔件1002保留在封装件的侧壁表面上。例如，去除隔离层902的设置在蚀刻停止层502上的部分，然而留下隔离层902的设置在通孔开口702的侧壁上的部分。这是由于隔离层902在垂直方向上的侧壁处的厚度大于在水平表面处的厚度。另外地，在蚀刻期间暴露导电元件110的部分顶面。这是由于从顶部方向基本去除了隔离材料，随着隔离层902的定向蚀刻降低隔离层902的顶面，从而去除隔离层902的横向部分并且保留垂直部分。

已经发现，自对准间隔件1002可以形成在通孔开口702内，并且间隔件1002的自对准特征使得间隔件1002形成在通孔开口702的侧壁上。间隔件1002使形成通孔开口702的侧壁的材料与形成在通孔开口702中的通孔绝缘。具体地，间隔件1002形成在通孔开口702的侧壁上，该通孔开口702穿过晶圆衬底112，间隔件1002的外表面设置在通孔开口702的侧壁上，并且间隔件1002的内表面面向通孔开口702的内部。间隔件1002允许导电通孔形成在通孔开口702中，同时避免与晶圆衬底112以及RDL 108和114的垂直表面的电接触。在一些实施例中，间隔件1002延伸至下面的导电部件110，通过通孔开口702的所有的侧壁来屏蔽(shielding)通孔开口702。另外地，间隔件1002保持将导电元件110的部分横向表面暴露在通孔开口702中，使得随后形成的通孔可以与导电元件110电接触。因此，一些间隔件延伸至晶圆衬底112的最底部表面之下并且进入RDL 108和114，间隔件1002的内表面从导电元件110连续地延伸至晶圆衬底112的顶面或晶圆衬底的顶面上方。

在一些实施例中，通孔开口702形成在上部导电元件110上方或者穿过该上部导电元件到达下部导电元件110，通孔开口702的上部的宽度比通孔开口702的下部的宽度更宽。在这种实施例中，分离的间隔件1002形成在通孔开口702的上部部分和下部部分的侧壁上，上部间隔件和下部间隔件1002横向间隔开，以暴露上部导电元件110的横向表面。

图11是示出根据实施例的在通孔开口702中形成通孔1102的截面图。由于在将管芯102接合至晶圆104之后形成通孔1102，所以该工艺被称为后通孔工艺。在一些实施例中，延伸穿过诸如晶圆衬底112的衬底的通孔1102被称为衬底通孔(TSV)，或者可选地，由于通孔延伸穿过硅衬底而称为硅通孔。延伸穿过绝缘膜302的通孔1102被称为介电通孔(TDV)。

在一些实施例中，阻挡层(为了简洁而没有示出)形成在通孔开口702中，其中例如，该阻挡层通过CVD、PECVD或其他沉积工艺由钴(Co)、钽、钨、氮化钽(TaN)、氮化钛(TiN)等形成。通过利用诸如铜(Cu)、铝(Al)、铝铜合金(AlCu)、金、钛、钴、合金的导电材料或其他导电材料填充通孔开口702以制造通孔1102。在一些实施例中，例如，通过电化学镀(ECP)、电镀、化学镀或其他的工艺来形成通孔。在这种实施例中，例如，通过原子层沉积将晶种层(未示出)形成在阻挡层上方或间隔件和导电元件110上方。晶种层提供用于镀敷工艺的成核位置并且增大形成通孔1102的镀敷材料的均匀性。在一些实施例中，通孔1102的导电材料延伸至通孔开口702上方。例如，使用这种过填充以确保开口702被完全填充。通过研磨、CMP、抛光、蚀刻或其他的减少工艺来去除多余的材料。在形成通孔1102之后，通孔1102的顶面与蚀刻停止层502的顶面基本共面。在一些实施例中，研磨工艺去除蚀刻停止层502或降低晶圆衬底112的顶面。

通孔1102延伸穿过晶圆衬底112，以接触一个或多个导电元件110。间隔件1002使通孔1102与晶圆衬底112电绝缘，使得通过通孔1102发送的电信号不会干扰晶圆衬底112中的有源器件。在一些实施例中，通孔1102延伸穿过晶圆衬底112、晶圆RDL 114和接合界面202，以接触管芯RDL 108中的导电元件110。在这种实施例中，通过管芯RDL 108将管芯RDL108上的导电元件110电连接至管芯衬底106。因此，可以从封装件的晶圆侧形成介于管芯衬底106与外部器件或连接件之间的连接件。类似地，在一些实施例中，通孔1102延伸穿过晶圆衬底112并且接触电连接至晶圆衬底112的晶圆RDL 114中的导电元件110。因此，可以提供从管芯102或晶圆104穿过晶圆衬底112到达外部器件的电源连接或数据连接。

另外地，在一些实施例中，可以使用后通孔工艺将晶圆104电连接至管芯102。例如，可以通过接触第一导电元件和第二导电元件110的通孔1102将晶圆RDL 114中的第一导电元件110与管芯RDL 108中的第二导电元件110连接。因此，尽管RDL 108和114位于管芯102与晶圆104之间，但是也可以提供外部电连接和管芯与晶圆连接，而不需要在将管芯102接合至晶圆104之前形成诸如微凸块或焊球的分离式连接件。另外地，后通孔工艺消除了管芯与晶圆接合工艺期间的对于晶圆与管芯对准的要求。

已经发现，对于晶圆上芯片结构来说，间隔件1002提供了更低的成本和更简单的结构。另外地，间隔件1002允许通孔的高与宽的纵横比介于3和大约10之间，从而增大了芯片间连接件的密度。还发现，随着通孔1102延伸穿过晶圆衬底112，通孔1102可以更有规则地布置为穿过封装件并且提供更多异质芯片堆叠件。通孔1102的规则布置也在随后的处理或封装件安装期间提供改善的翘曲控制。

图12是示出顶部RDL绝缘层1202的截面图。在一些实施例中，诸如PBO、氧化硅、聚酰亚胺的绝缘材料或其他绝缘材料形成在蚀刻停止层502上方。一个或多个RDL开口1204形成在绝缘层1202中，以暴露通孔1102。在一些实施例中，绝缘层1202是喷射或旋涂的PBO，并且通过利用光刻工艺曝光和显影PBO来形成RDL开口1204。在其他的实施例中，通过CVD等来沉积绝缘层1202并且对该绝缘层1202进行蚀刻、激光钻孔、研磨或以其他方式进行图案化。

图13是示出根据实施例的在顶部RDL绝缘层1202中形成顶部RDL导电元件1302的截面图。例如，通过溅射、PVD、CVD、镀敷或其他沉积工艺将诸如铜的导电材料沉积在绝缘层1202上方以及RDL开口1204中。通过掩蔽和蚀刻或通过沉积之前的掩蔽来图案化沉积的导电材料。尽管为了简洁而将示出的顶部RDL导电元件1302示出为基本垂直延伸，但是应该理解，在一些实施例中，顶部RDL导电元件1302具有横向延伸的部分，以提供随后形成的层或连接件的期望布局。

图14是示出形成附加的绝缘层和导电元件以形成顶部RDL 1406的截面图。以堆叠方式形成具有导电元件1302的一个或多个顶部RDL绝缘层1202，以提供外部器件与通孔1102之间的电连接。另外地，保护层1402形成在最上面的顶部RDL绝缘层1202上方并且具有暴露顶部RDL导电元件1302的开口。在一些实施例中，保护层1402是PBO、环氧树脂、氧化物、氮化物、碳化物、氮氧化物、聚酰亚胺或其他的绝缘材料或保护材料并且如上所述沉积和图案化该保护层。

图15是示出根据实施例的形成连接件1502的截面图。一个或多个连接件1502安装在顶部RDL导电元件1302的暴露部分上。在一些实施例中，连接件1502是焊球、柱、导电凸块或其他的导电连接件。连接件1502被配置为允许将封装件安装至诸如管芯、封装件、晶圆、PCB等的目标衬底。因此，晶圆104和管芯102通过连接件1502和通孔1102与目标衬底信号连接。然后从封装件去除载体402。

尽管示出了使用后通孔工艺的晶圆上芯片封装件，以形成从封装件的晶圆侧延伸穿过晶圆衬底112到达RDL 108和114的通孔1102，但是应该理解，所公开的实施例不限于这种布置。在其他的实施例中，通孔1102形成为从封装件的管芯侧穿过管芯衬底106和绝缘膜302导达RDL 108和114。另外地，在一些实施例中，从封装件的晶圆侧和管芯侧形成通孔1102。

另外地，以上所公开的实施例不限于以上所描述的步骤和结构的顺序。图16至图20示出了根据实施例形成具有部分高度自对准间隔件的晶圆上芯片结构的中间处理步骤的截面图。

图16示出了根据实施例在封装件的绝缘膜1622中掩蔽并且蚀刻通孔开口1618的截面图。例如，如上所述将管芯1602与晶圆1604接合。管芯1602和晶圆1604分别具有管芯衬底1612和晶圆衬底1620，并且衬底1612和1620具有一个或多个有源器件。管芯RDL 1614和晶圆RDL 1616设置在相应的衬底1612和1620上并且包括具有设置在其中的导电元件1610的介电层，这些导电元件中的一些与相应的衬底1612和1620中的有源器件接触。管芯1602与晶圆1604接合在一起，使得管芯RDL 1614与晶圆RDL 1616接触并且形成接合界面1628。在一些实施例中，通过以上描述的直接表面接合、金属与金属接合或混合接合将管芯1602与晶圆1604接合。绝缘膜1622形成在管芯1602上方，并且在一些实施例中，该绝缘膜在管芯1602上方延伸。绝缘膜1622可以基本类似于如上所述的绝缘膜302。例如，绝缘膜1622可以包括通过CVD、PECVD或其他的工艺所形成的电介质，诸如氧化硅、氮化硅、氮氧化硅等。蚀刻停止层1606形成在绝缘膜1622上方。

掩模1608沉积在蚀刻停止层1606上方并且被图案化为具有设置在一个或多个导电元件1610上方的开口。使用掩模1608来控制通孔开口1618的位置，将通孔开口1618蚀刻为穿过绝缘膜1622。在实施例中，通孔开口1618延伸穿过绝缘膜1622，并且设置在管芯衬底1612上方的通孔开口1618延伸穿过管芯衬底1612到达管芯RDL 1614。与管芯衬底1612相邻且未设置在该管芯衬底上方的通孔开口1618部分地延伸穿过绝缘膜1622。

图17是示出根据实施例形成隔离层1702的截面图。去除掩模1608(参见图16)，并且共形介电隔离层1702形成在蚀刻停止层1606上方。在实施例中，如上所述形成隔离层1702。隔离层1702延伸进每一个通孔开口1618中并且覆盖通孔开口1618的侧壁，该侧壁包括管芯衬底1612的在通孔开口1618中暴露的部分。另外地，例如，隔离层1702覆盖管芯RDL1614和绝缘膜1622的在开口1618的底部处暴露的横向表面。

图18是示出根据实施例形成部分高度自对准间隔件1802的截面图。在一些实施例中，如上所述，蚀刻隔离层1702(参见图17)。蚀刻暴露了管芯RDL 1614的横向表面在通孔开口1618中介于间隔件1802之间的部分。另外地，对于与管芯RDL 1614相邻并且未设置在该管芯RDL上方的通孔开口1618来说，蚀刻暴露了形成通孔开口1618的底部的绝缘膜1622表面。

图19示出根据实施例的在形成间隔件1802之后的第二蚀刻的截面图。在一些实施例中，如上关于图8所述，选择性地蚀刻隔离层1702。通孔开口1618延伸至下面的RDL 1614和1616中的导电元件1610，以暴露导电元件1610的上表面。在这种实施例中，间隔件1802仅部分延伸穿过通孔开口1618，间隔件1802的底面设置在管芯RDL 1614上或设置在绝缘膜1622内。然而，间隔件1802在通孔开口1618中设置在管芯衬底1612的侧壁上，从而使管芯衬底1612与通孔开口1618和随后形成的通孔电绝缘。已经发现，部分高度自对准间隔件1802允许利用单个掩模蚀刻管芯RDL以及RDL 1614和1616。间隔件1802在第二蚀刻期间掩蔽管芯RDL 1614的侧壁。生成的通孔开口1618具有下部，该下部的侧壁与间隔件1802的内表面基本共面、齐平、一致或对准。在绝缘膜1622延伸至管芯衬底1612的顶面上方的一些实施例中，间隔件1802大约从管芯衬底1612的底面延伸至绝缘膜1622的顶面或延伸至该绝缘膜的顶面之上。

图20示出了根据实施例形成通孔2002的截面图。在一些实施例中，在如上关于图11所述的通孔开口1618(见图17)中形成通孔2002。通孔2002通过间隔件1802与管芯衬底1612绝缘，并且该通孔从封装件的顶面延伸穿过管芯衬底1612到达RDL 1614和1616中的导电元件1610。

尽管所描述的实施例被示出为具有使通孔2002与管芯衬底1612绝缘的部分高度间隔件1802，但是实施例不限于所描述的那些。例如，在一些实施例中，部分高度间隔件1802设置在晶圆衬底1620中，通孔2002从封装件的晶圆侧延伸至RDL 1614和1616。

图21至图29示出了根据实施例使用双镶嵌后通孔工艺形成晶圆上芯片结构的中间处理步骤的截面图。图21示出了根据实施例在接合至晶圆2104的管芯2102上方形成绝缘膜2116的截面图。管芯2102和晶圆2104分别具有包含一个或多个有源器件的管芯衬底2106和晶圆衬底2112。管芯RDL 2108和晶圆RDL 2114设置在相应的衬底2106和2112上并且包括在其中设置有导电元件2110的介电层，该导电元件中的一些与相应的衬底2106和2112中的有源器件接触。如上所述，将管芯2102与晶圆2104接合，使得管芯RDL 2108与晶圆RDL 2114接触并且形成接合界面2118。如上所述，绝缘膜2116形成在管芯2102和晶圆2104上方，并且在一些实施例中，该绝缘膜在管芯2102上方延伸。例如，绝缘膜2116可以包括通过CVD、PECVD或其他的工艺形成的电介质，诸如氧化硅、氮化硅、氮氧化硅等。

图22示出了根据实施例在封装件上形成第一掩模2202的截面图。在这种实施例中，第一掩模2202形成在绝缘膜2116上方并且被图案化以形成开口2204。在一些实施例中，第一掩模2202是被沉积、曝光和显影的光刻胶。第一掩模2202中的开口2204对准至RDL2108和2114中的导电元件2110上方。已经发现，用于形成通孔开口的双镶嵌技术允许去除蚀刻停止层和与蚀刻停止层相关的蚀刻。在这种实施例中，第一掩模2202设置在绝缘膜2116上。

图23示出了根据实施例蚀刻管芯衬底2106的截面图。通孔开口2302形成为穿过绝缘膜2116，并且穿过管芯衬底2106以暴露管芯RDL 2108。在实施例中，如上所述蚀刻通孔开口2302。与管芯衬底2106相邻的并且未设置在该管芯衬底上方的通孔开口2302延伸穿过绝缘膜2116。

图24示出了根据实施例的应用第二掩模2402的截面图。在一些实施例中，在第一蚀刻使通孔开口2302穿过管芯衬底2106之后，去除第一掩模2202。第二掩模2402形成在衬底上方并且延伸到通孔开口2302中。在一些实施例中，例如，第二掩模2402是通过旋涂、喷涂等所沉积的光刻胶。

图25示出了根据实施例图案化第二掩模2402的截面图。在一些实施例中，曝光并且显影第二掩模2402，以将第二掩模2402图案化为具有第二掩模开口2502。在一些实施例中，第二掩模开口2502比第一蚀刻之后的通孔开口2302宽，其中，第二掩模开口2502设置在通孔开口2302上方。另外地，在一些实施例中，第二掩模开口2502限定用于从通孔开口横向延伸的金属线的开口，以提供与随后形成在通孔开口2302的下部中的通孔的电连接。

图26示出根据实施例蚀刻RDL 2108和2114的截面图。蚀刻RDL 2108和2114，并且去除第二掩模2402。在一些实施例中，使用时间模式蚀刻工艺，使得蚀刻工艺蚀刻预定深度。利用第二掩模的蚀刻导致通孔开口2302的上部具有比通孔开口2302的下部更宽的宽度。时间模式蚀刻控制通孔开口2302的上部的深度，并且导致通孔开口2302的下部向下延伸，以暴露下面的导电元件2110。

图27是示出根据实施例形成隔离层2702的截面图。共形介电隔离层2702形成在绝缘膜2116上方并且延伸到通孔开口2302中。在实施例中，如上所述形成隔离层2702。隔离层2702延伸到每一个通孔开口2302中并且覆盖通孔开口2302的侧壁，该侧壁包括管芯衬底2106暴露在通孔开口2302中的部分。

图28是示出根据实施例形成自对准间隔件2802的截面图。在一些实施例中，如上所述，蚀刻隔离层2702(见图27)，以去除隔离层2702的横向部分并且保留通孔开口2302的侧壁上的间隔件2802。间隔件2802使管芯衬底2106与通孔开口2302和导电元件2110的顶面的暴露部分绝缘。在一些双镶嵌实施例中，分离的间隔件2802形成在通孔开口2302的上部部分和下部部分中，上部间隔件和下部间隔件2802相互横向分离并且暴露绝缘膜2116的横向表面。另外地，下部间隔件2802从RDL 2108和2114中的导电元件2110延伸至管芯衬底2106上方并且延伸到绝缘膜2116中。

图29是示出了根据实施例在通孔开口2302中形成通孔2902的截面图。在一些实施例中，如上所述形成通孔2902。通过间隔件2802使通孔2902与管芯衬底2106绝缘，并且该通孔从绝缘膜2116的顶面延伸至导电元件2110。在一些实施例中，通孔2902的顶部部分横向延伸穿过绝缘膜2116的顶部部分，以形成绝缘膜2116中的顶部RDL的第一层。在第二蚀刻之后形成的间隔件2802允许在通孔开口2302内形成具有完整高度的间隔件。在一些实施例中，阻挡层、晶种层和金属层形成在通孔开口2302中，然后通过CMP等来减少。因此，不连续的阶梯形式形成的顶部RDL的第一层的导电元件可以合并为通孔形成工艺，以降低成本并且增大产量。

图30至图35示出了在形成具有通过后通孔工艺形成的多组通孔的晶圆上芯片结构的中间处理步骤的截面图，允许三个或更多的管芯堆叠在3D衬底上的晶圆上芯片的封装件中。已经发现，后通孔工艺可以用于为具有10μm或更小的间距的堆叠式管芯提供芯片间连接，并且在堆叠式芯片之间提供改进的间距而不需要焊球或微凸块。另外地，后通孔工艺允许管芯直接接合而不需要在接合工艺期间使接合的RDL中的金属焊盘接触。由于后通孔工艺可以在与穿过堆叠式管芯的通孔相同的工艺步骤中形成穿过绝缘膜的通孔，所以后通孔工艺还允许堆叠不同宽度的管芯而不需要附加的工艺步骤，并且允许使用多输出通孔布局。

图30示出了根据实施例形成具有多层通孔的封装件3000的最初步骤的截面图。最初，提供第一管芯3002。将一个或多个第二管芯3008安装在第一管芯3002上。第一管芯3002具有第一衬底3004和第一RDL 3006，并且每一个第二管芯3008都具有第二衬底3010和第二RDL 3012。导电元件3014设置在RDL 3006和3012中，并且电连接至相应的衬底3004和3010。在一些实施例中，通过直接接合技术将第二管芯3008接合至第一管芯3002。例如，在一些实施例中，第二管芯3008具有使用氧化物与氧化物接合而接合至第一RDL 3006的第二RDL3012。在其他的实施例中，使用混合接合技术或其他的接合技术，利用粘合剂将第二管芯3008接合至第一管芯3002。

尽管本文示出的实施例示出了两个第二管芯3008接合至单个第一管芯3002，但是实施例旨在用作说明性的，并不旨在进行限定。例如，在其他的实施例中，单个第二管芯3008接合至单个第一管芯3002，或接合至多个第一管芯3002。另外地，第二管芯3008被示出为比第一管芯3002更窄，以在第一RDL 3006上面保留未被任一个第二管芯3008覆盖的空间。然而，为了说明多输出布置，示出第二管芯3008相对于第一管芯3002的宽度和布置，并该宽度和布置并不旨在进行限定。

第一绝缘膜3016形成在第一管芯3002和第二管芯3008上方。在实施例中，如上关于图3、16或21所述形成第一绝缘膜3016。例如，第一绝缘膜3016可以包括通过CVD、PECVD等形成的电介质，诸如氧化硅、氮化硅、氮氧化硅等。在一些实施例中，绝缘膜3016在第二管芯3008上方延伸并且填充第二管芯3008之间的区域以及与第一管芯3002上方的第二管芯相邻的区域。在其他的实施例中，平坦化第一绝缘膜3016，以与第二衬底3010的顶面大约齐平或共面。

图31示出了根据一些实施例形成穿过第二管芯3008到达第一RDL 3006和第二RDL3012的第一通孔3102的截面图。为了方便，各个第一通孔3102A至3102F中的多个第一通孔统称为第一通孔3102。本文将第一通孔3102示出为通过如图21至图29所示的双镶嵌后通孔技术来形成，然而其他的后通孔技术可以用于形成通孔3102。例如，在一些实施例中，根据图1至图15所描述的实施例，第一通孔3102形成为具有完整的间隔件，或者根据图16至图20所描述的实施例，形成为具有部分高度的间隔件。

第一通孔3102形成为穿过第二管芯3008到达RDL 3006和3012中的导电元件3014，该导电元件将第一通孔3102电连接至第一衬底3004或第二衬底3010。在一些实施例中，第一通孔3102将第一衬底3004连接至其中一个第二衬底3010。例如，第一通孔3102D连接至其中一个第二RDL 3012中的导电元件3014和第一RDL 3006中的导电元件3014，以提供第一管芯3002与第二管芯3008之间的芯片间连接。另外地，在一些实施例中，第一通孔3102F延伸穿过与第二管芯3008相邻的第一绝缘膜3016到达第一RDL 3006中的导电元件3014。在一些实施例中，在多输出配置中，第一通孔3102E具有横向延伸穿过第一绝缘膜3016的部分。

图32示出了根据一些实施例在封装件3000上安装第三管芯3202的截面图。第三管芯3202具有第三衬底3204和第三RDL 3206并且被安装在第二管芯3008上方。第三RDL 3206具有连接至第三衬底3204的一个或多个导电部件3104。在第一绝缘膜3016在第二管芯3008上方延伸的实施例中，将第三管芯3202安装在第一绝缘膜3016的顶面上，并且在通过第一绝缘膜3016暴露第二管芯3008的实施例中，将第三管芯3202安装在第二管芯3008上以及第一绝缘膜3016的顶面上。通过直接表面接合或其他的工艺，利用管芯附接膜(DAF)、粘合剂将第三管芯3202安装至封装件。围绕第三管芯3202形成第二绝缘膜3208，并且在一些实施例中，如上关于第一绝缘膜3106所述，形成该第二绝缘膜。例如，第二绝缘膜3208可以包括通过CVD、PECVD或其他的工艺形成的电介质，诸如氧化硅、氮化硅、氮氧化硅等。在其他的实施例中，在将第三管芯3202安装至封装件3000之前，围绕第三管芯3202形成第二绝缘膜3208。

第三管芯3202被示出为直接安装在第一绝缘膜3106的顶面上，然而，实施例不限于这种结构。在其他的实施例中，在安装第三管芯3202之前，在封装件3000上方形成一个或多个中间层(未示出)。例如，介电层、保护层、钝化层或其他层形成在第一绝缘膜3016或第二管芯3008上方，第三管芯3202安装至中间层。

图33示出了根据一些实施例形成穿过第三管芯3202和第二绝缘膜3208的第二通孔3302的截面图。为了方便，各个第二通孔3302A至3302G中的多个第二通孔统称为第二通孔3302。与第一通孔3102类似，本文将第二通孔3302示出为通过双镶嵌后通孔工艺形成，但是在其他的实施例中，形成有完整高度间隔件或部分高度间隔件。另外地，尽管第一通孔3102和第二通孔3302被示出为使用相同的技术形成，但是在一些实施例中，使用不同的通孔形成技术来形成通孔的不同层。

在一些实施例中，一个或多个第二通孔3302延伸穿过第三衬底3204，以接触第三RDL 3206中的导电元件3104。例如，第二通孔3302D和3302E延伸至第三RDL 3206中的导电元件3104，以在第三衬底3204与随后形成的外部连接件之间提供例如电源连接或通信连接。在这种实例中，第二通孔3302D和3302E终止于第三RDL 3206内并且与第一绝缘膜3016绝缘。这允许第一通孔3102位于第二通孔3302下面而不接触第二通孔3302。例如，第一通孔3102D在第一管芯3002与第二管芯3008之间提供芯片间连接，而不需要连接至外部连接件，并且可以在终止于第三RDL 3206内的第二通孔3302D的下面对准。因此，第一通孔3102D与第二通孔3302电绝缘。在另一实例中，第一通孔3102E从终止于第三RDL 3206中的第二通孔3302E下方横向延伸。诸如第二通孔3302F的不同的第二通孔3302在第一通孔3102E与随后形成的外部连接件之间提供连接。

另外地，在一些实施例中，一个或多个第二通孔3302延伸穿过第三RDL 3206，以接触第一通孔3102的顶面。例如，第二通孔3302B延伸穿过第三RDL 3206并且接触第一通孔3102B的顶面，以在第一衬底3004与随后形成的外部连接件之间提供例如电源连接或通信连接。

在一些实施例中，一个或多个第二通孔3302接触第三RDL 3206中的导电元件3104和第一通孔3102。因此，可以在第三衬底3204与第一衬底3004或第二衬底3010之间提供通信连接。例如，第二通孔3302A接触第三RDL 3206中的导电元件3104并且延伸穿过导电元件3104，以接触第一通孔3102A。第一通孔3102A接触第二RDL 3012中的导电元件3104，该导电元件转而连接至第二衬底3010。类似地，第二通孔3302C接触第三RDL 3206中的导电元件3104，并且延伸穿过导电元件3104，以接触第一通孔3102C。第一通孔3102C接触第一RDL3006中的导电元件3104，该导电元件转而连接至第一衬底3004。因此，通过第一通孔3102和第二通孔3302的方式在第三衬底3204与第一衬底3004或第二衬底3010之间提供芯片间连接。

在一些实施例中，第一管芯3002比第三管芯3202宽。在这种实施例中，第二绝缘膜3208的一部分设置在与第三管芯3202相邻的第一绝缘膜3016上方。第二通孔3302形成为穿过第二绝缘膜3208中与第三管芯3202相邻的部分。例如，在一些实施例中，第二通孔3302G延伸穿过第二绝缘膜3208，以接触延伸到第一RDL 3006中的标准的或垂直的第一通孔3102F的顶面，并且接触导电元件3014。在另一实例中，第二通孔3302F延伸穿过第二绝缘膜3208，以接触第一通孔3102E中以多输出配置的方式横向延伸穿过第一绝缘膜3016的部分顶面。因此，可以提供与第一管芯或第二管芯3008的电源连接或数据连接，而不需要第二通孔3102穿过第三管芯3202。例如，当第三管芯3202比第一管芯3002窄时使用这种配置。

另外地，尽管本文中将第三管芯3202示出为具有与多个第二管芯3008相同的宽度，但是在一些实施例中，该多个第二管芯3008延伸越过第三管芯3202的边缘。在这种实施例中，第二通孔3302直接设置在第二管芯3008上方。第二通孔3302延伸穿过第二绝缘膜3208，以接触垂直延伸穿过第二管芯3008的第一通孔3102。可选地，在其他的实施例中，第三管芯3202比多个第二管芯3008宽，并且延伸越过该多个第二管芯3008的边缘。在这种实施例中，一个或多个第二通孔3302设置为与第二管芯3008横向相邻或设置在该第二管芯的边缘外部，并且延伸穿过第三管芯3202，以接触延伸穿过第一绝缘膜3016中与第二管芯3008相邻的部分的第一通孔3102。另外地，在一些实施例中，通过每一个第一通孔3102和第二通孔3302都延伸穿过衬底使用多输入布置。在这种实施例中，第一管芯3002、第二管芯3008和第三管芯3202具有基本对准的边缘，去除通孔3102F/3302G或3302F。

尽管本文中所示出的封装件3000示出了三层管芯，但是封装件3000不限于这种实施例。在其他的实施例中，一个或多个附加层形成在第三管芯3202上方，附加的通孔延伸穿过每一层，以接触下面的层中通孔。此外，在一些实施例中，形成穿过封装件3000的顶侧和底侧的通孔。在这种实施例中，附加层和附加管芯形成在封装件的两侧。

图34示出了根据一些实施例的在第二绝缘膜3208上方形成顶部RDL 3402的截面图。在一些实施例中，使用与如上关于图12至图15所述的那些工艺类似的工艺来形成顶部RDL 3402、保护层3406和连接件3408。顶部RDL 3402具有顶部RDL介电层3404，该顶部RDL介电层具有将一个或多个第二通孔3302连接至连接件3408的一个或多个顶部RDL导电元件3410。保护层3406设置在顶部RDL 3402上方，连接件3408延伸穿过保护层3406中的开口，以接触顶部RDL导电元件3410。连接件3408电连接至第二通孔3302，以通过通孔对3302B/3102B或3102F/3302G提供与第一管芯3002的电源连接或数据连接，或通过通孔对3102E/3302F提供与第二管芯3008的电源连接或数据连接，或通过通孔3302D或3302E提供与第三管芯3202的电源连接或数据连接。

在一些实施例中，在第三管芯3202与第一管芯3002或第二管芯3008之间提供芯片间连接的第二通孔3302与连接件3408电绝缘，而提供与管芯3002、3008或3202的电源连接或数据连接的第二通孔3302电连接至连接件3408。例如，第二通孔3302A接触第三RDL 3206中的导电元件3104和第一通孔3102A。第一通孔3102A转而接触第二RDL 3012中的导电元件3104。因此，通过第二通孔3302A和第一通孔3102A的方式在第三管芯3202与第二管芯3008之间提供芯片间连接。在这种实例中，第二通孔3302未连接至连接件3408并且通过顶部RDL介电层3404而在顶面处是电绝缘的。

由于一些第二通孔3302与连接件3408绝缘，所以不需要顶部RDL导电元件3410位于一些第二通孔3302上方或连接至这些第二通孔。因此，在一些实施例中，连接件3408的间距或布置与第二通孔3302的间距和布置不同。另外地，一些顶部RDL导电元件3410在与连接件3408绝缘的第二通孔3302上方横向延伸。

图35示出了根据一些实施例的将封装件3000安装在第二封装件3502上的截面图。通过连接件3408将封装件3000安装至第二封装件3502，该第二封装件可以是衬底、管芯、PCB、芯片或其他表面。在一些实施例中，第二封装件3502具有与连接件3408相对的一个或多个第二连接件3504。另外地，在一些实施例上，通过粘合层3508或通过其他接合材料或热粘合剂将诸如热吸收器3506的散热结构附接至封装件3000。另外地，尽管未示出，但是在一些实施例中，附加的管芯安装在第二封装件3502上并且通过第二封装件与封装件3000电通信连接。

图36示出了根据一些其他实施例将封装件3000安装至不同的封装部件的截面图。通过连接件3408将封装件3000安装至中间板3602。用于结构支撑的底部填充物可以分配为环绕连接件3408，并且附加的封装部件3606也可以接合至中间板3602的与封装件3000相同的表面。在一些实施例中，封装部件3606可以包括管芯、管芯堆叠件、其他的封装件、它们的组合等。例如，封装部件3606可以包括动态随机存取存储器(DRAM)管芯和/或DRAM管芯堆叠件。绝缘膜3610(如，氧化物、氮化物、氮氧化物或模塑料)可以分配为环绕封装件3000和封装部件3606。在一些实施例中，中间板3602具有与封装件3000相对的一个或多个第二连接件3608。中间板3602内的导电部件3604可以提供到达第二连接件3608的电布线，并且第二连接件3608可以将中间板3602接合至封装件衬底3612。附加部件3614(如，表面安装器件(SMD)、其他的管芯、管芯堆叠件和/或封装件)也可以设置在封装件衬底3612的与封装件3000/中间板3602相同的一侧上。另外地，在一些实施例中，通过粘合层3620或通过其他的接合材料或热粘合剂将散热结构3618附接至封装件3000和封装件衬底3612。因此，如图36所示，以上描述的封装件3000包含在具有其他的封装部件(诸如其他管芯、管芯堆叠件、中间板、封装件衬底、SMD等)的示例性封装件结构中。

图37示出了根据各个实施例的用于形成半导体封装件的示例性工艺流程3700。在步骤3702中，第一半导体衬底上的第一RDL接合至第二半导体衬底上的第二RDL。例如，第一RDL/半导体衬底可以设置在管芯中，并且第二RDL/半导体衬底可以设置在晶圆中，并且接合可以包括将管芯接合至晶圆。在步骤3704中，绝缘膜形成为环绕管芯。在步骤3706中，图案化第一半导体衬底和第一RDL以包括暴露第一RDL中的导电元件的开口。在步骤3708中，隔离层沉积在开口的侧壁和底面上。在步骤3710中，去除隔离层的横向部分，以保留隔离层的位于第一半导体衬底的侧壁上的部分。因此，侧壁间隔件形成在第一半导体衬底中。在一些实施例中，侧壁间隔件使第一半导体衬底与随后形成的导电通孔绝缘。在步骤3712中，利用导电材料来填充开口的剩余部分以形成导电通孔。

根据实施例的封装件包括第一管芯、第二管芯和沿着第一管芯或第二管芯的侧壁延伸的绝缘膜。第一管芯包括设置在第一半导体衬底上的第一再分布层(RDL)和第一RDL中的导电元件。第二管芯包括设置在第二半导体衬底上的第二RDL，其中第一RDL接合至第二RDL。封装件还包括：通孔，从导电元件延伸穿过第一半导体衬底；和间隔件，介于在第一半导体衬底与通孔之间。第一间隔件从导电元件延伸穿过第一半导体衬底。

根据另一实施例，封装件包括第一管芯、第二管芯和设置在第一管芯上方并且围绕第二管芯的绝缘膜。第一管芯包括设置在第一衬底上的第一再分布层(RDL)，并且第二管芯包括设置在第二衬底上的第二RDL。第二RDL接合至第一RDL。绝缘膜包括氧化硅、氮化硅、氮氧化硅或它们的组合。封装件还包括：通孔，延伸穿过第二衬底；和间隔件，将通孔与第二衬底电绝缘。每一个通孔都与第一RDL或第二RDL中的至少一个导电元件接触。

根据实施例的一种方法包括使用氧化物与氧化物接合将第一再分布层(RDL)接合至第二RDL。第一RDL和第二RDL分别设置在第一和第二半导体衬底上。方法还包括：围绕管芯(包括第一RDL或第二RDL)形成绝缘膜，并且在形成绝缘膜之后在第一RDL和第一半导体衬底中图案化第一开口。第一开口延伸穿过第一半导体衬底并且暴露导电元件。隔离层设置在第一开口的侧壁和底面上，去除隔离层的横向部分，而保留隔离层的位于第一半导体衬底的侧壁上的部分。利用导电材料来填充第一开口的剩余部分。

上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (19)

1.一种封装件，包括：

第一管芯，包括：

第一再分布层(RDL)，设置在第一半导体衬底上；和

第一导电元件，位于第一RDL中；

第二管芯，包括设置在第二半导体衬底上的第二RDL，其中，所述第一RDL接合至所述第二RDL；

绝缘膜，沿着所述第一管芯的侧壁或所述第二管芯的侧壁延伸；

第一通孔，从所述第一导电元件延伸穿过所述第一半导体衬底；以及

第一间隔件，介于所述第一半导体衬底与所述第一通孔之间，其中，所述第一间隔件从所述第一导电元件延伸穿过所述第一半导体衬底，

其中，所述第一通孔的至少一个从所述绝缘膜的顶面穿过所述绝缘膜的底面延伸至所述第一RDL。

2.根据权利要求1所述的封装件，其中，所述绝缘膜包括氧化硅、氮化硅、氮氧化硅或它们的组合。

3.根据权利要求1所述的封装件，其中，所述第一RDL直接接合至所述第二RDL。

4.根据权利要求1所述的封装件，其中，所述绝缘膜沿着所述第一管芯的侧壁延伸，所述封装件还包括从所述绝缘膜的顶面延伸至所述第二RDL中的第二导电元件的第二通孔，所述第二通孔设置为与所述第一管芯相邻。

5.根据权利要求4所述的封装件，还包括：第二间隔件，介于所述第二通孔与所述绝缘膜之间。

6.根据权利要求5所述的封装件，其中，所述第二间隔件从所述绝缘膜的顶面延伸至所述第二RDL。

7.根据权利要求5所述的封装件，其中，所述第二间隔件仅部分延伸穿过所述绝缘膜，并且所述第二通孔的至少一部分接触所述绝缘膜。

8.根据权利要求7所述的封装件，其中，所述第二间隔件的与所述绝缘膜相对的侧壁与所述第二通孔的侧壁对准。

9.一种封装件，包括：

第一管芯，具有设置在第一衬底上的第一再分布层(RDL)；

第二管芯，具有设置在第二衬底上的第二RDL，其中，所述第二RDL接合至所述第一再分布层；

第一绝缘膜，设置在所述第一管芯上方并且围绕所述第二管芯，其中，所述第一绝缘膜包括氧化硅、氮化硅、氮氧化硅或它们的组合；

第一通孔，延伸穿过所述第二衬底，其中，所述第一通孔中的每一个都接触所述第一再分布层或所述第二RDL中的至少一个导电元件；以及

第一间隔件，将所述第一通孔与所述第二衬底电绝缘，

其中，所述第一绝缘膜在所述第二管芯上方延伸，并且所述第一通孔中的每一个的上部都设置在所述第二管芯上面。

10.根据权利要求9所述的封装件，其中，所述第一通孔中的每一个的上部都比下部宽。

11.根据权利要求9所述的封装件，还包括：

第三管芯，具有设置在第三衬底上的第三RDL，其中，所述第三管芯设置在所述第一绝缘膜上方；

第二绝缘膜，设置在所述第一绝缘膜上方并且围绕所述第三管芯，其中，所述第二绝缘膜包括氧化硅、氮化硅、氮氧化硅或它们的组合；

第二通孔，延伸穿过所述第三衬底，其中，所述第二通孔中的每一个都接触所述第三RDL中的导电元件或所述第一通孔中的一个；以及

第二间隔件，将所述第二通孔与所述第三衬底电绝缘。

12.根据权利要求11所述的封装件，其中，所述第二通孔中的至少一个从所述第二绝缘膜的顶面延伸穿过所述第二绝缘膜的底面进入所述第一再分布层。

13.根据权利要求11所述的封装件，其中，所述第一通孔中的第一个接触所述第一再分布层中的导电元件和所述第二RDL中的导电元件，所述第一通孔中的第一个与所述第二通孔电绝缘，并且所述第二通孔中的一个的至少一部分直接对准至所述第一通孔中的第一个上方。

14.根据权利要求11所述的封装件，其中，至少所述第一通孔中的第二个的顶部部分横向延伸越过所述第二管芯的边缘，并且所述第二通孔中的一个延伸穿过与所述第三管芯相邻的第二绝缘膜并且接触所述第一通孔中的第二个的顶部。

15.根据权利要求9所述的封装件，其中，所述第一再分布层直接接合至所述第二RDL。

16.一种形成封装件的方法，包括：

使用氧化物与氧化物接合将设置在第一半导体衬底上的第一再分布层(RDL)接合至设置在第二半导体衬底上的第二RDL，其中，所述第一再分布层包括第一导电元件；

围绕管芯形成绝缘膜，其中，所述管芯包括所述第一再分布层或所述第二RDL；

在形成所述绝缘膜之后，在所述第一半导体衬底和所述第一再分布层中图案化第一开口，其中，所述第一开口延伸穿过所述第一半导体衬底并且暴露所述第一导电元件；

在所述第一开口的侧壁和底面上沉积隔离层；

去除所述隔离层的横向部分，而保留所述隔离层的位于所述第一半导体衬底的侧壁上的部分；以及

利用导电材料来填充所述第一开口的剩余部分。

17.根据权利要求16所述的方法，其中，所述绝缘膜包括氧化硅、氮化硅、氮氧化硅或它们的组合，并且形成所述绝缘膜包括化学汽相沉积、等离子体增强的化学汽相沉积或它们的组合。

18.根据权利要求16所述的方法，还包括：

在所述绝缘膜中图案化第二开口，其中，沉积所述隔离层还包括在所述第二开口的侧壁和底面上沉积所述隔离层，并且去除所述隔离层的横向部分包括保留所述隔离层的位于所述绝缘膜的侧壁上的部分；以及

利用所述导电材料来填充所述第二开口的剩余部分。

19.根据权利要求18所述的方法，还包括：在去除所述隔离层的横向部分之后并且在填充所述第二开口的剩余部分之前，扩展所述第二开口以暴露所述第二RDL中的第二导电元件。