CN115831862B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN115831862B CN115831862B CN202211437675.3A CN202211437675A CN115831862B CN 115831862 B CN115831862 B CN 115831862B CN 202211437675 A CN202211437675 A CN 202211437675A CN 115831862 B CN115831862 B CN 115831862B
- Authority
- CN
- China
- Prior art keywords
- wafer
- groove
- layer
- etching
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 85
- 239000000463 material Substances 0.000 claims abstract description 61
- 230000000903 blocking effect Effects 0.000 claims abstract description 20
- 239000012790 adhesive layer Substances 0.000 claims abstract description 17
- 238000011049 filling Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 207
- 239000002346 layers by function Substances 0.000 claims description 15
- 239000003292 glue Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 230000002633 protecting effect Effects 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 168
- 229920002120 photoresistant polymer Polymers 0.000 description 44
- 238000010586 diagram Methods 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 13
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 241000724291 Tobacco streak virus Species 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004943 liquid phase epitaxy Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006552 photochemical reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开实施例提供一种半导体结构及其形成方法，该方法包括：提供第一晶圆；沿第一表面，对第一晶圆进行第一深度的刻蚀形成第一凹槽；在第一凹槽中填充第一材料形成阻挡结构；提供第二晶圆；键合第一晶圆的第一表面与第二晶圆；沿第二表面，对第一晶圆进行第二深度的刻蚀形成第二凹槽，第一材料从第二凹槽的底部暴露；去除第一凹槽中的第一材料，使第一凹槽与第二凹槽形成贯通的第三凹槽。本公开实施例中在刻蚀形成第一凹槽时，通过对第一凹槽填充第一材料，形成了对键合胶层具有阻挡、保护作用的阻挡结构。后续在刻蚀形成第二凹槽时，由于阻挡结构对键合胶层的保护作用，可以减少对键合胶层的刻蚀损失，使其不易产生孔洞等问题。
Description
技术领域
本公开实施例涉及半导体技术领域，涉及但不限于一种半导体结构及其形成方法。
背景技术
随着半导体技术的不断发展，3D-IC(三维集成电路)技术得到了广泛的应用，其是利用TSV(穿过硅基板的垂直电互连，Through-Silicon Via)技术实现了芯片内部垂直方向的电互连。现有技术中，采用TSV工艺制孔时，可以将待制孔晶圆与承载晶圆键合在一起，然后对待制孔晶圆进行制孔，由于待制孔晶圆与承载晶圆的键合面具有临时键合胶层，对待制孔晶圆进行刻蚀时，会对临时键合胶层产生破坏，出现空洞，这会影响键合的质量。进一步地，若后续还需对制得的孔沉积导电材料时，导电材料可沉积到空洞中，甚至依附在待制孔晶圆的键合面所在的表面上，而这是不被期望的。
发明内容
有鉴于此，本公开实施例提供一种半导体结构及其形成方法。
第一方面，本公开实施例提供一种半导体结构的形成方法，包括：
提供第一晶圆；所述第一晶圆具有相对的第一表面和第二表面；
沿所述第一表面，对所述第一晶圆进行第一深度的刻蚀形成第一凹槽；
在所述第一凹槽中填充第一材料形成阻挡结构；
提供第二晶圆；
键合所述第一晶圆的所述第一表面与所述第二晶圆；
沿所述第二表面，对所述第一晶圆进行第二深度的刻蚀形成第二凹槽，所述第一材料从所述第二凹槽的底部暴露；
去除所述第一凹槽中的第一材料，使所述第一凹槽与所述第二凹槽形成贯通的第三凹槽。
在一些实施例中，所述方法还包括：
在所述第一晶圆的第一表面和/或所述第二晶圆的表面涂覆键合胶。
在一些实施例中，所述方法还包括：
在所述第三凹槽的侧壁沉积第二材料形成功能层。
在一些实施例中，所述提供第一晶圆包括：
提供具有多层堆叠的器件层和介质层的第一晶圆。
在一些实施例中，所述提供具有多层堆叠的器件层和介质层的第一晶圆包括：
提供第三晶圆和第四晶圆；所述第三晶圆包括第一介质层、位于所述第一介质层上的第一器件层以及位于所述第一器件层上的第二介质层；所述第四晶圆包括第二器件层以及位于所述第二器件层上的第三介质层；
将所述第一介质层的表面和所述第三介质层的表面进行键合形成具有所述多层堆叠的器件层和介质层的所述第一晶圆。
在一些实施例中，所述对所述第一晶圆进行第一深度的刻蚀形成第一凹槽包括：
沿所述第二器件层的表面，所述第一晶圆进行第一深度的刻蚀形成第一凹槽；所述第一深度大于或等于所述第二器件层的厚度、所述第一介质层的厚度以及所述第二介质层的厚度之和。
在一些实施例中，所述对所述第一晶圆进行第二深度的刻蚀形成第二凹槽包括：
沿所述第三介质层的表面，以阻挡结构作为刻蚀停止层对所述第一晶圆进行第二深度的刻蚀形成第二凹槽；所述第二深度大于或等于所述第三介质层的厚度以及所述第二器件层的厚度之和。
在一些实施例中，所述在所述第一凹槽中填充第一材料包括：
在所述第一凹槽中及所述第一表面上沉积所述第一材料；
去除所述第一表面上覆盖的所述第一材料，并保留在所述第一凹槽中填充的第一材料。
在一些实施例中，对所述第一晶圆进行第一深度的刻蚀形成第一凹槽之前，所述方法还包括：
提供第五晶圆；
键合所述第一晶圆的第二表面与所述第五晶圆，其中，所述第五晶圆用于承载所述第一晶圆。
在一些实施例中，对所述第一晶圆进行第二深度的刻蚀形成第二凹槽之前，所述方法还包括：
去除所述第五晶圆。
在一些实施例中，所述对所述第一晶圆进行第一深度的刻蚀形成第一凹槽包括：
在所述第一晶圆的所述第一表面上形成第一掩模层；
基于所述第一掩模层形成第一开口；
基于所述第一开口对所述第一晶圆进行第一深度的刻蚀形成第一凹槽。
在一些实施例中，所述第一凹槽在所述第一表面上的第一宽度大于或等于所述第一凹槽底面的第二宽度。
在一些实施例中，对所述第一晶圆进行第二深度的刻蚀形成第二凹槽包括：
在所述第一晶圆的所述第二表面上形成第二掩模层；
基于所述第二掩模层形成第二开口；
基于所述第二开口对所述第一晶圆进行第二深度的刻蚀形成第二凹槽。
在一些实施例中，所述第二凹槽在所述第二表面上的第三宽度大于或等于所述第二凹槽底面的第四宽度。
第二方面，本公开实施例还提供一种半导体结构，包括：
如上述实施例任一所述的方法形成的半导体结构。
本公开实施例中通过对第一晶圆的上下表面进行分步刻蚀形成贯通的第三凹槽。第一方面，在刻蚀形成第一凹槽时，通过对第一凹槽填充第一材料，将第一凹槽填满，使得后续在第一晶圆的表面上涂覆键合胶时，能将键合胶均匀的涂覆在第一晶圆的第一表面上，从而增加了后续键合的强度。第二方面，第一材料填满第一凹槽后，形成了对键合胶层具有阻挡、保护作用的阻挡结构。后续在刻蚀形成第二凹槽时，由于阻挡结构对键合胶层的保护作用，可以减少对键合胶层的刻蚀损失，使其不易产生孔洞等问题，从而进一步避免了形成第三凹槽后的第一晶圆与第二晶圆之间的键合强度的损失。第三方面，由于阻挡结构的存在，即使在刻蚀形成第二凹槽时，即使产生了过刻蚀现象，也不会对键合强度造成影响。
附图说明
图1A至图1H为一些实施例中提供的形成一种具有通孔的半导体结构及其中间结构的示意图；
图2为本公开实施例提供一种半导体结构的形成方法的流程图；
图3为本公开实施例提供的一种第一晶圆的示意图；
图4为本公开实施例提供的一种包括第一凹槽的半导体结构的示意图；
图5为本公开实施例提供的一种包括阻挡结构的半导体结构的示意图；
图6为本公开实施例提供的一种包括键合胶层的半导体结构的示意图；
图7为本公开实施例提供的一种包括第二凹槽的半导体结构的示意图；
图8为本公开实施例提供的一种包括贯通的第三凹槽的半导体结构的示意图；
图9为本公开实施例提供的一种包括功能层的半导体结构的示意图；
图10为本公开实施例提供的另一种第一晶圆的示意图；
图11为本公开实施例提供的第三晶圆的示意图；
图12为本公开实施例提供的第四晶圆的示意图；
图13为本公开实施例提供的一种包括键合的第一晶圆与第五晶圆的半导体结构的示意图；
图14为本公开实施例提供的另一种包括第一凹槽的半导体结构的示意图；
图15为本公开实施例提供的另一种包括阻挡结构的半导体结构的示意图；
图16为本公开实施例提供的另一种包括键合的第一晶圆与第二晶圆以及键合胶层的半导体结构的示意图；
图17为本公开实施例提供的另一种包括第二凹槽的半导体结构的示意图；
图18为本公开实施例提供的一种包括第一阻挡层的半导体结构的示意图；
图19为本公开实施例提供的一种包括第一掩模层的半导体结构的示意图；
图20为本公开实施例提供的一种包括位于第一掩模层中的第一开口的半导体结构的示意图；
图21为本公开实施例提供的又一种包括第一凹槽的半导体结构的示意图；
图22为本公开实施例提供的一种包括第二掩模层的半导体结构的示意图；
图23为本公开实施例提供的一种包括位于第二掩模层中的第二开口的半导体结构的示意图；
图24为本公开实施例提供的又一种包括第二凹槽的半导体结构的示意图；
图25为本公开实施例提供的另一种包括贯通的第三凹槽的半导体结构的示意图；
图26为本公开实施例提供的又一种包括贯通的第三凹槽的半导体结构的示意图；
图27为本公开实施例提供的一种包括覆盖在第三凹槽侧壁的功能层的半导体结构的示意图；
图28为本公开实施例提供的又一种包括覆盖在第三凹槽侧壁的功能层的半导体结构的示意图；
图29为本公开实施例提供的一种解键合后且具有第三凹槽的半导体结构的示意图；
图30为本公开实施例提供的另一种解键合后且具有第三凹槽的半导体结构的示意图；
图31为本公开实施例提供的一种包括第三凹槽的半导体结构组成的传感器的示意图。
具体实施方式
为了便于理解本公开，下面将参照相关附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在一些实施例中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里可以不描述实际实施例的全部特征，不详细描述公知的功能和结构。
一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文中所用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。另外，属于“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确地描述的附加因素，这同样至少部分地取决于上下文。
除非另有定义，本文所使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本公开，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本公开的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
本公开实施例所述的沉积工艺包括但不限于：化学气相沉积(Chemical VaporDeposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、等离子体增强化学气相沉积(Plasma Enhanced CVD，PECVD)、溅镀(Sputtering)、有机金属化学气相沉积(Metal Organic Chemical Vapor Deposition，MOCVD)、原子层沉积(Atomic LayerDeposition，ALD)、炉管工艺及其组合等。
本公开实施例所述的生长工艺包括但不限于：气相外延(Vapour Phase Epitaxy，VPE)、液相外延(Liquid Phase Epitaxy，LPE)、分子束外延(Molecular Beam Epitaxy，MBE)、离子束外延、固相外延及其组合等等。
本公开实施例所述的刻蚀工艺包括但不限于：干法刻蚀、湿法刻蚀及其组合。
晶圆键合是指通过一系列物理过程和/或化学过程将两个或多个基板或晶圆相互连接的过程。晶圆键合可应用于各种技术，包括三维集成电路、先进的封装技术等等。晶圆键合包括至少多种键合技术，例如，临时键合(Temporary Bonding，TB)、熔融键合(FusionBonding，FB)以及混合键合(Hybrid Bonding，HB)等等，它们都在促进三维集成的技术中发挥着关键作用。
在一些实施例中，形成TSV的孔的方式如图1A至图1H所示：
如图1A所示，提供已键合的待制孔晶圆10与第一承载晶圆20。
待制孔晶圆10包括第二器件层310、第三介质层320、第二介质层330、第一器件层340以及第一介质层350。
然后如图1B所示，在第二器件层310的表面形成光刻胶层21，并在光刻胶层21上形成开口A’。
向下刻蚀开口A’，并以第三介质层320作为刻蚀停止层，如图1C所示，在第二器件层310中形成凹槽A，然后去除光刻胶层21。在第二器件层310的上表面以及凹槽A中涂覆键合胶和/或在第二承载晶圆30的表面涂覆键合胶。然后将第二承载晶圆30与第二器件层310的上表面进行键合。翻转键合后的半导体结构，并去除第一承载晶圆20，形成图1D所示的半导体结构，包括键合胶层40。
由于键合胶流动、厚度等问题，在图1D中凹槽A内的键合胶无法填满凹槽A，这会影响第二承载晶圆30与第二器件层310之间的键合质量。
继续在图1D所示的半导体结构的上表面形成图1E所示的另一光刻胶层22，并在该光刻胶层22上形成另一个开口B’。向下刻蚀该开口B’，由于第二介质层330以及第三介质层320较厚。需要进行两步刻蚀，第一步刻蚀，刻蚀第一介质层350和第一器件层340；第二步刻蚀，刻蚀第二介质层330和第三介质层320。此时，由于选用光刻胶层22作为刻蚀阻挡层，需要带着光刻胶层22进行两次刻蚀，工艺风险较高。
图1F示出了第一步刻蚀后形成的凹槽B。然后进行第二步刻蚀，由于凹槽A内的键合胶不足以抵抗通孔形成时刻蚀、去胶等工艺中的消耗，导致第二器件层310表面所覆盖的键合胶层40也有一定的消耗，如图1G所示，在键合胶层40中形成了空洞41，这会影响键合强度。刻蚀完第二介质层330和第三介质层320后，形成了凹槽C。凹槽C包括图1F中的凹槽B，并与凹槽A一起形成通孔33。
在一些实施例中，还可以对通孔33的侧壁沉积导电材料或绝缘材料，由于空洞41的存在，如图1H所示，这些材料沉积在通孔33的侧壁上可形成功能层50，这些材料还会沉积到第二器件层310靠近键合胶层40一侧的部分表面区域上，形成阻挡层60，这些阻挡层60会影响器件的性能。
本公开实施例提供一种半导体结构的形成方法，如图2所示，所述方法包括包括：
步骤S101、提供第一晶圆；所述第一晶圆具有相对的第一表面和第二表面；
步骤S102、沿所述第一表面，对所述第一晶圆进行第一深度的刻蚀形成第一凹槽；
步骤S103、在所述第一凹槽中填充第一材料形成阻挡结构；
步骤S104、提供第二晶圆；
步骤S105、键合所述第一晶圆的所述第一表面与所述第二晶圆；
步骤S106、沿所述第二表面，对所述第一晶圆进行第二深度的刻蚀形成第二凹槽，所述第一材料从所述第二凹槽的底部暴露；
步骤S107、去除所述第一凹槽中的第一材料，使所述第一凹槽与所述第二凹槽形成贯通的第三凹槽。
本公开实施例中的晶圆可以是无器件晶圆(Bare Wafer)，例如被抛光或未抛光的硅晶圆、锗晶圆以及硅锗晶圆等，也可以是器件晶圆，其包含了在衬底上通过生产加工制作的各种各样的电路元件、多层布线以及存储单元中的一种或多种。晶圆的尺寸包括但不限于6英寸、8英寸以及12英寸等等。
首先，执行步骤S101，提供图3所示的第一晶圆100；第一晶圆100具有相对的第一表面S1和第二表面S2；第一表面S1与第二表面S2之间的距离为第一晶圆100的厚度H。在一些实施例中，第一晶圆可以是器件晶圆。
步骤S102、沿第一表面S1，对第一晶圆100进行第一深度H1的刻蚀形成图4所示的第一凹槽110；第一深度H1小于第一晶圆100的厚度H。
步骤S103、在图4所示的第一凹槽110中填充第一材料形成图5所示的阻挡结构120。第一材料可以具有较好的流动性和填洞能力，以便于将第一凹槽110填满，例如，第一材料可以为ARC(Anti-Reflective Coating，抗反射涂层)所用的材料，ARC包括顶部抗反射涂层(Top Anti-Reflection Coating，TARC)与底部抗反射涂层(Bottom Anti-ReflectionCoating，BARC)。第一材料可以承受一定的温度，且易去除。
步骤S104、提供图6所示的第二晶圆200。第二晶圆200用于承载第一晶圆100。在一些实施例中，第二晶圆200可以是无器件晶圆。
步骤S105、键合所述第一晶圆100的第一表面S1与第二晶圆200，在一些实施例中，第一晶圆100与第二晶圆200的键合面包括图6所示的键合胶层210。该键合胶层210可为临时键合胶层。键合胶层210可以为单层键合胶层或多层键合胶层。
在一些实施例中，所述方法还包括步骤S201，在第一晶圆100的第一表面S1和/或所述第二晶圆200的表面涂覆键合胶。
例如，可以先执行步骤S201，在第一晶圆100的第一表面S1和/或所述第二晶圆200的表面涂覆键合胶，然后再执行步骤S105。键合后可翻转第一晶圆100，将第一晶圆100的第二表面S2朝上，形成图6所示的半导体结构。键合胶包括但不限于光刻胶。
步骤S106、沿所述第二表面S2，对图6所示的第一晶圆100进行第二深度的刻蚀，并以阻挡结构120的上表面作为刻蚀停止层，即第一材料从所述第二凹槽111的底部暴露，形成图7所示的第二凹槽111，其中，第二深度至少大于或等于第一晶圆的厚度H减去第一深度H1。
步骤S107、使用去胶和/或刻蚀等工艺去除图7所示的所述第一凹槽中的第一材料，并以键合胶层210(该键合胶层210可为临时键合胶层)作为去胶停止层，去除第一材料的去胶工艺可以为形成第二凹槽111所使用的去胶工艺，例如，第二凹槽111的形成过程可包括光刻工艺、刻蚀工艺以及去胶工艺。这样可以无需为了去除第一材料而额外增加一次去胶工艺。第一凹槽110与所述第二凹槽111形成图8所示的贯通的第三凹槽112。在一些实施例中，第一材料可以使用显影液去除，例如直接将第一材料溶解在显影液、去胶液等中。在一些实施例中，第一材料可以使用显影液间接去除，可以首先将第一材料进行烘烤，第一材料中的聚合物受热激发交联(Thermally Cross-Linking)反应。然后对其进行曝光，激发第一材料中的光化学反应解除交联，使之溶解于显影液。
本公开实施例中，通过对第一晶圆110的上下表面进行分步刻蚀形成贯通的第三凹槽112。第一方面，在刻蚀形成第一凹槽110时，通过对第一凹槽110填充具有流动性的第一材料，将第一凹槽110填满，使得后续在第一晶圆100的表面上涂覆键合胶时，能将键合胶均匀的涂覆在第一晶圆100的第一表面S1上，从而增加了后续键合的强度。第二方面，第一材料填满第一凹槽110后，形成了对键合胶层210具有阻挡、保护作用的阻挡结构120。后续在刻蚀形成第二凹槽111时，由于阻挡结构120对键合胶层210的保护作用，可以减少对键合胶层210的刻蚀损失，使其不易产生孔洞等问题，从而进一步避免了形成第三凹槽后的第一晶圆100与第二晶圆200之间的键合强度的损失。第三方面，由于阻挡结构的存在，即使在刻蚀形成第二凹槽111时，即使产生了过刻蚀现象，也不会对键合强度造成影响。
在一些实施例中，所述方法还包括：
步骤S301、使用生长工艺或沉积工艺在第三凹槽的侧壁沉积第二材料形成功能层。
在一些实施例中，还可以在图8所示的第三凹槽112的底部和/或侧壁沉积导电的或绝缘的材料形成图9所示的功能层220，以丰富半导体结构的功能。
例如，可以沉积介质材料形成具有保护功能的功能层220。介质材料包括但不限于氧化物、氮化硅及其组合。后续还可在功能层220内形成第一结构或第一器件。此时，功能层220可以用于隔离第一结构或第一器件与第一晶圆100。
又如，可以沉积位于第三凹槽112侧壁上的导电材料形成具有导电功能的功能层220，后续可以在第一晶圆100的第二表面S2上形成第二结构或第二器件，功能层220可作为互连线，实现第二晶圆200与第二结构或第二器件的电连接。此时，键合胶可为导电键合胶。
在一些实施例中，第一晶圆100可以为器件晶圆。所述提供第一晶圆100包括：提供具有多层堆叠的器件层和/或介质层的第一晶圆100。
在一些实施例中，第一晶圆100包括如图10所示的第一介质层350、位于所述第一介质层350上的第一器件层340、位于所述第一器件层340上的第二介质层330、位于第二介质层330上的第三介质层320以及位于第三介质层320上的第二器件层310。各介质层所用的介质材料可以是相同的也可以是不同的。
实际上，第一晶圆100所包含的介质层和/或器件层不受上述实施例的限制。第一晶圆100的介质层至少为1层和/或器件层至少为1层。器件层可以使用半导体材料作为衬底，介质层可使用绝缘材料。
在一些实施例中，第一晶圆100可以是由至少两个晶圆键合所得到的。所述提供具有多层堆叠的器件层和介质层的第一晶圆100包括：
步骤S401、提供第三晶圆300和第四晶圆400；如图11所示，所述第三晶圆包括第一介质层350、位于所述第一介质层350上的第一器件层340以及位于所述第一器件层340上的第二介质层330；如图12所示，所述第四晶圆400包括第三介质层320以及位于所述第三介质层320上的第二器件层310；
实际上，第三晶圆300和第四晶圆400所包含的介质层和/或器件层不受上述实施例的限制。第三晶圆300和第四晶圆400至少为1层和/或器件层至少为1层。器件层可以使用半导体材料作为衬底，介质层可使用绝缘材料。
步骤S402、将第三晶圆300的第二介质层330所暴露的表面和第四晶圆400的第三介质层320所暴露的表面进行键合形成图10中具有所述多层堆叠的器件层和介质层的所述第一晶圆100。图10中，第一晶圆100中还具有第一互连层360、第二互连层370以及第三互连层380，各互连层用于实现各器件层之间的电性连接。各介质层用于实现各器件层之间的电性隔离。
在一些实施例中，可以使用三片晶圆堆叠或者更多片的晶圆堆叠以形成具有多层堆叠的器件层和介质层的第一晶圆，该第一晶圆的所包含的介质层和/或器件层不受上述实施例的限制。
在一些实施例中，在执行步骤S102：对第一晶圆进行第一深度的刻蚀形成第一凹槽之前，所述方法还包括：
步骤S701、提供第五晶圆500；
步骤S702、键合图10所示的第一晶圆100的第二表面S2与第五晶圆500形成如图13所示的半导体结构，其中，所述第五晶圆500用于承载所述第一晶圆100。
在一些实施例中，步骤S102中，对所述第一晶圆进行第一深度的刻蚀形成第一凹槽包括：
步骤S501、沿图13中第二器件层310的表面，对所述第一晶圆100进行第一深度H1的刻蚀形成图14中的第一凹槽110；所述第一深度H1大于或等于所述第二器件层310的厚度h1、所述第三介质层320的厚度以及所述第二介质层330的厚度之和h2。
在一些实施例中，在执行步骤S106，对所述第一晶圆进行第二深度的刻蚀形成第二凹槽之前，所述方法还包括：
步骤S601、去除图14中的第五晶圆500，以暴露出第一晶圆100的第二表面S2。
在执行步骤S601之前，可以先将第二晶圆200与图14中的半导体结构进行键合，具体地，可以在图14中的第二器件层310的表面和/或第二晶圆的表面涂覆键合胶，然后将第二晶圆200与图14中的半导体结构进行键合。
翻转键合后的半导体结构，使得第五晶圆500朝上，然后执行步骤S601去除第五晶圆500，这样可以得到如图15所示的半导体结构。
在一些实施例中，步骤S106中，对所述第一晶圆进行第二深度的刻蚀形成第二凹槽包括：
步骤S701、沿图16所示的第一介质层350的表面，以阻挡结构120作为刻蚀停止层对所述第一晶圆100进行第二深度的刻蚀形成图17所示的第二凹槽111；在实际刻蚀中，以阻挡结构120作为刻蚀停止层也会对阻挡结构120进行过刻蚀，当然，理想情况下的过刻蚀的影响可忽略。所述第二深度大于或等于所述第一介质层350的厚度h4以及所述第一器件层340的厚度h3之和。
在一些实施例中，步骤S103中，所述在所述第一凹槽中填充第一材料包括：
步骤S801、在图14中所示的第一凹槽110中及所述第一表面S1上沉积所述第一材料，形成图18所示的包含第一阻挡层121的半导体结构；
步骤S802、去除图18中第一表面S1上覆盖的第一材料，即去除多余的第一阻挡层121，并保留在所述第一凹槽中填充的第一材料，即保留阻挡结构120。
在一些实施例中，步骤S102中，对所述第一晶圆进行第一深度的刻蚀形成第一凹槽包括：
步骤S901、在图13所示的第一晶圆100的所述第一表面S1上形成图19所示的第一掩模层610；然后将光刻胶材料旋涂在第一掩模层610上，形成覆盖第一掩模层610的第一光刻胶层，此时使用的光刻胶为负胶。然后将图案化的掩膜版(掩膜版的图案与待形成的第三开口对应)与第一光刻胶层对准，使第一光刻胶层曝光，未被掩膜版图案覆盖的光刻胶形成聚合物，去除非聚合物的光刻胶，形成具有第二开口的第一光刻胶层。
步骤S902、基于所述第一掩模层610形成图20中所示的第一开口710；具体地，使用刻蚀工艺通过第三开口向下刻蚀第一掩模层610，在第一掩模层610上形成第一开口710。第一开口710在平行于第一表面S1方向上的截面与第三开口在平行于第一表面S1方向上的截面相同。然后去除第一掩模层610上的第一光刻胶层。
步骤S903、基于图20所示的第一开口710对所述第一晶圆100进行第一深度的刻蚀，刻蚀后可以去除第一晶圆100的第一表面S1形成的第一掩模层，形成图14中所示的第一凹槽110。
在另一些实施例中，可以在图13所示的第一晶圆100的所述第一表面S1上形成一层光刻胶层，然后图案化该光刻胶层，利用去胶工艺形成具有第五开口的第一光刻胶层。
然后基于所述第五开口对第一晶圆100进行第一深度的刻蚀，刻蚀后可以去除剩余的第一光刻胶层，形成图14中所示的第一凹槽110。
在一些实施例中，所述第一凹槽在所述第一表面上的第一宽度大于或等于所述第一凹槽底面的第二宽度。
在一些实施例中，如图14所示，第一凹槽110在所述第一表面S1上的第一宽度X1等于所述第一凹槽110底面的第二宽度X2。即第一凹槽110在垂直于第一表面S1方向上的截面图为长方形。
在一些实施例中，如图21所示，第一凹槽110在所述第一表面S1上的第一宽度X1大于所述第一凹槽110底面的第二宽度X2。即第一凹槽110在垂直于第一表面S1方向上的截面图为梯形。
在一些实施例中，第一刻蚀可以包括至少两步刻蚀，每步刻蚀使用的刻蚀气体、刻蚀气体功率、刻蚀气体流量等，至少有一项是不同的，如此可以形成图21中所示的第一凹槽110。
在一些实施例中，对如图16所示的第一晶圆100进行第二深度的刻蚀形成图17中所示的第二凹槽包括：
步骤S1001、在图16所示的第一晶圆100的所述第二表面S2上形成图22所示的第二掩模层620；然后将光刻胶材料旋涂在第二掩模层620上，形成覆盖第二掩模层620的第二光刻胶层，此时使用的光刻胶为负胶。然后将图案化的掩膜版(掩膜版的图案与待形成的第四开口对应)与第二光刻胶层对准，使第二光刻胶层曝光，未被掩膜版图案覆盖的光刻胶形成聚合物，去除非聚合物的光刻胶。形成具有第四开口的第二光刻胶层。
步骤S1002、基于所述第二掩模层620形成图23中所示的第二开口720；具体地，使用刻蚀工艺通过第四开口向下刻蚀第二掩模层620，在第二掩模层620上形成第二开口720。第二开口在平行于第一表面S1方向上的截面与第四开口在平行于第一表面S1方向上的截面相同。然后去除第二掩模层620上的第二光刻胶层。
步骤S1003、基于图23所示的第二开口720对所述第一晶圆100进行第二深度的刻蚀，刻蚀后可以去除第一晶圆100的第二表面S2形成的第二掩模层，形成图17中所示的第二凹槽111。
在另一些实施例中，可以在图16所示的第一介质层350的所述第二表面S2上形成一层光刻胶层，然后图案化该光刻胶层，利用去胶工艺形成具有第六开口的第二光刻胶层。
然后基于所述第六开口对第一晶圆100进行第二深度的刻蚀，刻蚀后可以去除剩余的第二光刻胶层，形成图17中所示的第二凹槽111。
在一些实施例中，所述第二凹槽在所述第二表面上的第三宽度大于或等于所述第二凹槽底面的第四宽度。
在一些实施例中，如图17所示，第二凹槽111在所述第二表面S2上的第三宽度X3等于所述第二凹槽111底面的第四宽度X4。即第二凹槽111在垂直于第二表面S2方向上的截面图为长方形。
在一些实施例中，如图24所示，第二凹槽111在所述第二表面S2上的第四宽度X4大于所述第二凹槽111底面的第三宽度X3。即第二凹槽111在垂直于第二表面S2方向上的截面图为梯形。
在一些实施例中，第二刻蚀可以包括至少两步刻蚀，每步刻蚀使用的刻蚀气体、刻蚀气体功率、刻蚀气体流量等，至少有一项是不同的，如此可以形成图24中所示的第二凹槽111。
在一些实施例中，可继续对图17或图24所示的半导体结构执行步骤S107、去除所述第一凹槽110中的第一材料，即去除阻挡结构120，使所述第一凹槽110与所述第二凹槽111形成如图25或图26所示的贯通的第三凹槽112。
在一些实施例中，去除阻挡结构120可以与半导体结构中的其他刻蚀工艺、去胶工艺相结合，以减少工艺步骤和成本。
在一些实施例中，可继续对图25或图26所示的半导体结构执行步骤S301，使用生长工艺或沉积工艺在第三凹槽112的侧壁沉积第二材料形成功能层，形成图27或图28所示的具有功能层220的半导体结构。
在一些实施例中，第二材料还可以沉积在第三凹槽112的侧壁和底部。
在一些实施例中，第二材料可以首先沉积在第三凹槽112的侧壁和底部，在一些实施例中，可通过刻蚀工艺去除第三凹槽112底部的第二材料。在另一些实施例中，也可保留第三凹槽112底部的第二材料
一些实施例中，可去除图27或图28中的第二晶圆200以及键合胶层210，形成图29或图30所示的具有第三凹槽112的半导体结构。
本公开实施例还提供一种半导体结构，包括：
如上述实施例任一所述的方法形成的半导体结构。半导体结构后续可用于组成存储器、芯片以及传感器等等的。
如图31所示，图31中的半导体结构可以是传感器的一部分。发射器800发射出的光束经过第三凹槽112到达待测物900的表面，并被待测物900的表面反射至第一晶圆的第一表面S1上(即第二器件层310表面)的感应区中，不同晶圆感应区感应到的信号大小不同，这些感应到的信号经过外围逻辑电路的分析，可以输出合成处理后的图像信息，该图像信息显示了待测物900表面的形貌。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
以上所述，仅为本公开的实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种半导体结构的形成方法，其特征在于，所述方法包括：
提供第一晶圆；所述第一晶圆具有相对的第一表面和第二表面；
沿所述第一表面，对所述第一晶圆进行第一深度的刻蚀形成第一凹槽；
在所述第一凹槽中填充第一材料形成阻挡结构；
提供第二晶圆；
在所述第一晶圆的第一表面和/或所述第二晶圆的表面涂覆键合胶形成临时键合胶层；
通过所述临时键合胶层键合所述第一晶圆的所述第一表面与所述第二晶圆；
沿所述第二表面，对所述第一晶圆进行第二深度的刻蚀形成第二凹槽，所述第一材料从所述第二凹槽的底部暴露；
去除所述第一凹槽中的第一材料，使所述第一凹槽与所述第二凹槽形成贯通的第三凹槽；
在所述第三凹槽的侧壁沉积第二材料形成功能层。
2.根据权利要求1所述的形成方法，其特征在于，所述提供第一晶圆包括：
提供具有多层堆叠的器件层和介质层的第一晶圆。
3.根据权利要求2所述的形成方法，其特征在于，所述提供具有多层堆叠的器件层和介质层的第一晶圆包括：
提供第三晶圆和第四晶圆；所述第三晶圆包括第一介质层、位于所述第一介质层上的第一器件层以及位于所述第一器件层上的第二介质层；所述第四晶圆包括第二器件层以及位于所述第二器件层上的第三介质层；
将所述第二介质层的表面和所述第三介质层的表面进行键合形成具有所述多层堆叠的器件层和介质层的所述第一晶圆。
4.根据权利要求3所述的形成方法，其特征在于，所述对所述第一晶圆进行第一深度的刻蚀形成第一凹槽包括：
沿所述第二器件层的表面，对所述第一晶圆进行第一深度的刻蚀形成第一凹槽；所述第一深度大于或等于所述第二器件层的厚度、所述第三介质层的厚度以及所述第二介质层的厚度之和。
5.根据权利要求4所述的形成方法，其特征在于，所述对所述第一晶圆进行第二深度的刻蚀形成第二凹槽包括：
沿所述第三介质层的表面，以阻挡结构作为刻蚀停止层对所述第一晶圆进行第二深度的刻蚀形成第二凹槽；所述第二深度大于或等于所述第一介质层的厚度以及所述第一器件层的厚度之和。
6.根据权利要求1所述的形成方法，其特征在于，所述在所述第一凹槽中填充第一材料包括：
在所述第一凹槽中及所述第一表面上沉积所述第一材料；
去除所述第一表面上覆盖的所述第一材料，并保留在所述第一凹槽中填充的第一材料。
7.根据权利要求1所述的形成方法，其特征在于，对所述第一晶圆进行第一深度的刻蚀形成第一凹槽之前，所述方法还包括：
提供第五晶圆；
键合所述第一晶圆的第二表面与所述第五晶圆，其中，所述第五晶圆用于承载所述第一晶圆。
8.根据权利要求7所述的形成方法，其特征在于，对所述第一晶圆进行第二深度的刻蚀形成第二凹槽之前，所述方法还包括：
去除所述第五晶圆。
9.根据权利要求1所述的形成方法，其特征在于，所述对所述第一晶圆进行第一深度的刻蚀形成第一凹槽包括：
在所述第一晶圆的所述第一表面上形成第一掩模层；
基于所述第一掩模层形成第一开口；
基于所述第一开口对所述第一晶圆进行第一深度的刻蚀形成第一凹槽。
10.根据权利要求9所述的形成方法，其特征在于，所述第一凹槽在所述第一表面上的第一宽度大于或等于所述第一凹槽底面的第二宽度。
11.根据权利要求1所述的形成方法，其特征在于，对所述第一晶圆进行第二深度的刻蚀形成第二凹槽包括：
在所述第一晶圆的所述第二表面上形成第二掩模层；
基于所述第二掩模层形成第二开口；
基于所述第二开口对所述第一晶圆进行第二深度的刻蚀形成第二凹槽。
12.根据权利要求11所述的形成方法，其特征在于，所述第二凹槽在所述第二表面上的第三宽度大于或等于所述第二凹槽底面的第四宽度。
13.一种半导体结构，其特征在于，包括：
如权利要求1至12任一所述的方法形成的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211437675.3A CN115831862B (zh) | 2022-11-15 | 2022-11-15 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211437675.3A CN115831862B (zh) | 2022-11-15 | 2022-11-15 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115831862A CN115831862A (zh) | 2023-03-21 |
| CN115831862B true CN115831862B (zh) | 2023-11-03 |
Family
ID=85528640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211437675.3A Active CN115831862B (zh) | 2022-11-15 | 2022-11-15 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115831862B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108793053A (zh) * | 2018-06-07 | 2018-11-13 | 苏州纳芯微电子股份有限公司 | Mems soi晶圆和制备方法以及mems传感器和制备方法 |
| CN109148415A (zh) * | 2018-08-28 | 2019-01-04 | 武汉新芯集成电路制造有限公司 | 多晶圆堆叠结构及其形成方法 |
| CN111834285A (zh) * | 2020-07-20 | 2020-10-27 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN112466804A (zh) * | 2020-11-06 | 2021-03-09 | 中国科学院微电子研究所 | 一种半导体器件的制造方法及半导体器件 |
| CN113394185A (zh) * | 2021-06-10 | 2021-09-14 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法、芯片 |
| CN114999983A (zh) * | 2021-03-01 | 2022-09-02 | 中芯国际集成电路制造(北京)有限公司 | 键合标记的制作方法、键合晶圆、载体晶圆及键合方法 |
-
2022
- 2022-11-15 CN CN202211437675.3A patent/CN115831862B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108793053A (zh) * | 2018-06-07 | 2018-11-13 | 苏州纳芯微电子股份有限公司 | Mems soi晶圆和制备方法以及mems传感器和制备方法 |
| CN109148415A (zh) * | 2018-08-28 | 2019-01-04 | 武汉新芯集成电路制造有限公司 | 多晶圆堆叠结构及其形成方法 |
| CN111834285A (zh) * | 2020-07-20 | 2020-10-27 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN112466804A (zh) * | 2020-11-06 | 2021-03-09 | 中国科学院微电子研究所 | 一种半导体器件的制造方法及半导体器件 |
| CN114999983A (zh) * | 2021-03-01 | 2022-09-02 | 中芯国际集成电路制造(北京)有限公司 | 键合标记的制作方法、键合晶圆、载体晶圆及键合方法 |
| CN113394185A (zh) * | 2021-06-10 | 2021-09-14 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法、芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115831862A (zh) | 2023-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI689047B (zh) | 用於三維記憶體元件的貫穿陣列接觸 | |
| US8896136B2 (en) | Alignment mark and method of formation | |
| CN101312161B (zh) | 电子结构及其制造方法 | |
| US7915710B2 (en) | Method of fabricating a semiconductor device, and semiconductor device with a conductive member extending through a substrate and connected to a metal pattern bonded to the substrate | |
| US10943853B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007043154A (ja) | ウェハスルーコンタクトを有する半導体構造の製造方法及び対応する半導体構造 | |
| US20200075482A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20200075457A1 (en) | Semiconductor device and fabrication method thereof | |
| CN108666284A (zh) | 半导体装置的制造方法及半导体装置 | |
| WO2021093238A1 (zh) | 金属引线、半导体器件及其制作方法 | |
| US7427565B2 (en) | Multi-step etch for metal bump formation | |
| JPH09116006A (ja) | 多層配線の形成方法 | |
| CN114582721A (zh) | 半导体器件的制作方法 | |
| KR20210076946A (ko) | Mems 패키징 구조 및 이의 제조 방법 | |
| CN115831862B (zh) | 半导体结构及其形成方法 | |
| TWI415216B (zh) | 具有用於接合之鄰近儲存槽之半導體互連及其製造方法 | |
| Henry et al. | Via first technology development based on high aspect ratio trenches filled with doped polysilicon | |
| US6521512B2 (en) | Method for fabricating a thin, free-standing semiconductor device layer and for making a three-dimensionally integrated circuit | |
| CN108511473B (zh) | 一种晶圆间金属层互联工艺 | |
| CN113539946B (zh) | 半导体结构及其形成方法 | |
| JP4291577B2 (ja) | 相互接続構成を製作する方法 | |
| TWI716051B (zh) | 半導體裝置的製備方法 | |
| US9960081B1 (en) | Method for selective etching using dry film photoresist | |
| JPH09129730A (ja) | 半導体装置の製造方法 | |
| CN112509925B (zh) | 半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |