JPH09116006A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPH09116006A JPH09116006A JP7271399A JP27139995A JPH09116006A JP H09116006 A JPH09116006 A JP H09116006A JP 7271399 A JP7271399 A JP 7271399A JP 27139995 A JP27139995 A JP 27139995A JP H09116006 A JPH09116006 A JP H09116006A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- hole
- insulating layer
- organic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 レジストパターンの膜厚を一定に保つことに
より、精度よくレジストパターンを形成でき、接続穴の
直径を十分に確保することにより、接続部分の抵抗を減
少させ、かつ第１の配線層と第２の配線層との間で接続
不良の問題が生じない多層配線の形成方法を提供する。 【解決手段】 第１の導電層を被覆しかつ主表面を有す
る絶縁層２０１の一部を除去することにより、第１の導
電層１０９に達する穴２０５を絶縁層２０１に形成する
工程と、穴２０５を少なくとも充填する有機物層２０６
を形成する工程と、穴に充填された有機物層２０７に接
する部分２０９において、絶縁層２０１の一部を除去す
る工程と、穴２０５に充填された有機物層２０７を除去
することにより、穴２０５に連なる凹部２０９を絶縁層
２０１に形成する工程と、穴２０５と凹部２０９とを充
填するように第２の導電層２０２，２０３を形成する工
程とを備える。
より、精度よくレジストパターンを形成でき、接続穴の
直径を十分に確保することにより、接続部分の抵抗を減
少させ、かつ第１の配線層と第２の配線層との間で接続
不良の問題が生じない多層配線の形成方法を提供する。 【解決手段】 第１の導電層を被覆しかつ主表面を有す
る絶縁層２０１の一部を除去することにより、第１の導
電層１０９に達する穴２０５を絶縁層２０１に形成する
工程と、穴２０５を少なくとも充填する有機物層２０６
を形成する工程と、穴に充填された有機物層２０７に接
する部分２０９において、絶縁層２０１の一部を除去す
る工程と、穴２０５に充填された有機物層２０７を除去
することにより、穴２０５に連なる凹部２０９を絶縁層
２０１に形成する工程と、穴２０５と凹部２０９とを充
填するように第２の導電層２０２，２０３を形成する工
程とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は多層配線の形成方法
に関し、特に集積回路に用いられる微細な埋込型多層配
線の形成方法に関するものである。
に関し、特に集積回路に用いられる微細な埋込型多層配
線の形成方法に関するものである。
【０００２】
【従来の技術】近年、メモリの高集積化は著しく進んで
おり、そのため、メモリに用いられる配線層の幅も微細
なものとなってきている。たとえば、ダイナミックラン
ダムアクセスメモリ（ＤＲＡＭ）においては、メモリの
容量が１６メガビットであれば配線層の幅は０．５μｍ
が設計基準となる。配線層の幅が０．５μｍにまで微細
化すれば、配線層と配線層を繋ぐ接続穴の直径も配線層
の幅と同程度となる。微細化に伴って種々の多層配線の
形成方法が提案されている。
おり、そのため、メモリに用いられる配線層の幅も微細
なものとなってきている。たとえば、ダイナミックラン
ダムアクセスメモリ（ＤＲＡＭ）においては、メモリの
容量が１６メガビットであれば配線層の幅は０．５μｍ
が設計基準となる。配線層の幅が０．５μｍにまで微細
化すれば、配線層と配線層を繋ぐ接続穴の直径も配線層
の幅と同程度となる。微細化に伴って種々の多層配線の
形成方法が提案されている。
【０００３】図２５〜図３３は１９９１年Ｐｒｏｃｅｅ
ｄｉｎｇｓ ｏｆ ＶＭＩＣ Ｃｏｎｆｅｒｅｎｃｅ
ｐ．１４４−１５２に掲載された埋込型多層配線の形成
方法を示した断面図である。これらの図を参照して、従
来の埋込型多層配線の形成方法について説明する。
ｄｉｎｇｓ ｏｆ ＶＭＩＣ Ｃｏｎｆｅｒｅｎｃｅ
ｐ．１４４−１５２に掲載された埋込型多層配線の形成
方法を示した断面図である。これらの図を参照して、従
来の埋込型多層配線の形成方法について説明する。
【０００４】図２５を参照して、第１の配線層６０１が
層間絶縁膜６０２に被覆されている。また層間絶縁膜６
０２の表面は平坦化されている。層間絶縁膜６０２の表
面に写真製版により、接続穴用のレジストパターン６０
３を形成する。レジストパターン６０３には直径ｄを有
する穴６１６が設けられている。この穴６１６の直下に
接続穴が形成される。
層間絶縁膜６０２に被覆されている。また層間絶縁膜６
０２の表面は平坦化されている。層間絶縁膜６０２の表
面に写真製版により、接続穴用のレジストパターン６０
３を形成する。レジストパターン６０３には直径ｄを有
する穴６１６が設けられている。この穴６１６の直下に
接続穴が形成される。
【０００５】図２６を参照して、層間絶縁膜６０２とレ
ジストパターン６０３の上にレジスト６０４を形成す
る。
ジストパターン６０３の上にレジスト６０４を形成す
る。
【０００６】図２７を参照して、矢印６１７、６１８で
示す光により、レジスト６０４に第２の配線層のパター
ンを転写する。
示す光により、レジスト６０４に第２の配線層のパター
ンを転写する。
【０００７】図２８を参照して、レジスト６０４を現像
することにより、第２の配線層用のレジストパターン６
１４を形成する。
することにより、第２の配線層用のレジストパターン６
１４を形成する。
【０００８】図２９を参照して、レジストパターン６０
３、６１４をマスクとして用いて層間絶縁膜６０２をド
ライエッチングすることにより、接続穴６０６を形成す
る。このとき、接続穴６０６の底壁は第１の配線層６０
１に達しないようにする。
３、６１４をマスクとして用いて層間絶縁膜６０２をド
ライエッチングすることにより、接続穴６０６を形成す
る。このとき、接続穴６０６の底壁は第１の配線層６０
１に達しないようにする。
【０００９】図３０を参照して、レジストパターン６１
４をマスクとして用いてレジストパターン６０３をドラ
イエッチングすることにより第１の配線層用のレジスト
溝６１５を形成する。
４をマスクとして用いてレジストパターン６０３をドラ
イエッチングすることにより第１の配線層用のレジスト
溝６１５を形成する。
【００１０】図３１を参照して、レジストパターン６１
４をマスクとして用いて層間絶縁膜６０２をドライエッ
チングすることにより層間絶縁膜６０２に第２の配線層
用の溝６０７、６０８を形成する。同時に接続穴６０６
の底壁を第１の配線層６０１に達するようにする。その
後、レジストパターン６０３、６１４を除去する。
４をマスクとして用いて層間絶縁膜６０２をドライエッ
チングすることにより層間絶縁膜６０２に第２の配線層
用の溝６０７、６０８を形成する。同時に接続穴６０６
の底壁を第１の配線層６０１に達するようにする。その
後、レジストパターン６０３、６１４を除去する。
【００１１】図３２を参照して、化学的気相成長法等の
被覆性に優れた形成法を用いて、第２の配線層と接続部
分を形成する金属膜６０９を形成する。このとき、接続
穴６０６、と溝６０７、６０８は金属膜６０９で充填さ
れる。
被覆性に優れた形成法を用いて、第２の配線層と接続部
分を形成する金属膜６０９を形成する。このとき、接続
穴６０６、と溝６０７、６０８は金属膜６０９で充填さ
れる。
【００１２】図３３を参照して、化学機械研磨法によ
り、金属膜６０９を研磨することによって、接続部分６
１１と第２の配線層６１０が形成される。
り、金属膜６０９を研磨することによって、接続部分６
１１と第２の配線層６１０が形成される。
【００１３】
【発明が解決しようとする課題】このように構成された
多層配線の形成方法においては、図２７で示す工程にお
いて、接続穴用の穴６１６の直上に転写されるはずの第
２の配線層用のパターンの光６１７が、写真製版機の機
械的誤差やその他の要因のため、穴６１６からずれるこ
とがある。このとき、レジストが厚い領域６１９とレジ
ストが薄い領域６２０が形成される。このレジストが厚
い領域６１９では、パターン露光時の解像度が劣化して
レジストパターン６１４を精度よく形成できないという
問題がある。
多層配線の形成方法においては、図２７で示す工程にお
いて、接続穴用の穴６１６の直上に転写されるはずの第
２の配線層用のパターンの光６１７が、写真製版機の機
械的誤差やその他の要因のため、穴６１６からずれるこ
とがある。このとき、レジストが厚い領域６１９とレジ
ストが薄い領域６２０が形成される。このレジストが厚
い領域６１９では、パターン露光時の解像度が劣化して
レジストパターン６１４を精度よく形成できないという
問題がある。
【００１４】また、図２７から図２８に示すように、穴
６１６ａの直径は６１６の開口直径ｄより、レジストが
薄い領域６２０の幅（ずれ）だけ小さくなる。そのた
め、穴６１６の開口直径ｄが０．２５μｍまで縮小され
ると、上述のずれは最大０．１μｍ程度であるため、穴
６１６ａの直径、それによって形成される接続穴６０６
の直径は０．１５μｍと非常に小さくなる。そのため、
図３３に示す接続部分６１１の電気抵抗が非常に大きく
なる。図３２で示す工程において接続穴６０６に金属膜
６０９を充填できず、第１の配線層と第２の配線層を電
気的に接続できないという問題が発生する。
６１６ａの直径は６１６の開口直径ｄより、レジストが
薄い領域６２０の幅（ずれ）だけ小さくなる。そのた
め、穴６１６の開口直径ｄが０．２５μｍまで縮小され
ると、上述のずれは最大０．１μｍ程度であるため、穴
６１６ａの直径、それによって形成される接続穴６０６
の直径は０．１５μｍと非常に小さくなる。そのため、
図３３に示す接続部分６１１の電気抵抗が非常に大きく
なる。図３２で示す工程において接続穴６０６に金属膜
６０９を充填できず、第１の配線層と第２の配線層を電
気的に接続できないという問題が発生する。
【００１５】そこで、本発明の目的は、常にレジストパ
ターンの膜厚を一定に保つことにより、レジストパター
ンを精度よく形成できる多層配線の形成方法を提供する
ことがである。
ターンの膜厚を一定に保つことにより、レジストパター
ンを精度よく形成できる多層配線の形成方法を提供する
ことがである。
【００１６】また、本発明のもう１つの目的は、接続穴
の直径を十分に確保することにより、接続部分の抵抗を
減少させ、第１の配線層と第２の配線層との間で接続不
良の問題が生じない多層配線の形成方法を提供すること
である。
の直径を十分に確保することにより、接続部分の抵抗を
減少させ、第１の配線層と第２の配線層との間で接続不
良の問題が生じない多層配線の形成方法を提供すること
である。
【００１７】
【課題を解決するための手段】本発明のある局面に従っ
た多層配線の形成方法は、半導体基板の上に形成された
第１の導電層を被覆しかつ主表面を有する絶縁層の一部
を除去することにより、第１の導電層に達する穴を絶縁
層に形成する工程と、穴を少なくとも充填する有機物層
を形成する工程と、穴に充填された有機物層に接する部
分において、絶縁層の一部を除去する工程と、穴に充填
された有機物層を除去することにより、穴に連なる凹部
を絶縁層に形成する工程と、穴と凹部とを充填するよう
に第２の導電層を形成する工程とを備えたものである。
た多層配線の形成方法は、半導体基板の上に形成された
第１の導電層を被覆しかつ主表面を有する絶縁層の一部
を除去することにより、第１の導電層に達する穴を絶縁
層に形成する工程と、穴を少なくとも充填する有機物層
を形成する工程と、穴に充填された有機物層に接する部
分において、絶縁層の一部を除去する工程と、穴に充填
された有機物層を除去することにより、穴に連なる凹部
を絶縁層に形成する工程と、穴と凹部とを充填するよう
に第２の導電層を形成する工程とを備えたものである。
【００１８】また、穴を形成する工程は、絶縁層の主表
面上にレジストパターンを形成し、そのレジストパター
ンに従って絶縁層を除去することによって行なわれても
よい。
面上にレジストパターンを形成し、そのレジストパター
ンに従って絶縁層を除去することによって行なわれても
よい。
【００１９】また、有機物層を形成する工程は、穴に有
機物層を充填するとともに、絶縁層の主表面上に有機物
層を形成し、絶縁層の主表面が現れるまで有機物層をエ
ッチバックすることによって行なわれてもよい。
機物層を充填するとともに、絶縁層の主表面上に有機物
層を形成し、絶縁層の主表面が現れるまで有機物層をエ
ッチバックすることによって行なわれてもよい。
【００２０】また、絶縁層の一部を除去する工程は、絶
縁層の主表面上にレジストパターンを形成し、そのレジ
ストパターンに従って絶縁層を除去することによって行
なわれてもよい。
縁層の主表面上にレジストパターンを形成し、そのレジ
ストパターンに従って絶縁層を除去することによって行
なわれてもよい。
【００２１】また、第１の導電層は、半導体基板に形成
された不純物領域および半導体基板の上に形成された配
線層からなる群より選ばれた少なくとも１つであっても
よい。
された不純物領域および半導体基板の上に形成された配
線層からなる群より選ばれた少なくとも１つであっても
よい。
【００２２】また、第１および第２の導電層の幅は、
０．５μｍ未満である場合に、この発明の効果が顕著と
なる。
０．５μｍ未満である場合に、この発明の効果が顕著と
なる。
【００２３】このように構成された多層配線の形成方法
においては、まず、第１の導電層に達する穴を絶縁層に
形成し、その穴に有機物層を充填するため、接続穴とな
る穴の直径を十分に確保することができる。そのため、
接続部分における電気抵抗の増大、第１の配線層と第２
の配線層との間での接続不良という問題が発生するのを
防ぐことができる。
においては、まず、第１の導電層に達する穴を絶縁層に
形成し、その穴に有機物層を充填するため、接続穴とな
る穴の直径を十分に確保することができる。そのため、
接続部分における電気抵抗の増大、第１の配線層と第２
の配線層との間での接続不良という問題が発生するのを
防ぐことができる。
【００２４】また、穴を形成する工程または絶縁層の一
部を除去する工程で、絶縁層を除去するためのレジスト
パターンを形成する際に、レジストの膜厚を一定に保つ
ことができるのでパターン転写時の解像度が劣化すると
いう問題が発生しない。
部を除去する工程で、絶縁層を除去するためのレジスト
パターンを形成する際に、レジストの膜厚を一定に保つ
ことができるのでパターン転写時の解像度が劣化すると
いう問題が発生しない。
【００２５】なお、導電層の幅が０．５μｍ未満のと
き、特に著しい効果が期待できる。また、本発明の別の
局面に従った多層配線の形成方法は、半導体基板の上に
形成された第１の導電層を被覆しかつ主表面を有する絶
縁層の一部を除去することにより、第１の導電層に達す
る穴を絶縁層に形成する工程と、穴を充填し、かつ絶縁
層の主表面を被覆するように有機物層を形成する工程
と、穴に充填された有機物層に接する部分において、絶
縁層の一部およびその絶縁層の上に形成された有機物層
の一部を除去する工程と、穴に充填された有機物層を除
去することにより、穴に連なる凹部を絶縁層に形成する
工程と、穴と凹部とを充填するように第２の導電層を形
成する工程とを備えたものである。
き、特に著しい効果が期待できる。また、本発明の別の
局面に従った多層配線の形成方法は、半導体基板の上に
形成された第１の導電層を被覆しかつ主表面を有する絶
縁層の一部を除去することにより、第１の導電層に達す
る穴を絶縁層に形成する工程と、穴を充填し、かつ絶縁
層の主表面を被覆するように有機物層を形成する工程
と、穴に充填された有機物層に接する部分において、絶
縁層の一部およびその絶縁層の上に形成された有機物層
の一部を除去する工程と、穴に充填された有機物層を除
去することにより、穴に連なる凹部を絶縁層に形成する
工程と、穴と凹部とを充填するように第２の導電層を形
成する工程とを備えたものである。
【００２６】また、穴を形成する工程は、絶縁層の主表
面上にレジストパターンを形成し、そのレジストパター
ンに従って絶縁層を除去することによって行なわれるて
もよい。
面上にレジストパターンを形成し、そのレジストパター
ンに従って絶縁層を除去することによって行なわれるて
もよい。
【００２７】また、絶縁層の一部および有機物層の一部
を除去する工程は、有機物層の上にレジストパターンを
形成し、そのレジストパターンに従って絶縁層と有機物
層とを除去することによって行なわれてもよい。
を除去する工程は、有機物層の上にレジストパターンを
形成し、そのレジストパターンに従って絶縁層と有機物
層とを除去することによって行なわれてもよい。
【００２８】また、第１の導電層は、半導体基板に形成
された不純物領域および半導体基板の上に形成された配
線層からなる群より選ばれた少なくとも１つであっても
よい。
された不純物領域および半導体基板の上に形成された配
線層からなる群より選ばれた少なくとも１つであっても
よい。
【００２９】また、第１および第２の導電層の幅は、
０．５μｍ未満である場合に、この発明の効果が顕著と
なる。
０．５μｍ未満である場合に、この発明の効果が顕著と
なる。
【００３０】また、有機物層は、反射防止材を含んでい
ることが好ましい。このように構成された多層配線の形
成方法においては、まず、第１の導電体に達する穴を絶
縁層に形成し、その穴を充電するように有機物層を形成
するため、接続穴となる穴の直径を確保することができ
る。そのため、接続部分において電気抵抗の増大や第１
の配線層と第２の配線層との間での接続不良といった問
題が発生するのを防ぐことができる。
ることが好ましい。このように構成された多層配線の形
成方法においては、まず、第１の導電体に達する穴を絶
縁層に形成し、その穴を充電するように有機物層を形成
するため、接続穴となる穴の直径を確保することができ
る。そのため、接続部分において電気抵抗の増大や第１
の配線層と第２の配線層との間での接続不良といった問
題が発生するのを防ぐことができる。
【００３１】また、穴を形成する工程または絶縁層と有
機物層の一部を除去する工程で、絶縁層を除去するため
のレジストパターンを形成する際に、レジストの膜厚を
一定に保つことができるので、パターン転写時の解像度
が劣化するという問題が発生しない。
機物層の一部を除去する工程で、絶縁層を除去するため
のレジストパターンを形成する際に、レジストの膜厚を
一定に保つことができるので、パターン転写時の解像度
が劣化するという問題が発生しない。
【００３２】なお、導電層の幅が０．５μｍ未満のと
き、特に著しい効果が期待できる。また、有機物層が反
射防止材を含んでいれば、有機物層の上に精度よくレジ
ストパターンを形成することができる。
き、特に著しい効果が期待できる。また、有機物層が反
射防止材を含んでいれば、有機物層の上に精度よくレジ
ストパターンを形成することができる。
【００３３】また、本発明のさらに別の局面に従った多
層配線の形成方法は、半導体基板の上に形成された第１
の導電層を被覆しかつ主表面を有する第１の絶縁層の一
部を除去することにより、第１の導電層に達する第１の
穴を第１の絶縁層に形成する工程と、第１の穴を少なく
とも充填する有機物層を形成する工程と、有機物層と第
１の絶縁層の主表面との上に第２の絶縁層を形成する工
程と、第２の絶縁層の一部を除去することにより、第１
の穴に充填された有機物層に達する第２の穴を第２の絶
縁層に形成する工程と、第１の穴に充填された有機物層
を除去することにより、第１の穴と第２の穴を連通させ
る工程と、第１の穴と第２の穴を充填するように第２の
導電層を形成する工程とを備えたものである。
層配線の形成方法は、半導体基板の上に形成された第１
の導電層を被覆しかつ主表面を有する第１の絶縁層の一
部を除去することにより、第１の導電層に達する第１の
穴を第１の絶縁層に形成する工程と、第１の穴を少なく
とも充填する有機物層を形成する工程と、有機物層と第
１の絶縁層の主表面との上に第２の絶縁層を形成する工
程と、第２の絶縁層の一部を除去することにより、第１
の穴に充填された有機物層に達する第２の穴を第２の絶
縁層に形成する工程と、第１の穴に充填された有機物層
を除去することにより、第１の穴と第２の穴を連通させ
る工程と、第１の穴と第２の穴を充填するように第２の
導電層を形成する工程とを備えたものである。
【００３４】また、第１の穴を形成する工程は、第１の
絶縁層の主表面上にレジストパターンを形成し、そのレ
ジストパターンに従って第１の絶縁層を除去することに
よって行なわれてもよい。
絶縁層の主表面上にレジストパターンを形成し、そのレ
ジストパターンに従って第１の絶縁層を除去することに
よって行なわれてもよい。
【００３５】また、有機物層を形成する工程は、第１の
穴に有機物層を充填するとともに、第１の絶縁層の主表
面上に有機物層を形成し、絶縁層の主表面が現れるまで
有機物層をエッチバックすることを含んでいてもよい。
穴に有機物層を充填するとともに、第１の絶縁層の主表
面上に有機物層を形成し、絶縁層の主表面が現れるまで
有機物層をエッチバックすることを含んでいてもよい。
【００３６】また、第２の穴を形成する工程は、第２の
絶縁層の主表面上にレジストパターンを形成し、そのレ
ジストパターンに従って第２の絶縁層を除去することに
よって行なわれてもよい。
絶縁層の主表面上にレジストパターンを形成し、そのレ
ジストパターンに従って第２の絶縁層を除去することに
よって行なわれてもよい。
【００３７】また、第２の絶縁層を形成する工程は、有
機物層の耐熱温度より低い温度で第２の絶縁層を形成す
ることによって行なわれるのが好ましい。
機物層の耐熱温度より低い温度で第２の絶縁層を形成す
ることによって行なわれるのが好ましい。
【００３８】また、第１の導電層は、半導体基板に形成
された不純物領域および半導体基板の上に形成された配
線層からなる群より選ばれた少なくとも１つであっても
よい。
された不純物領域および半導体基板の上に形成された配
線層からなる群より選ばれた少なくとも１つであっても
よい。
【００３９】また、第１および第２の導電層の幅は、
０．５μｍ未満である場合に、この発明の効果が顕著と
なる。
０．５μｍ未満である場合に、この発明の効果が顕著と
なる。
【００４０】このように構成された多層配線の形成方法
においては、まず、第１の導電層に達する第１の穴を第
１の絶縁層に形成し、第１の穴を有機物層で充填するた
め、接続穴となる第１の穴の直径を確保することができ
る。そのため、接続部分での電気抵抗の増大、第１の配
線層と第２の配線層との間での接続不良といった問題が
発生するのを防ぐことができる。
においては、まず、第１の導電層に達する第１の穴を第
１の絶縁層に形成し、第１の穴を有機物層で充填するた
め、接続穴となる第１の穴の直径を確保することができ
る。そのため、接続部分での電気抵抗の増大、第１の配
線層と第２の配線層との間での接続不良といった問題が
発生するのを防ぐことができる。
【００４１】また、第１の穴を形成する工程または第２
の穴を形成する工程で絶縁層を除去するためのレジスト
パターンを形成する際に、レジストの膜厚を一定に保つ
ことができるので、パターン転写時の解像度が劣化する
という問題が発生しない。
の穴を形成する工程で絶縁層を除去するためのレジスト
パターンを形成する際に、レジストの膜厚を一定に保つ
ことができるので、パターン転写時の解像度が劣化する
という問題が発生しない。
【００４２】なお、導電層の幅が０．５μｍ未満のと
き、特に著しい効果が期待できる。また、有機物層の耐
熱温度より低い温度で第２の絶縁層を形成すれば、第２
の絶縁層の形成時に有機物層が溶けるという問題が発生
しない。
き、特に著しい効果が期待できる。また、有機物層の耐
熱温度より低い温度で第２の絶縁層を形成すれば、第２
の絶縁層の形成時に有機物層が溶けるという問題が発生
しない。
【００４３】
【発明の実施の形態】図１は、本発明の実施の形態１〜
３で示す形成方法が適用される多層配線構造を示す断面
図である。
３で示す形成方法が適用される多層配線構造を示す断面
図である。
【００４４】図１を参照して、半導体基板１０１上に素
子分離膜１０２が形成されている。また、半導体基板１
０１の上に一方と他方の不純物領域１０３が互いに距離
を隔てて形成されている。半導体基板１０１の上で不純
物領域１０３の一方と他方の間の領域において、ゲート
酸化膜１０４を介在させてゲート電極１０５が形成され
ている。ゲート酸化膜１０４、ゲート電極１０５を被覆
するように絶縁膜１０６が形成されている。半導体基板
１０１上で素子分離膜１０２、不純物領域１０３、絶縁
膜１０６を被覆するように層間絶縁膜１０７が形成され
ている。層間絶縁膜１０７の表面は平坦化されている。
第１の配線層１０９、１１０が層間絶縁膜１０７に埋込
まれて形成されている。第１の配線層１１０と不純物領
域１０３が接続部分１０８により電気的に接続されてい
る。
子分離膜１０２が形成されている。また、半導体基板１
０１の上に一方と他方の不純物領域１０３が互いに距離
を隔てて形成されている。半導体基板１０１の上で不純
物領域１０３の一方と他方の間の領域において、ゲート
酸化膜１０４を介在させてゲート電極１０５が形成され
ている。ゲート酸化膜１０４、ゲート電極１０５を被覆
するように絶縁膜１０６が形成されている。半導体基板
１０１上で素子分離膜１０２、不純物領域１０３、絶縁
膜１０６を被覆するように層間絶縁膜１０７が形成され
ている。層間絶縁膜１０７の表面は平坦化されている。
第１の配線層１０９、１１０が層間絶縁膜１０７に埋込
まれて形成されている。第１の配線層１１０と不純物領
域１０３が接続部分１０８により電気的に接続されてい
る。
【００４５】次に、層間絶縁膜１０７上に第２の層間絶
縁膜２０１が形成されている。第２の層間絶縁膜２０１
の表面は平坦化されている。第２の層間絶縁膜２０１に
埋込まれて第２の配線層２０３、２１５が形成されてい
る。第２の配線層２０３と第１の配線層１０９を接続部
分２０２が電気的に接続している。以下、上層において
も、同様に構成されている。
縁膜２０１が形成されている。第２の層間絶縁膜２０１
の表面は平坦化されている。第２の層間絶縁膜２０１に
埋込まれて第２の配線層２０３、２１５が形成されてい
る。第２の配線層２０３と第１の配線層１０９を接続部
分２０２が電気的に接続している。以下、上層において
も、同様に構成されている。
【００４６】以下、本発明の実施の形態において、本発
明の形成方法を、図１に示す第１の配線層１０９と第２
の配線層２０３との接続に適用した例について説明す
る。
明の形成方法を、図１に示す第１の配線層１０９と第２
の配線層２０３との接続に適用した例について説明す
る。
【００４７】（実施の形態１）図２〜図９は本発明の実
施の形態１の多層配線の形成方法を示す断面図である。
施の形態１の多層配線の形成方法を示す断面図である。
【００４８】図２を参照して、半導体基板１０１上に層
間絶縁膜２０１が形成されている。層間絶縁膜２０１に
第１の配線層１０９、１１０が埋込まれて形成されてい
る。ここで、半導体基板１０１は、図１の半導体基板１
０１と対応している。また、層間絶縁膜２０１は、図１
の層間絶縁膜２０１と対応している。また、第１の配線
層１０９、１１０は、図１の第１の配線層１０９、１１
０と対応している。図１において、第１の配線層１１
０、１０９は層間絶縁膜１０７で被覆されているが、こ
こでは層間絶縁膜２０１で被覆されているものとする。
層間絶縁膜２０１の表面は平坦化されているものとす
る。層間絶縁膜２０１の表面上に、穴２５０を有する接
続穴用のレジストパターン２０４を写真製版によって形
成する。
間絶縁膜２０１が形成されている。層間絶縁膜２０１に
第１の配線層１０９、１１０が埋込まれて形成されてい
る。ここで、半導体基板１０１は、図１の半導体基板１
０１と対応している。また、層間絶縁膜２０１は、図１
の層間絶縁膜２０１と対応している。また、第１の配線
層１０９、１１０は、図１の第１の配線層１０９、１１
０と対応している。図１において、第１の配線層１１
０、１０９は層間絶縁膜１０７で被覆されているが、こ
こでは層間絶縁膜２０１で被覆されているものとする。
層間絶縁膜２０１の表面は平坦化されているものとす
る。層間絶縁膜２０１の表面上に、穴２５０を有する接
続穴用のレジストパターン２０４を写真製版によって形
成する。
【００４９】図３を参照して、レジストパターン２０４
をマスクとしてドライエッチングにより、層間絶縁膜２
０１をエッチングして、その底壁が第１の配線層１０９
に達するように接続穴２０５を形成する。このとき、接
続穴２０５の直径は穴２５０の直径とほぼ等しく形成さ
れる。
をマスクとしてドライエッチングにより、層間絶縁膜２
０１をエッチングして、その底壁が第１の配線層１０９
に達するように接続穴２０５を形成する。このとき、接
続穴２０５の直径は穴２５０の直径とほぼ等しく形成さ
れる。
【００５０】図４を参照して、接続穴２０５を充填し、
かつ層間絶縁膜２０１の表面全体を被覆するように有機
系材料２０６をコーターによって塗布する。
かつ層間絶縁膜２０１の表面全体を被覆するように有機
系材料２０６をコーターによって塗布する。
【００５１】図５を参照して、有機系材料２０６をエッ
チバックすることにより、接続穴２０５の内部が有機系
材料で構成された埋込部２０７が形成される。このと
き、層間絶縁膜２０１の表面と有機系材料で構成された
埋込部２０７の表面の高さをほぼ等しくできる。
チバックすることにより、接続穴２０５の内部が有機系
材料で構成された埋込部２０７が形成される。このと
き、層間絶縁膜２０１の表面と有機系材料で構成された
埋込部２０７の表面の高さをほぼ等しくできる。
【００５２】図６を参照して、層間絶縁膜２０１の表面
と埋込部２０７の表面に配線層用の溝のレジストパター
ン２０８を形成する。このとき、層間絶縁膜２０１の表
面と埋込部２０７の表面の高さは、ほぼ等しいためレジ
ストパターン２０８の膜厚がほぼ一定になる。そのた
め、精度よくレジストパターン２０８を形成することが
可能になる。
と埋込部２０７の表面に配線層用の溝のレジストパター
ン２０８を形成する。このとき、層間絶縁膜２０１の表
面と埋込部２０７の表面の高さは、ほぼ等しいためレジ
ストパターン２０８の膜厚がほぼ一定になる。そのた
め、精度よくレジストパターン２０８を形成することが
可能になる。
【００５３】図７を参照して、レジストパターン２０８
をマスクとして層間絶縁膜２０１、埋込部２０７をドラ
イエッチングすることにより、配線層用の溝２０９、２
１０を形成する。
をマスクとして層間絶縁膜２０１、埋込部２０７をドラ
イエッチングすることにより、配線層用の溝２０９、２
１０を形成する。
【００５４】図８を参照して、有機系材料で構成された
埋込部２０７および配線層用の溝のレジストパターン２
０８をアッシャーによって、取除くことによって、配線
層用の溝２０９、２１０および接続穴２０５が開口され
た状態となる。
埋込部２０７および配線層用の溝のレジストパターン２
０８をアッシャーによって、取除くことによって、配線
層用の溝２０９、２１０および接続穴２０５が開口され
た状態となる。
【００５５】図９を参照して、接続穴２０５、溝２０
９、２１０を金属膜で充填することによって接続部分２
０２、第２の配線層２０３、２１３を形成する。
９、２１０を金属膜で充填することによって接続部分２
０２、第２の配線層２０３、２１３を形成する。
【００５６】このように構成された多層配線の形成方法
においては、図３で示す工程において、接続穴２０５の
直径をレジストパターン２０４の穴２５０の直径とほぼ
同一にすることができ、接続部分２０２の径が小さくな
ることによる電気抵抗の増大や第１の配線層と第２の配
線層との間の接続不良といった問題を解決することがで
きる。また、図５に示す工程において、層間絶縁膜２０
１の表面と有機系材料で構成された埋込部２０７の表面
の高さをほぼ等しくできる。そのため、図６に示すよう
に、第２の配線層用のレジストパターン２０８を接続穴
２０５の直上部分でも精度よく形成することが可能であ
る。
においては、図３で示す工程において、接続穴２０５の
直径をレジストパターン２０４の穴２５０の直径とほぼ
同一にすることができ、接続部分２０２の径が小さくな
ることによる電気抵抗の増大や第１の配線層と第２の配
線層との間の接続不良といった問題を解決することがで
きる。また、図５に示す工程において、層間絶縁膜２０
１の表面と有機系材料で構成された埋込部２０７の表面
の高さをほぼ等しくできる。そのため、図６に示すよう
に、第２の配線層用のレジストパターン２０８を接続穴
２０５の直上部分でも精度よく形成することが可能であ
る。
【００５７】（実施の形態２）図１０〜図１７は本発明
の実施の形態２の多層配線の形成方法を示す断面図であ
る。
の実施の形態２の多層配線の形成方法を示す断面図であ
る。
【００５８】図１０を参照して、半導体基板１０１上に
層間絶縁膜２０１が形成されている。層間絶縁膜２０１
に第１の配線層１０９、１１０が埋込まれて形成されて
いる。ここで、半導体基板１０１は、図１の半導体基板
１０１と対応している。また、層間絶縁膜２０１は、図
１の層間絶縁膜２０１と対応している。また、第１の配
線層１０９、１１０は、図１の第１の配線層１０９、１
１０と対応している。図１において、第１の配線層１１
０、１０９は層間絶縁膜１０７で被覆されているが、こ
こでは、層間絶縁膜２０１で被覆されているものとす
る。層間絶縁膜２０１の表面は平坦化されているものと
する。層間絶縁膜２０１の表面上に穴２６０を有するレ
ジストパターン２２１を写真製版によって形成する。
層間絶縁膜２０１が形成されている。層間絶縁膜２０１
に第１の配線層１０９、１１０が埋込まれて形成されて
いる。ここで、半導体基板１０１は、図１の半導体基板
１０１と対応している。また、層間絶縁膜２０１は、図
１の層間絶縁膜２０１と対応している。また、第１の配
線層１０９、１１０は、図１の第１の配線層１０９、１
１０と対応している。図１において、第１の配線層１１
０、１０９は層間絶縁膜１０７で被覆されているが、こ
こでは、層間絶縁膜２０１で被覆されているものとす
る。層間絶縁膜２０１の表面は平坦化されているものと
する。層間絶縁膜２０１の表面上に穴２６０を有するレ
ジストパターン２２１を写真製版によって形成する。
【００５９】図１１を参照して、レジストパターン２２
１をマスクとしてドライエッチングにより、層間絶縁膜
２０１をエッチングして、その底壁が第１の配線層１０
９に達するように接続穴２２２を形成する。このとき、
接続穴２２２の直径は穴２６０の直径とほぼ等しく形成
される。
１をマスクとしてドライエッチングにより、層間絶縁膜
２０１をエッチングして、その底壁が第１の配線層１０
９に達するように接続穴２２２を形成する。このとき、
接続穴２２２の直径は穴２６０の直径とほぼ等しく形成
される。
【００６０】図１２を参照して、接続穴２２２を充填
し、かつ層間絶縁膜２０１の表面全体を被覆するよう
に、反射防止材を含む有機系材料２２３をコーターによ
って塗布する。
し、かつ層間絶縁膜２０１の表面全体を被覆するよう
に、反射防止材を含む有機系材料２２３をコーターによ
って塗布する。
【００６１】図１３を参照して、有機系材料２２３の表
面に配線層の溝のレジストパターン２２４を形成する。
このとき、有機系材料２２３の表面の高さはほぼ一定で
あるため、レジストパターン２２４の膜厚がほぼ一定に
なる。
面に配線層の溝のレジストパターン２２４を形成する。
このとき、有機系材料２２３の表面の高さはほぼ一定で
あるため、レジストパターン２２４の膜厚がほぼ一定に
なる。
【００６２】図１４を参照して、レジストパターン２２
４をマスクとして有機系材料２２３をドライエッチング
することにより、第２の配線層用のレジスト溝２２５、
２２６を形成する。
４をマスクとして有機系材料２２３をドライエッチング
することにより、第２の配線層用のレジスト溝２２５、
２２６を形成する。
【００６３】図１５を参照して、レジストパターン２２
４をマスクとして層間絶縁膜２０１をドライエッチング
することにより、配線層用の溝２２７、２２８を形成す
る。
４をマスクとして層間絶縁膜２０１をドライエッチング
することにより、配線層用の溝２２７、２２８を形成す
る。
【００６４】図１６を参照して、アッシャーによって有
機系材料２２３、レジストパターン２２４を取除くこと
によって溝２２７、２２８および接続穴２２２が開口さ
れた状態となる。
機系材料２２３、レジストパターン２２４を取除くこと
によって溝２２７、２２８および接続穴２２２が開口さ
れた状態となる。
【００６５】図１７を参照して、接続穴２２２、溝２２
７、２２８を金属膜で充填することによって、接続部分
２０２、第２の配線層２０３、２３０を形成する。
７、２２８を金属膜で充填することによって、接続部分
２０２、第２の配線層２０３、２３０を形成する。
【００６６】このように構成された多層配線の形成方法
においては、図１１で示す工程において、接続穴２２２
の直径をレジストパターン２２１の穴２６０の直径とほ
ぼ同一とすることができ、接続部分２０２の径が小さく
なることによる電気抵抗の増大や第１の配線層と第２の
配線層との間の接続不良といった問題を解決することが
できる。また、図１３で示す工程において、有機系材料
２２３の表面の高さはほぼ等しいため、レジストパター
ン２２４の膜厚がほぼ一定になる。また、有機系材料２
２３は反射防止材を含んでいるそのため、精度よくレジ
ストパターン２２４を形成することが可能になる。
においては、図１１で示す工程において、接続穴２２２
の直径をレジストパターン２２１の穴２６０の直径とほ
ぼ同一とすることができ、接続部分２０２の径が小さく
なることによる電気抵抗の増大や第１の配線層と第２の
配線層との間の接続不良といった問題を解決することが
できる。また、図１３で示す工程において、有機系材料
２２３の表面の高さはほぼ等しいため、レジストパター
ン２２４の膜厚がほぼ一定になる。また、有機系材料２
２３は反射防止材を含んでいるそのため、精度よくレジ
ストパターン２２４を形成することが可能になる。
【００６７】（実施の形態３）図１８〜図２４は本発明
の実施の形態３の多層配線の形成方法を示す断面図であ
る。
の実施の形態３の多層配線の形成方法を示す断面図であ
る。
【００６８】図１８を参照して、半導体基板１０１上に
層間絶縁膜２０１ａが形成されている。層間絶縁膜２０
１ａに第１の配線層１０９、１１０が埋込まれて形成さ
れている。ここで、半導体基板１０１は、図１の半導体
基板１０１と対応している。また、層間絶縁膜２０１ａ
は、図１の層間絶縁膜２０１の一部である。また、第１
の配線層１０９、１１０は、図１の第１の配線層１０
９、１１０と対応している。図１において、第１の配線
層１０９は層間絶縁膜１０７で被覆されているが、ここ
では、層間絶縁膜２０１ａで被覆されているものとす
る。層間絶縁膜２０１ａの表面は平坦化されているもの
とする。また、層間絶縁膜２０１ａは図１の層間絶縁膜
２０１より、その厚みが薄くなっている。層間絶縁膜２
０１ａ上に穴２７０を有する接続穴のレジストパターン
２４１を写真製版によって形成する。
層間絶縁膜２０１ａが形成されている。層間絶縁膜２０
１ａに第１の配線層１０９、１１０が埋込まれて形成さ
れている。ここで、半導体基板１０１は、図１の半導体
基板１０１と対応している。また、層間絶縁膜２０１ａ
は、図１の層間絶縁膜２０１の一部である。また、第１
の配線層１０９、１１０は、図１の第１の配線層１０
９、１１０と対応している。図１において、第１の配線
層１０９は層間絶縁膜１０７で被覆されているが、ここ
では、層間絶縁膜２０１ａで被覆されているものとす
る。層間絶縁膜２０１ａの表面は平坦化されているもの
とする。また、層間絶縁膜２０１ａは図１の層間絶縁膜
２０１より、その厚みが薄くなっている。層間絶縁膜２
０１ａ上に穴２７０を有する接続穴のレジストパターン
２４１を写真製版によって形成する。
【００６９】図１９を参照して、レジストパターン２４
１をマスクとしてドライエッチングにより、層間絶縁膜
２０１ａをエッチングして、その底壁が第１の配線層１
０９に達するように接続穴２４２を形成する。このと
き、接続穴２４２の直径は穴２７０の直径とほぼ等しく
形成される。
１をマスクとしてドライエッチングにより、層間絶縁膜
２０１ａをエッチングして、その底壁が第１の配線層１
０９に達するように接続穴２４２を形成する。このと
き、接続穴２４２の直径は穴２７０の直径とほぼ等しく
形成される。
【００７０】また、層間絶縁膜２０１ａの表面から第１
の配線層１０９までの距離は、図１で示す層間絶縁膜２
０１の表面から第１の配線層１０９までの距離に比べて
短いため、容易に接続穴２４２を形成することができ
る。
の配線層１０９までの距離は、図１で示す層間絶縁膜２
０１の表面から第１の配線層１０９までの距離に比べて
短いため、容易に接続穴２４２を形成することができ
る。
【００７１】図２０を参照して、接続穴２４２を充填
し、かつ層間絶縁膜２０１ａの表面全体を被覆するよう
に有機系材料をコーターによって塗布する。その後、有
機系材料を層間絶縁膜２０１ａの表面が露出するまでエ
ッチバックすることにより、接続穴２４２の内部が有機
系材料で構成された埋込部２４３が形成される。このと
き、層間絶縁膜２０１ａの表面と有機系材料で構成され
た埋込部２４３の表面の高さをほぼ等しくする。
し、かつ層間絶縁膜２０１ａの表面全体を被覆するよう
に有機系材料をコーターによって塗布する。その後、有
機系材料を層間絶縁膜２０１ａの表面が露出するまでエ
ッチバックすることにより、接続穴２４２の内部が有機
系材料で構成された埋込部２４３が形成される。このと
き、層間絶縁膜２０１ａの表面と有機系材料で構成され
た埋込部２４３の表面の高さをほぼ等しくする。
【００７２】図２１を参照して、層間絶縁膜２０１ａの
表面と埋込部２４３の表面上に、埋込部２４３を構成す
る有機系材料の耐熱温度よりも低い温度で層間絶縁膜２
０１ｂを形成する。層間絶縁膜２０１ａと、２０１ｂ
が、図１に示す層間絶縁膜２０１に対応する。次に、層
間絶縁膜２０１ｂの表面上に配線層用の溝のレジストパ
ターン２４５を形成する。このとき、層間絶縁膜２０１
ｂの表面はほぼ平坦なため、レジストパターン２４５の
膜厚がほぼ一定になる。そのため、精度よくレジストパ
ターン２４５を形成することが可能になる。
表面と埋込部２４３の表面上に、埋込部２４３を構成す
る有機系材料の耐熱温度よりも低い温度で層間絶縁膜２
０１ｂを形成する。層間絶縁膜２０１ａと、２０１ｂ
が、図１に示す層間絶縁膜２０１に対応する。次に、層
間絶縁膜２０１ｂの表面上に配線層用の溝のレジストパ
ターン２４５を形成する。このとき、層間絶縁膜２０１
ｂの表面はほぼ平坦なため、レジストパターン２４５の
膜厚がほぼ一定になる。そのため、精度よくレジストパ
ターン２４５を形成することが可能になる。
【００７３】図２２を参照して、レジストパターン２４
５をマスクとして層間絶縁膜２０１ａ、２０１ｂをドラ
イエッチングすることにより、配線層用の溝２４６、２
４７を形成する。
５をマスクとして層間絶縁膜２０１ａ、２０１ｂをドラ
イエッチングすることにより、配線層用の溝２４６、２
４７を形成する。
【００７４】図２３を参照して、有機系材料で構成され
た埋込部２４３およびレジストパターン２４５をアッシ
ャーによって取除くことによって溝２４６、２４７およ
び接続穴２４２が開口された状態となる。
た埋込部２４３およびレジストパターン２４５をアッシ
ャーによって取除くことによって溝２４６、２４７およ
び接続穴２４２が開口された状態となる。
【００７５】図２４を参照して、接続穴２４２、溝２４
６、２４７を金属膜で充填することによって、接続部分
２０２、第２の配線層２０３、２４９を形成する。
６、２４７を金属膜で充填することによって、接続部分
２０２、第２の配線層２０３、２４９を形成する。
【００７６】このように構成された多層配線の形成方法
においては、図１９で示す工程において、接続穴２４２
の直径をレジストパターン２４１の穴２７０の直径とほ
ぼ同一とすることができ、接続部分２０２の径が小さく
なることによる電気抵抗の増大や第１の配線層と第２の
配線層との間の接続不良といった問題を解決することが
できる。また、図２１で示す工程において、層間絶縁膜
２０１ｂの表面はほぼ平坦である。そのため、レジスト
パターン２４５の膜厚を一定にできるので、精度よくレ
ジストパターン２４５を形成することが可能になる。
においては、図１９で示す工程において、接続穴２４２
の直径をレジストパターン２４１の穴２７０の直径とほ
ぼ同一とすることができ、接続部分２０２の径が小さく
なることによる電気抵抗の増大や第１の配線層と第２の
配線層との間の接続不良といった問題を解決することが
できる。また、図２１で示す工程において、層間絶縁膜
２０１ｂの表面はほぼ平坦である。そのため、レジスト
パターン２４５の膜厚を一定にできるので、精度よくレ
ジストパターン２４５を形成することが可能になる。
【００７７】以上、図を参照して説明した実施の形態１
〜３においては、第１の配線層１０９は図１における第
１の配線層１０９であり、かつ第２の配線層２０３は図
１における第２の配線層２０３とした。しかし、これら
の実施の形態における第１の配線層１０９を図１におけ
る不純物領域１０３に対応させ、かつ第２の配線層２０
３を図１における第１の配線層１１０と対応させること
も可能である。さらに、実施の形態による第１の配線層
１０９を図１における配線層３０３、２１５と対応さ
せ、かつ第２の配線層２０３を図１における配線層４０
３、３０４と対応させることも可能である。
〜３においては、第１の配線層１０９は図１における第
１の配線層１０９であり、かつ第２の配線層２０３は図
１における第２の配線層２０３とした。しかし、これら
の実施の形態における第１の配線層１０９を図１におけ
る不純物領域１０３に対応させ、かつ第２の配線層２０
３を図１における第１の配線層１１０と対応させること
も可能である。さらに、実施の形態による第１の配線層
１０９を図１における配線層３０３、２１５と対応さ
せ、かつ第２の配線層２０３を図１における配線層４０
３、３０４と対応させることも可能である。
【００７８】また、本発明の多層配線の形成方法におい
て形成された接続部分の直径は誤差が非常に少ない。そ
のため、接続部分の直径が０．５μｍ未満となった場
合、すなわち、第１および第２の配線層の幅が０．５μ
ｍ未満の場合、特に優れた効果を奏する。
て形成された接続部分の直径は誤差が非常に少ない。そ
のため、接続部分の直径が０．５μｍ未満となった場
合、すなわち、第１および第２の配線層の幅が０．５μ
ｍ未満の場合、特に優れた効果を奏する。
【００７９】
【実施例】本発明の実施例について、以下、図面を用い
て説明する。なお、実施例１は実施の形態１、実施例２
は実施の形態２、実施例３は実施の形態３に対応するも
のである。
て説明する。なお、実施例１は実施の形態１、実施例２
は実施の形態２、実施例３は実施の形態３に対応するも
のである。
【００８０】（実施例１）図２〜図９に基づいて、本発
明の実施例１の多層配線の形成方法を説明する。
明の実施例１の多層配線の形成方法を説明する。
【００８１】図２を参照して、シリコンからなる半導体
基板１０１上にシリコン酸化膜からなる層間絶縁膜２０
１を形成した。この層間絶縁膜２０１の中には、幅が
０．３μｍであり、銅を０．５重量％含むアルミニウム
からなる第１の配線層１０９、１１０が埋込まれてい
る。層間絶縁膜２０１の表面は平坦化されている。層間
絶縁膜２０１の表面にナフトキノンジアド感光剤とノボ
ラック樹脂からなるレジストを塗布し、写真製版によっ
て、直径０．３μｍの穴２５０を有するレジストパター
ン２０４を形成した。
基板１０１上にシリコン酸化膜からなる層間絶縁膜２０
１を形成した。この層間絶縁膜２０１の中には、幅が
０．３μｍであり、銅を０．５重量％含むアルミニウム
からなる第１の配線層１０９、１１０が埋込まれてい
る。層間絶縁膜２０１の表面は平坦化されている。層間
絶縁膜２０１の表面にナフトキノンジアド感光剤とノボ
ラック樹脂からなるレジストを塗布し、写真製版によっ
て、直径０．３μｍの穴２５０を有するレジストパター
ン２０４を形成した。
【００８２】図３を参照して、レジストパターン２０４
をマスクとして層間絶縁膜２０１をＣＨＦ3 とＯ2 の混
合ガス中でのリアクティブイオンエッチングすることに
より、その底壁が第１の配線層１０９に達するように、
接続穴２０５を形成した。
をマスクとして層間絶縁膜２０１をＣＨＦ3 とＯ2 の混
合ガス中でのリアクティブイオンエッチングすることに
より、その底壁が第１の配線層１０９に達するように、
接続穴２０５を形成した。
【００８３】図４を参照して、ノボラック樹脂からなる
有機系材料２０６をコーターによって塗布した。
有機系材料２０６をコーターによって塗布した。
【００８４】図５を参照して、有機系材料２０６をＯ2
ガス中でのリアクティブイオンエッチングによるエッチ
バックを行なうことにより、接続穴２０５の内部が有機
系材料２０６で構成された埋込部２０７を形成した。こ
のとき、層間絶縁膜２０１の表面と有機系材料で構成さ
れた埋込部２０７の表面の高さをほぼ等しくした。
ガス中でのリアクティブイオンエッチングによるエッチ
バックを行なうことにより、接続穴２０５の内部が有機
系材料２０６で構成された埋込部２０７を形成した。こ
のとき、層間絶縁膜２０１の表面と有機系材料で構成さ
れた埋込部２０７の表面の高さをほぼ等しくした。
【００８５】図６を参照して、層間絶縁膜２０１の表面
と埋込部２０７の表面にナフトキノンジアド感光剤とノ
ボラック樹脂からなるレジストを塗布し、写真製版工程
によって配線層用の溝のレジストパターン２０８を形成
した。このとき、層間絶縁膜２０１の表面と埋込部２０
７の表面の高さは、ほぼ等しいため、レジストパターン
２０８の膜厚はほぼ一定となった。そのため、精度よく
レジストパターン２０８を形成することが可能であっ
た。
と埋込部２０７の表面にナフトキノンジアド感光剤とノ
ボラック樹脂からなるレジストを塗布し、写真製版工程
によって配線層用の溝のレジストパターン２０８を形成
した。このとき、層間絶縁膜２０１の表面と埋込部２０
７の表面の高さは、ほぼ等しいため、レジストパターン
２０８の膜厚はほぼ一定となった。そのため、精度よく
レジストパターン２０８を形成することが可能であっ
た。
【００８６】図７を参照して、レジストパターン２０８
をマスクとして層間絶縁膜２０１、埋込部２０７をＣＨ
Ｆ3 とＯ2 の混合ガス中でのリアクティブイオンエッチ
ングすることにより、配線層用の溝２０９、２１０を形
成した。
をマスクとして層間絶縁膜２０１、埋込部２０７をＣＨ
Ｆ3 とＯ2 の混合ガス中でのリアクティブイオンエッチ
ングすることにより、配線層用の溝２０９、２１０を形
成した。
【００８７】図８を参照して、Ｏ2 プラズマと埋込部２
０７のノボラック樹脂とを反応させることによって、溝
２０９、２１０および接続穴２０５を開口された状態と
した。
０７のノボラック樹脂とを反応させることによって、溝
２０９、２１０および接続穴２０５を開口された状態と
した。
【００８８】図９を参照して、接続穴２０５、溝２０
９、２１０を、銅を０．５重量％含むアルミニウムで充
填することによって接続部分２０２、第２の配線層２０
３、２１３を形成した。
９、２１０を、銅を０．５重量％含むアルミニウムで充
填することによって接続部分２０２、第２の配線層２０
３、２１３を形成した。
【００８９】この実施例１では接続部分２０２の直径を
ほぼ０．３μｍとすることができた。また、接続部分２
０２における電気抵抗の増大や第１の配線層１０９と第
２の配線層２０３との間の接続不良といった問題は生じ
なかった。
ほぼ０．３μｍとすることができた。また、接続部分２
０２における電気抵抗の増大や第１の配線層１０９と第
２の配線層２０３との間の接続不良といった問題は生じ
なかった。
【００９０】（実施例２）図１０〜図１７に基づいて、
本発明の実施例２の多層配線の形成方法を説明する。
本発明の実施例２の多層配線の形成方法を説明する。
【００９１】図１０を参照して、シリコンからなる半導
体基板１０１上にシリコン酸化膜からなる層間絶縁膜２
０１を形成した。この層間絶縁膜２０１には、幅が０．
３μｍであり、銅を０．５重量％含むアルミニウムから
なる第１の配線層１０９、１１０が埋込まれている。層
間絶縁膜２０１の表面は平坦化されている。層間絶縁膜
２０１の表面にナフトキノンジアド感光剤とノボラック
樹脂からなるレジストを塗布し、写真製版によって直径
０．３μｍの穴２６０を有する接続穴のレジストパター
ン２２１を形成した。
体基板１０１上にシリコン酸化膜からなる層間絶縁膜２
０１を形成した。この層間絶縁膜２０１には、幅が０．
３μｍであり、銅を０．５重量％含むアルミニウムから
なる第１の配線層１０９、１１０が埋込まれている。層
間絶縁膜２０１の表面は平坦化されている。層間絶縁膜
２０１の表面にナフトキノンジアド感光剤とノボラック
樹脂からなるレジストを塗布し、写真製版によって直径
０．３μｍの穴２６０を有する接続穴のレジストパター
ン２２１を形成した。
【００９２】図１１を参照して、レジストパターン２２
１をマスクとして層間絶縁膜２０１をＣＨＦ3 とＯ2 の
混合ガス中でのリアクティブイオンエッチングすること
により、その底壁が第１の配線層１０９に達するように
接続穴２２２を形成した。
１をマスクとして層間絶縁膜２０１をＣＨＦ3 とＯ2 の
混合ガス中でのリアクティブイオンエッチングすること
により、その底壁が第１の配線層１０９に達するように
接続穴２２２を形成した。
【００９３】図１２を参照して、接続穴２２２を充填
し、かつ層間絶縁膜２０１の表面全体を被覆するよう
に、Ｈｏｅｃｈｓｔ社のＢＡＲＬｉ（商品名）からなる
有機系材料２２３をコーターによって塗布した。
し、かつ層間絶縁膜２０１の表面全体を被覆するよう
に、Ｈｏｅｃｈｓｔ社のＢＡＲＬｉ（商品名）からなる
有機系材料２２３をコーターによって塗布した。
【００９４】図１３を参照して、有機系材料２２３の表
面にナフトキノンジアド感光剤とノボラック樹脂からな
るレジストを塗布し、写真製版により配線層用の溝のレ
ジストパターン２２４を形成した。このとき、有機系材
料２２３の表面がほぼ平坦であるので、レジストパター
ン２２４の膜厚はほぼ一定になった。また、有機系材料
２２３を構成するＢＡＲＬｉ（商品名）は反射防止材を
含んでいる。そのため、精度よくレジストパターン２２
４を形成することが可能であった。
面にナフトキノンジアド感光剤とノボラック樹脂からな
るレジストを塗布し、写真製版により配線層用の溝のレ
ジストパターン２２４を形成した。このとき、有機系材
料２２３の表面がほぼ平坦であるので、レジストパター
ン２２４の膜厚はほぼ一定になった。また、有機系材料
２２３を構成するＢＡＲＬｉ（商品名）は反射防止材を
含んでいる。そのため、精度よくレジストパターン２２
４を形成することが可能であった。
【００９５】図１４を参照して、レジストパターン２２
４をマスクとして有機系材料２２３をＯ2 ガス中でのリ
アクティブイオンエッチングすることにより、第２の配
線層用のレジスト溝２２５、２２６を形成した。
４をマスクとして有機系材料２２３をＯ2 ガス中でのリ
アクティブイオンエッチングすることにより、第２の配
線層用のレジスト溝２２５、２２６を形成した。
【００９６】図１５を参照して、レジストパターン２２
４をマスクとして層間絶縁膜２０１をＯ2 とＮ2 の混合
ガス中でのリアクティブイオンエッチングすることによ
り、配線層用の溝２２７、２２８を形成した。
４をマスクとして層間絶縁膜２０１をＯ2 とＮ2 の混合
ガス中でのリアクティブイオンエッチングすることによ
り、配線層用の溝２２７、２２８を形成した。
【００９７】図１６を参照して、Ｏ2 プラズマとレジス
トパターン２２４のノボラック樹脂および有機系材料２
２３のＢＡＲＬｉ（商品名）とを反応させることによ
り、溝２２７、２２８および接続穴２２２を開口された
状態とした。
トパターン２２４のノボラック樹脂および有機系材料２
２３のＢＡＲＬｉ（商品名）とを反応させることによ
り、溝２２７、２２８および接続穴２２２を開口された
状態とした。
【００９８】図１７を参照して、接続穴２２２、溝２２
７、２２８を、銅を０．５重量％含むアルミニウムで充
填することによって接続部分２０２、第２の配線層２０
３、２３０を形成した。
７、２２８を、銅を０．５重量％含むアルミニウムで充
填することによって接続部分２０２、第２の配線層２０
３、２３０を形成した。
【００９９】この方法で形成された接続部分２０２の直
径はほぼ０．３μｍであり、接続部分２０２における電
気抵抗の増大や第１の配線層１０９と第２の配線層２０
３との間の接続不良といった問題は生じなかった。
径はほぼ０．３μｍであり、接続部分２０２における電
気抵抗の増大や第１の配線層１０９と第２の配線層２０
３との間の接続不良といった問題は生じなかった。
【０１００】（実施例３）図１８〜図２４に基づいて、
本発明の実施例３の多層配線の形成方法を説明する。
本発明の実施例３の多層配線の形成方法を説明する。
【０１０１】図１８を参照して、シリコンからなる半導
体基板１０１上にシリコン酸化膜からなる層間絶縁膜２
０１ａを形成した。この層間絶縁膜２０１ａには、幅が
０．３μｍで銅を０．５重量％含むアルミニウムからな
る第１の配線層１０９、１１０が埋込まれている。ここ
で、層間絶縁膜２０１ａの表面と第１の配線層１０９と
の距離は、前述の実施例１、２の場合よりも短く、８０
０ｎｍ程度である。層間絶縁膜２０１ａの表面は平坦化
されている。層間絶縁膜２０１ａの表面にナフトキノン
ジアド感光剤とノボラック樹脂からなるレジストを塗布
し、写真製版によって直径０．３μｍの穴２７０を有す
る接続穴のレジストパターン２４１を形成した。
体基板１０１上にシリコン酸化膜からなる層間絶縁膜２
０１ａを形成した。この層間絶縁膜２０１ａには、幅が
０．３μｍで銅を０．５重量％含むアルミニウムからな
る第１の配線層１０９、１１０が埋込まれている。ここ
で、層間絶縁膜２０１ａの表面と第１の配線層１０９と
の距離は、前述の実施例１、２の場合よりも短く、８０
０ｎｍ程度である。層間絶縁膜２０１ａの表面は平坦化
されている。層間絶縁膜２０１ａの表面にナフトキノン
ジアド感光剤とノボラック樹脂からなるレジストを塗布
し、写真製版によって直径０．３μｍの穴２７０を有す
る接続穴のレジストパターン２４１を形成した。
【０１０２】図１９を参照して、レジストパターン２４
１をマスクとして層間絶縁膜２０１ａをＣＨＦ3 とＯ2
の混合ガス中でのリアクティブイオンエッチングするこ
とにより、その底壁が第１の配線層１０９に達するよう
に、接続穴２４２を形成した。このとき、層間絶縁膜２
０１ａの表面と第１の配線層１０９との距離は実施例
１、２の場合に比べて短いため、容易に接続穴２４２を
形成することができた。
１をマスクとして層間絶縁膜２０１ａをＣＨＦ3 とＯ2
の混合ガス中でのリアクティブイオンエッチングするこ
とにより、その底壁が第１の配線層１０９に達するよう
に、接続穴２４２を形成した。このとき、層間絶縁膜２
０１ａの表面と第１の配線層１０９との距離は実施例
１、２の場合に比べて短いため、容易に接続穴２４２を
形成することができた。
【０１０３】図２０を参照して、接続穴２４２を充填
し、かつ層間絶縁膜２０１ｂの表面全体を被覆するよう
にポリイミドからなる有機系材料を塗布し、この有機系
材料をＯ2 とＮ2 混合ガス中でリアクティブイオンエッ
チングして接続穴２４２の内部が有機系材料で構成され
た埋込部２４３を形成した。このとき、層間絶縁膜２０
１ａの表面と有機系材料で構成された埋込部２４３の表
面の高さをほぼ等しくした。
し、かつ層間絶縁膜２０１ｂの表面全体を被覆するよう
にポリイミドからなる有機系材料を塗布し、この有機系
材料をＯ2 とＮ2 混合ガス中でリアクティブイオンエッ
チングして接続穴２４２の内部が有機系材料で構成され
た埋込部２４３を形成した。このとき、層間絶縁膜２０
１ａの表面と有機系材料で構成された埋込部２４３の表
面の高さをほぼ等しくした。
【０１０４】図２１を参照して、埋込部２４３に埋込ま
れたポリイミドの耐熱温度が約２００℃であるので、層
間絶縁膜２０１ａの表面にシリコン酸化膜からなる層間
絶縁膜２０１ｂを２００℃以下で形成した。次に、層間
絶縁膜２０１ｂの表面にナフトキノンジアド感光剤とノ
ボラック樹脂からなるレジストを塗布し、写真製版によ
り、第１の配線層用のレジストパターン２４５を形成し
た。このとき、層間絶縁膜２０１ｂの表面がほぼ平坦で
あるため、レジストパターン２４５の膜厚がほぼ一定に
なった。そのため、精度よくレジストパターン２４５を
形成することが可能であった。
れたポリイミドの耐熱温度が約２００℃であるので、層
間絶縁膜２０１ａの表面にシリコン酸化膜からなる層間
絶縁膜２０１ｂを２００℃以下で形成した。次に、層間
絶縁膜２０１ｂの表面にナフトキノンジアド感光剤とノ
ボラック樹脂からなるレジストを塗布し、写真製版によ
り、第１の配線層用のレジストパターン２４５を形成し
た。このとき、層間絶縁膜２０１ｂの表面がほぼ平坦で
あるため、レジストパターン２４５の膜厚がほぼ一定に
なった。そのため、精度よくレジストパターン２４５を
形成することが可能であった。
【０１０５】図２２を参照して、レジストパターン２４
５をマスクとして層間絶縁膜２０１ａ、２０１ｂ、をＣ
ＨＦ3 とＯ2 の混合ガス中でのリアクティブイオンエッ
チングし、配線層用の溝２４６、２４７を形成した。
５をマスクとして層間絶縁膜２０１ａ、２０１ｂ、をＣ
ＨＦ3 とＯ2 の混合ガス中でのリアクティブイオンエッ
チングし、配線層用の溝２４６、２４７を形成した。
【０１０６】図２３を参照して、埋込部２４３のポリイ
ミドおよびレジストパターン２４５のノボラック樹脂と
Ｏ2 プラズマとを反応させることにより、溝２４６、２
４７および接続穴２４２を開口された状態とした。
ミドおよびレジストパターン２４５のノボラック樹脂と
Ｏ2 プラズマとを反応させることにより、溝２４６、２
４７および接続穴２４２を開口された状態とした。
【０１０７】図２４を参照して、接続穴２４２、溝２４
６、２４７を、銅を０．５重量％含むアルミニウムで充
填することによって、接続部分２０２、第２の配線層２
０３、２４９を形成した。
６、２４７を、銅を０．５重量％含むアルミニウムで充
填することによって、接続部分２０２、第２の配線層２
０３、２４９を形成した。
【０１０８】この方法において形成された接続部分２０
２の、幅が０．３μｍであり、接続部分２０２の径が小
さくなることによる電気抵抗の増大や第１の配線層１０
９と第２の配線層２０３との間の接続不良といった問題
が発生することはなかった。今回開示された実施の形
態、実施例はすべての点で例示であって制限的なもので
はないと考えられるべきである。本発明の範囲は上記し
た説明ではなくて特許請求の範囲によって示され、特許
請求の範囲と均等の意味および範囲内でのすべての変更
が含まれることが意図される。
２の、幅が０．３μｍであり、接続部分２０２の径が小
さくなることによる電気抵抗の増大や第１の配線層１０
９と第２の配線層２０３との間の接続不良といった問題
が発生することはなかった。今回開示された実施の形
態、実施例はすべての点で例示であって制限的なもので
はないと考えられるべきである。本発明の範囲は上記し
た説明ではなくて特許請求の範囲によって示され、特許
請求の範囲と均等の意味および範囲内でのすべての変更
が含まれることが意図される。
【図１】 本発明の形成方法が適用される多層配線構造
を示す断面図である。
を示す断面図である。
【図２】 本発明の実施の形態１の多層配線の形成方法
の第１工程を示す断面図である。
の第１工程を示す断面図である。
【図３】 本発明の実施の形態１の多層配線の形成方法
の第２工程を示す断面図である。
の第２工程を示す断面図である。
【図４】 本発明の実施の形態１の多層配線の形成方法
の第３工程を示す断面図である。
の第３工程を示す断面図である。
【図５】 本発明の実施の形態１の多層配線の形成方法
の第４工程を示す断面図である。
の第４工程を示す断面図である。
【図６】 本発明の実施の形態１の多層配線の形成方法
の第５工程を示す断面図である。
の第５工程を示す断面図である。
【図７】 本発明の実施の形態１の多層配線の形成方法
の第６工程を示す断面図である。
の第６工程を示す断面図である。
【図８】 本発明の実施の形態１の多層配線の形成方法
の第７工程を示す断面図である。
の第７工程を示す断面図である。
【図９】 本発明の実施の形態１の多層配線の形成方法
の第８工程を示す断面図である。
の第８工程を示す断面図である。
【図１０】 本発明の実施の形態２の多層配線の形成方
法の第１工程を示す断面図である。
法の第１工程を示す断面図である。
【図１１】 本発明の実施の形態２の多層配線の形成方
法の第２工程を示す断面図である。
法の第２工程を示す断面図である。
【図１２】 本発明の実施の形態２の多層配線の形成方
法の第３工程を示す断面図である。
法の第３工程を示す断面図である。
【図１３】 本発明の実施の形態２の多層配線の形成方
法の第４工程を示す断面図である。
法の第４工程を示す断面図である。
【図１４】 本発明の実施の形態２の多層配線の形成方
法の第５工程を示す断面図である。
法の第５工程を示す断面図である。
【図１５】 本発明の実施の形態２の多層配線の形成方
法の第６工程を示す断面図である。
法の第６工程を示す断面図である。
【図１６】 本発明の実施の形態２の多層配線の形成方
法の第７工程を示す断面図である。
法の第７工程を示す断面図である。
【図１７】 本発明の実施の形態２の多層配線の形成方
法の第８工程を示す断面図である。
法の第８工程を示す断面図である。
【図１８】 本発明の実施の形態３の多層配線の形成方
法の第１工程を示す断面図である。
法の第１工程を示す断面図である。
【図１９】 本発明の実施の形態３の多層配線の形成方
法の第２工程を示す断面図である。
法の第２工程を示す断面図である。
【図２０】 本発明の実施の形態３の多層配線の形成方
法の第３工程を示す断面図である。
法の第３工程を示す断面図である。
【図２１】 本発明の実施の形態３の多層配線の形成方
法の第４工程を示す断面図である。
法の第４工程を示す断面図である。
【図２２】 本発明の実施の形態３の多層配線の形成方
法の第５工程を示す断面図である。
法の第５工程を示す断面図である。
【図２３】 本発明の実施の形態３の多層配線の形成方
法の第６工程を示す断面図である。
法の第６工程を示す断面図である。
【図２４】 本発明の実施の形態３の多層配線の形成方
法の第７工程を示す断面図である。
法の第７工程を示す断面図である。
【図２５】 従来の多層配線の形成方法の第１工程を示
す断面図である。
す断面図である。
【図２６】 従来の多層配線の形成方法の第２工程を示
す断面図である。
す断面図である。
【図２７】 従来の多層配線の形成方法の第３工程を示
す断面図である。
す断面図である。
【図２８】 従来の多層配線の形成方法の第４工程を示
す断面図である。
す断面図である。
【図２９】 従来の多層配線の形成方法の第５工程を示
す断面図である。
す断面図である。
【図３０】 従来の多層配線の形成方法の第６工程を示
す断面図である。
す断面図である。
【図３１】 従来の多層配線の形成方法の第７工程を示
す断面図である。
す断面図である。
【図３２】 従来の多層配線の形成方法の第８工程を示
す断面図である。
す断面図である。
【図３３】 従来の多層配線の形成方法の第９工程を示
す断面図である。
す断面図である。
１０１ 半導体基板、１０９ 第１の配線層、２０１
層間絶縁膜、２０２接続部分、２０３ 第２の配線層、
２０５ 接続穴、２０６ 有機物層。
層間絶縁膜、２０２接続部分、２０３ 第２の配線層、
２０５ 接続穴、２０６ 有機物層。
Claims (19)
- 【請求項１】 半導体基板の上に形成された第１の導電
層を被覆しかつ主表面を有する絶縁層の一部を除去する
ことにより、前記第１の導電層に達する穴を前記絶縁層
に形成する工程と、 前記穴を少なくとも充填する有機物層を形成する工程
と、 前記穴に充填された前記有機物層に接する部分におい
て、前記絶縁層の一部を除去する工程と、 前記穴に充填された前記有機物層を除去することによ
り、前記穴に連なる凹部を前記絶縁層に形成する工程
と、 前記穴と前記凹部とを充填するように第２の導電層を形
成する工程とを備えた、多層配線の形成方法。 - 【請求項２】 前記穴を形成する工程は、前記絶縁層の
主表面上にレジストパターンを形成し、そのレジストパ
ターンに従って前記絶縁層を除去することを含む、請求
項１に記載の多層配線の形成方法。 - 【請求項３】 前記有機物層を形成する工程は、前記穴
に前記有機物層を充填するとともに、前記絶縁層の主表
面上に前記有機物層を形成し、前記絶縁層の主表面が現
れるまで前記有機物層をエッチバックすることを含む、
請求項１に記載の多層配線の形成方法。 - 【請求項４】 前記絶縁層の一部を除去する工程は、前
記絶縁層の主表面上にレジストパターンを形成し、その
レジストパターンに従って前記絶縁層を除去することを
含む、請求項１に記載の多層配線の形成方法。 - 【請求項５】 前記第１の導電層は、前記半導体基板に
形成された不純物領域および前記半導体基板の上に形成
された配線層からなる群より選ばれた少なくとも１つで
ある、請求項１に記載の多層配線の形成方法。 - 【請求項６】 前記第１および第２の導電層の幅は、
０．５μｍ未満である部分を含む、請求項１に記載の多
層配線の形成方法。 - 【請求項７】 半導体基板の上に形成された第１の導電
層を被覆しかつ主表面を有する絶縁層の一部を除去する
ことにより、前記第１の導電層に達する穴を前記絶縁層
に形成する工程と、 前記穴を充填し、かつ前記絶縁層の主表面を被覆するよ
うに有機物層を形成する工程と、 前記穴に充填された前記有機物層に接する部分におい
て、前記絶縁層の一部およびその絶縁層の上に形成され
た前記有機物層の一部を除去する工程と、 前記穴に充填された前記有機物層を除去することによ
り、前記穴に連なる凹部を前記絶縁層に形成する工程
と、 前記穴と前記凹部とを充填するように第２の導電層を形
成する工程とを備えた、多層配線の形成方法。 - 【請求項８】 前記穴を形成する工程は、前記絶縁層の
主表面上にレジストパターンを形成し、そのレジストパ
ターンに従って前記絶縁層を除去することを含む、請求
項７に記載の多層配線の形成方法。 - 【請求項９】 前記絶縁層の一部および前記有機物層の
一部を除去する工程は、前記有機物層の上にレジストパ
ターンを形成し、そのレジストパターンに従って前記絶
縁層と前記有機物層とを除去することを含む、請求項７
に記載の多層配線の形成方法。 - 【請求項１０】 前記第１の導電層は、前記半導体基板
に形成された不純物領域および前記半導体基板の上に形
成された配線層からなる群より選ばれた少なくとも１つ
である、請求項７に記載の多層配線の形成方法。 - 【請求項１１】 前記第１および第２の導電層の幅は、
０．５μｍ未満である部分を含む、請求項７に記載の多
層配線の形成方法。 - 【請求項１２】 前記有機物層は、反射防止材を含む、
請求項７に記載の多層配線の形成方法。 - 【請求項１３】 半導体基板の上に形成された第１の導
電層を被覆しかつ主表面を有する第１の絶縁層の一部を
除去することにより、前記第１の導電層に達する第１の
穴を前記第１の絶縁層に形成する工程と、 前記第１の穴を少なくとも充填する有機物層を形成する
工程と、 前記有機物層と前記第１の絶縁層の主表面との上に第２
の絶縁層を形成する工程と、 前記第２の絶縁層の一部を除去することにより、前記第
１の穴に充填された前記有機物層に達する第２の穴を前
記第２の絶縁層に形成する工程と、 前記第１の穴に充填された前記有機物層を除去すること
により、前記第１の穴と前記第２の穴とを連通させる工
程と、 前記第１の穴と前記第２の穴とを充填するように第２の
導電層を形成する工程とを備えた、多層配線の形成方
法。 - 【請求項１４】 前記第１の穴を形成する工程は、前記
第１の絶縁層の主表面上にレジストパターンを形成し、
そのレジストパターンに従って前記第１の絶縁層を除去
することを含む、請求項１３に記載の多層配線の形成方
法。 - 【請求項１５】 前記有機物層を形成する工程は、前記
第１の穴に前記有機物層を充填するとともに前記第１の
絶縁層の主表面上に前記有機物層を形成し、前記第１の
絶縁層の主表面が現れるまで前記有機物層をエッチバッ
クすることを含む、請求項１３に記載の多層配線の形成
方法。 - 【請求項１６】 前記第２の穴を形成する工程は、前記
第２の絶縁層の主表面上にレジストパターンを形成し、
そのレジストパターンに従って前記第２の絶縁層を除去
することを含む、請求項１３に記載の多層配線の形成方
法。 - 【請求項１７】 前記第２の絶縁層を形成する工程は、
前記有機物層の耐熱温度より低い温度で前記第２の絶縁
層を形成することを含む、請求項１３に記載の多層配線
の形成方法。 - 【請求項１８】 前記第１の導電層は、前記半導体基板
に形成された不純物領域および前記半導体基板の上に形
成された配線層からなる群より選ばれた少なくとも１つ
である、請求項１３に記載の多層配線の形成方法。 - 【請求項１９】 前記第１および第２の導電層の幅は、
０．５μｍ未満である部分を含む、請求項１３に記載の
多層配線の形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27139995A JP3469976B2 (ja) | 1995-10-19 | 1995-10-19 | 多層配線の形成方法 |
| US08/614,579 US5677243A (en) | 1995-10-19 | 1996-03-13 | Method of forming multi-layer interconnection |
| DE19614164A DE19614164C2 (de) | 1995-10-19 | 1996-04-10 | Verfahren zum Bilden einer Mehrschichtverbindung |
| KR1019960021767A KR100194306B1 (ko) | 1995-10-19 | 1996-06-17 | 다층 배선을 형성하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27139995A JP3469976B2 (ja) | 1995-10-19 | 1995-10-19 | 多層配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116006A true JPH09116006A (ja) | 1997-05-02 |
| JP3469976B2 JP3469976B2 (ja) | 2003-11-25 |
Family
ID=17499525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27139995A Expired - Lifetime JP3469976B2 (ja) | 1995-10-19 | 1995-10-19 | 多層配線の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5677243A (ja) |
| JP (1) | JP3469976B2 (ja) |
| KR (1) | KR100194306B1 (ja) |
| DE (1) | DE19614164C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010050477A (ja) * | 1997-10-22 | 2010-03-04 | Imec | 有機化合物含有絶縁層の異方性エッチング |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPN667595A0 (en) | 1995-11-20 | 1995-12-14 | Orbital Engine Company (Australia) Proprietary Limited | Electronic position and speed sensing device |
| US5888896A (en) * | 1996-06-27 | 1999-03-30 | Micron Technology, Inc. | Method for making an electrical contact to a node location and process for forming a conductive line or other circuit component |
| US6010955A (en) * | 1996-09-23 | 2000-01-04 | Kabushiki Kaisha Toshiba | Electrical connection forming process for semiconductor devices |
| JP3309783B2 (ja) * | 1997-10-31 | 2002-07-29 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE19752404C1 (de) * | 1997-11-26 | 1999-08-19 | Siemens Ag | Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet |
| US6007733A (en) * | 1998-05-29 | 1999-12-28 | Taiwan Semiconductor Manufacturing Company | Hard masking method for forming oxygen containing plasma etchable layer |
| US6492276B1 (en) | 1998-05-29 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Hard masking method for forming residue free oxygen containing plasma etched layer |
| US6326296B1 (en) | 1998-07-01 | 2001-12-04 | Taiwan Semiconductor Manufacturing Company | Method of forming dual damascene structure with improved contact/via edge integrity |
| US6649515B2 (en) * | 1998-09-30 | 2003-11-18 | Intel Corporation | Photoimageable material patterning techniques useful in fabricating conductive lines in circuit structures |
| US6165898A (en) * | 1998-10-23 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Dual damascene patterned conductor layer formation method without etch stop layer |
| US6087251A (en) * | 1998-10-30 | 2000-07-11 | United Microelectronics Corp. | Method of fabricating a dual damascene structure |
| US6204107B1 (en) * | 1998-12-08 | 2001-03-20 | United Microelectronics Corp. | Method for forming multi-layered liner on sidewall of node contact opening |
| TW406369B (en) * | 1998-12-18 | 2000-09-21 | United Microelectronics Corp | Method for manufacturing damascene |
| US6391761B1 (en) * | 1999-09-20 | 2002-05-21 | Taiwan Semiconductor Manufacturing Company | Method to form dual damascene structures using a linear passivation |
| JP2002217287A (ja) | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7005236B2 (en) * | 2003-04-23 | 2006-02-28 | Taiwan Semiconductor Manufacturing Company | Maintaining photoresist planarity at hole edges |
| WO2008044181A1 (en) * | 2006-10-09 | 2008-04-17 | Nxp B.V. | Method of forming an interconnect structure |
| US20080116496A1 (en) * | 2006-11-21 | 2008-05-22 | Kuo-Chyuan Tzeng | Integrating a DRAM with an SRAM having butted contacts and resulting devices |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| US5026666A (en) * | 1989-12-28 | 1991-06-25 | At&T Bell Laboratories | Method of making integrated circuits having a planarized dielectric |
| US5091289A (en) * | 1990-04-30 | 1992-02-25 | International Business Machines Corporation | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions |
| US5229257A (en) * | 1990-04-30 | 1993-07-20 | International Business Machines Corporation | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polymide polymer compositions |
| US5158910A (en) * | 1990-08-13 | 1992-10-27 | Motorola Inc. | Process for forming a contact structure |
| US4997790A (en) * | 1990-08-13 | 1991-03-05 | Motorola, Inc. | Process for forming a self-aligned contact structure |
| JPH0547935A (ja) * | 1991-08-13 | 1993-02-26 | Sony Corp | 配線形成方法 |
| US5187121A (en) * | 1991-12-18 | 1993-02-16 | International Business Machines Corporation | Process for fabrication of a semiconductor structure and contact stud |
| KR100218726B1 (ko) * | 1992-12-30 | 1999-09-01 | 김영환 | 고집적 반도체 소자의 접속장치 및 그 제조방법 |
| US5434451A (en) * | 1993-01-19 | 1995-07-18 | International Business Machines Corporation | Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines |
-
1995
- 1995-10-19 JP JP27139995A patent/JP3469976B2/ja not_active Expired - Lifetime
-
1996
- 1996-03-13 US US08/614,579 patent/US5677243A/en not_active Expired - Lifetime
- 1996-04-10 DE DE19614164A patent/DE19614164C2/de not_active Expired - Lifetime
- 1996-06-17 KR KR1019960021767A patent/KR100194306B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010050477A (ja) * | 1997-10-22 | 2010-03-04 | Imec | 有機化合物含有絶縁層の異方性エッチング |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19614164C2 (de) | 2000-10-26 |
| KR100194306B1 (ko) | 1999-06-15 |
| DE19614164A1 (de) | 1997-04-24 |
| US5677243A (en) | 1997-10-14 |
| JP3469976B2 (ja) | 2003-11-25 |
| KR970024015A (ko) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3469976B2 (ja) | 多層配線の形成方法 | |
| JPH0613470A (ja) | 半導体装置およびその製造方法 | |
| KR100385954B1 (ko) | 국부 식각 저지 물질층을 갖는 비트라인 스터드 상의 비트라인 랜딩 패드와 비경계 컨택을 갖는 반도체 소자 및 그제조방법 | |
| KR100416591B1 (ko) | 식각 저지층이 구비된 비트 라인 스터드 상에 비트 라인랜딩 패드와 비경계 콘택을 갖는 반도체 소자 및 그형성방법 | |
| KR19990007191A (ko) | 희생용 유동성 산화물을 이용하는 이중 다마신 법을 사용한 다층 동일 평면 금속/절연체 막 형성 방법 | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| US7074712B2 (en) | Semiconductor device having multilevel interconnections and method of manufacturing the same | |
| US6495451B2 (en) | Method of forming interconnect | |
| US20030096496A1 (en) | Method of forming dual damascene structure | |
| US6103617A (en) | Fabricating method of multi-level wiring structure for semiconductor device | |
| JP2001185614A (ja) | 半導体装置およびその製造方法 | |
| US6884713B2 (en) | Method for forming metal line of semiconductor device | |
| US6380079B1 (en) | Metal wiring in semiconductor device and method for fabricating the same | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| KR100307528B1 (ko) | 반도체소자의다층배선구조제조방법 | |
| KR20000072897A (ko) | 반도체 장치의 제조 방법 | |
| JPH0837181A (ja) | 半導体装置及びその製造方法 | |
| KR100226258B1 (ko) | 다층 금속 배선 형성 방법 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| KR100450244B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100356788B1 (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| KR20010065145A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100268810B1 (ko) | 반도체소자의금속배선형성방법 | |
| US6586325B2 (en) | Process for making an electronic device having a multilevel structure | |
| KR100262009B1 (ko) | 반도체장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030826 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |