CN110010575A - 一种栓塞互联式的tsv结构及其制作方法 - Google Patents
一种栓塞互联式的tsv结构及其制作方法 Download PDFInfo
- Publication number
- CN110010575A CN110010575A CN201811593482.0A CN201811593482A CN110010575A CN 110010575 A CN110010575 A CN 110010575A CN 201811593482 A CN201811593482 A CN 201811593482A CN 110010575 A CN110010575 A CN 110010575A
- Authority
- CN
- China
- Prior art keywords
- metal column
- tsv
- support plate
- metal
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种栓塞互联式的TSV结构及其制作方法,包括载板,载板上设置TSV孔,TSV孔深度小于载板厚度,金属柱生成在TSV孔内,金属柱的高度高于TSV孔深度,金属柱高于TSV孔深度的部分覆盖有金属层,金属层上表面布置RDL,金属柱包括固定部和金属柱本身,金属柱截面呈长方形,固定部全部在金属层内,金属柱上设置绝缘层;本发明提供提高了转接板的互联稳定性的一种栓塞互联式的TSV结构及其制作方法。
Description
技术领域
本发明涉及半导体技术领域,更具体的说,它涉及一种栓塞互联式的TSV结构及其制作方法。
背景技术
毫米波射频技术在半导体行业发展迅速,其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用,预计2018年市场达到11亿美元,成为新兴产业。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求,对于无线发射和接收系统,目前还不能集成到同一颗芯片上(SOC),因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
传统封装工艺把各种功能芯片和无源器件安装在基板上,占用面积大,可靠性差,不能满足封装系统越来越小型化的趋势,而基于标准硅工艺的三维异构封装技术(系统级封装SIP)运用TSV技术和空腔结构将不同衬底不同功能的芯片集成在一起,能在较小的区域内实现芯片的堆叠和互联,大大减小了功能件的面积并增加了其可靠性,越来越成为该产业未来发展的方向。
但是对于实际工艺来讲,因为TSV铜柱跟硅转接板的热膨胀系数有差异,因此凹在转接板中的铜柱的上端在后续的热工艺中会出现膨胀或收缩的问题,如果上表面做的RDL跟TSV铜柱的接触面积较小,那么当铜柱出现收缩时,就会出现TSV上端金属跟RDL表面脱离的问题,使互联发生断路,造成整个模组失效。
发明内容
本发明克服了现有技术的不足,提供提高了转接板的互联稳定性的一种栓塞互联式的TSV结构及其制作方法。
本发明的技术方案如下:
一种栓塞互联式的TSV结构,包括载板,载板上设置TSV孔,TSV孔深度小于载板厚度,金属柱生成在TSV孔内,金属柱的高度高于TSV孔深度,金属柱高于TSV孔深度的部分覆盖有金属层,金属层上表面布置RDL,金属柱包括固定部和金属柱本身,金属柱截面呈长方形,固定部全部在金属层内,金属柱上设置绝缘层。
一种栓塞互联式的TSV结构的制作方法,具体处理包括如下步骤:
101)制作金属柱步骤:在载板上表面通过光刻、刻蚀工艺制作TSV孔,TSV孔深度小于载板的厚度;在载板上表面通过沉积氧化硅、氮化硅或者直接热氧化形成绝缘层;再通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作种子层;接着通过电镀金属,使金属充满TSV孔,并在200到500度温度下密化金属形成金属柱,通过CMP工艺去除载板上表面的金属;
102)金属柱处理步骤:在载板上通过沉积氧化硅或氮化硅形成绝缘层,或用金属薄膜作为绝缘层;用干法刻蚀或者湿法刻蚀工艺去除金属柱周围的绝缘层,使金属柱露出;
103)完成互联步骤:用湿法刻蚀工艺对金属柱进行四周侧壁刻蚀,使金属柱的固定部形成上下两端宽度大于固定部中间的形状,或者金属柱呈T形;在载板表面制作RDL,然后用PVD工艺在载板上表面沉积种子层,最后通过光刻和电镀工艺制作出跟金属柱柱镶嵌结构的RDL走线,形成栓塞结构。
进一步的,载板大小采用4、6、8、12寸中的一种,载板厚度范围为200um到2000um,载板材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种。
进一步的,TSV孔直径范围在1um到1000um,深度在10um到1000um。
进一步的,绝缘层厚度范围在10nm到100um之间,种子层厚度范围在1nm到100um,种子层的材料采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种,种子层本身结构为一层或多层。
进一步的,金属柱的材料采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种,金属柱本身结构为一层或多层。
本发明相比现有技术优点在于:本发明通过在载板表面预留一种类似栓塞的结构,使RDL跟金属柱互相嵌合,即使后续金属柱发生萎缩,也不会造成金属柱跟RDL的分离,提高了转接板的互联稳定性。
附图说明
图1为本发明的第一种形成金属柱的剖面图;
图2为本发明的第一种剖面图;
图3为本发明的第二种形成金属柱的剖面图;
图4为本发明的图3打薄载板后的剖面图;
图5为本发明的第二种剖面图;
图6为本发明的第三种形成金属柱的剖面图;
图7为本发明的图6打薄载板后的剖面图;
图8为本发明的图7覆盖上绝缘层后的剖面图;
图9为本发明的图8处理金属柱形状后的剖面图;
图10为本发明的第三种剖面图。
图中标识:载板101、TSV孔102、金属柱103和绝缘层104。
具体实施方式
下面详细描述本发明的实施方式,其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是,除非另外定义,这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样的定义,不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号,仅仅是为了描述的方便,而没有实质上先后顺序的联系。各具体实施方式中的不同步骤,可以进行不同先后顺序的组合,实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
实施例一:
如图1、图2所示,一种栓塞互联式的TSV结构,包括载板101,载板101上设置TSV孔102,TSV孔102深度小于载板101厚度,金属柱103生成在TSV孔102内,金属柱103的高度高于TSV孔102深度,金属柱103高于TSV孔102深度的部分覆盖有金属层,金属层上表面布置RDL,金属柱103包括固定部和金属柱103本身,金属柱103截面呈长方形,固定部全部在金属层内,金属柱103上设置绝缘层104。
一种栓塞互联式的TSV结构的制作方法具体如下:
101)制作金属柱103步骤:在载板101上表面通过光刻、刻蚀工艺制作TSV孔102,TSV孔102深度小于载板101的厚度;孔直径范围在1um到1000um,深度在10um到1000um。在载板101上表面通过沉积氧化硅、氮化硅或者直接热氧化形成绝缘层104,绝缘层104厚度范围在10nm到100um之间。再通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层104上方制作种子层。种子层的厚度范围在1nm到100um,种子层本身结构可以是一层也可以是多层,种子层的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。一般种子层为多层结构时每一层采用相同材料。
接着通过电镀金属,使金属充满TSV孔102,并在200到500度温度下密化金属形成金属柱103,且更致密,通过CMP工艺去除载板101上表面的金属,使载板101上表面只剩下填满的金属。载板101上表面的绝缘层104可以用干法刻蚀或者湿法腐蚀工艺去除,也可以保留。
此中载板101采用4、6、8、12寸晶圆中的一种,厚度范围为200um到2000um,一般采用硅片,也可以是其他材质,包括玻璃,石英,碳化硅,氧化铝等无机材料,也可以是环氧树脂,聚氨酯等有机材料,其主要功能是提供支撑作用。
102)金属柱103处理步骤:在载板101上通过沉积氧化硅或氮化硅形成绝缘层104,或用金属薄膜作为绝缘层104;用干法刻蚀或者湿法刻蚀工艺去除金属柱103周围的绝缘层104,使金属柱103露出。
具体如图2所示,在载板101上方沉积氧化硅或者氮化硅等形成绝缘层104,绝缘层104厚度范围在10nm到100um之间。此处绝缘层104也可以用金属薄膜代替,金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种。
用干法刻蚀或者湿法刻蚀工艺移除金属柱103周围的绝缘层104,使金属柱103露出。
103)完成互联步骤:用湿法刻蚀工艺对金属柱103进行四周侧壁刻蚀,使金属柱103的固定部形成上下两端宽度大于固定部中间的形状。在载板101表面制作RDL,其过程包括制作绝缘层104,也可以不做这层绝缘层104,绝缘层104采用沉积氧化硅或氮化硅形成绝缘层104。然后用PVD工艺在载板101上表面再沉积种子层,最后通过光刻和电镀工艺制作出跟金属柱103镶嵌结构的RDL走线,形成栓塞结构。
实施例二:
如图3至图5所示,一种栓塞互联式的TSV结构,其区别与实施例一的结构在于金属柱103呈T形。具体制作方法如下:
201)制作金属柱103步骤:在载板101上表面通过光刻、刻蚀工艺制作TSV孔102,此处TSV孔包括第一TSV孔和第二TSV孔,第一TSV孔深度小于载板101的厚度;第一TSV孔直径范围在1um到1000um,深度在10um到1000um。在第一TSV孔基础上去一定距离进行进一步扩张该部分的直径,形成第二TSV孔,第二TSV孔直径范围一般在1um到1000um,深度在10um到1000um之间,但其直径一定大于第一TSV孔,第二TSV孔深度视情况而定。在载板101上表面通过沉积氧化硅、氮化硅或者直接热氧化形成绝缘层104,绝缘层104厚度范围在10nm到100um之间。再通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层104上方制作种子层。种子层的厚度范围在1nm到100um,种子层本身结构可以是一层也可以是多层,种子层的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。一般种子层为多层结构时每一层采用相同材料。
接着通过电镀金属,使金属充满第一TSV孔和第二TSV孔,并在200到500度温度下密化金属形成金属柱103,且更致密,通过CMP工艺去除部分金属柱103,使金属柱103在载板101的第二TSV孔内只保留部分的金属,使金属柱103整体截面呈T形。载板101上表面的绝缘层104可以用干法刻蚀或者湿法腐蚀工艺去除,也可以保留。
此中载板101采用4、6、8、12寸晶圆中的一种,厚度范围为200um到2000um,一般采用硅片,也可以是其他材质,包括玻璃,石英,碳化硅,氧化铝等无机材料,也可以是环氧树脂,聚氨酯等有机材料,其主要功能是提供支撑作用。
202)金属柱103处理步骤:如图3所示,用湿法或者干法刻蚀的工艺去除第二TSV孔同一深度的载板101,即打薄到与第二TSV孔同一深度,使第二TSV孔内的金属柱103露出在载板101表面,并继续去打薄,使第一TSV孔内的金属柱103露出一部分,第一TSV孔露出部分高度范围在100nm到100um之间,即第一TSV孔内的金属柱103会留一部分不露出。
在载板101上通过沉积氧化硅或氮化硅形成绝缘层104,或用金属薄膜作为绝缘层104;用干法刻蚀或者湿法刻蚀工艺去除金属柱103周围的绝缘层104,使金属柱103露出。
具体如图2所示,在载板101上方沉积氧化硅或者氮化硅等形成绝缘层104,绝缘层104厚度范围在10nm到100um之间。此处绝缘层104也可以用金属薄膜代替,金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种。
用干法刻蚀或者湿法刻蚀工艺移除金属柱103本省上的绝缘层104,使金属柱103露出。
203)完成互联步骤:在载板101表面制作RDL,其过程包括制作绝缘层104,也可以不做这层绝缘层104,绝缘层104采用沉积氧化硅或氮化硅形成绝缘层104。用湿法刻蚀工艺对金属柱103进行四周侧壁刻蚀,保证金属柱103上无绝缘层104。然后用PVD工艺在载板101上表面再沉积种子层,最后通过光刻和电镀工艺制作出跟金属柱103镶嵌结构的RDL走线,形成栓塞结构。
实施例三:
其与实施例二基本相同,区别在于形成金属柱103的方式不同,其先刻蚀大直径的第一TSV孔,再在第一TSV孔的底部中心向下刻蚀第二TSV孔。
实施例四:
其是实施例一与实施例二的结合。具体如图6至图10所示,具体制作方法如下:
401)制作金属柱103步骤:在载板101上表面通过光刻、刻蚀工艺制作第一TSV孔,第一TSV孔深度小于载板101的厚度;第一TSV孔直径范围在1um到1000um,深度在10um到1000um。在第一TSV孔基础上去一定距离进行进一步扩张该部分的直径,形成第二TSV孔,第二TSV孔直径范围一般在1um到1000um,深度在10um到1000um之间,但其直径一定大于第一TSV孔,第二TSV孔深度视情况而定。在载板101上表面通过沉积氧化硅、氮化硅或者直接热氧化形成绝缘层104,绝缘层104厚度范围在10nm到100um之间。再通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层104上方制作种子层。种子层的厚度范围在1nm到100um,种子层本身结构可以是一层也可以是多层,种子层的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。一般种子层为多层结构时每一层采用相同材料。
接着通过电镀金属,使金属充满TSV孔102,并在200到500度温度下密化金属形成金属柱103,且更致密,通过CMP工艺去除载板101上表面的金属,使载板101上表面只剩下填满的金属。载板101上表面的绝缘层104可以用干法刻蚀或者湿法腐蚀工艺去除,也可以保留。
此中载板101采用4、6、8、12寸晶圆中的一种,厚度范围为200um到2000um,一般采用硅片,也可以是其他材质,包括玻璃,石英,碳化硅,氧化铝等无机材料,也可以是环氧树脂,聚氨酯等有机材料,其主要功能是提供支撑作用。
402)金属柱103处理步骤:如图7所示,用湿法或者干法刻蚀的工艺去除第二TSV孔同一深度的载板101,即打薄到与第二TSV孔同一深度,使第二TSV孔内的金属柱103露出在载板101表面。
在载板101上通过沉积氧化硅或氮化硅形成绝缘层104,或用金属薄膜作为绝缘层104;用干法刻蚀或者湿法刻蚀工艺去除金属柱103周围的绝缘层104,使金属柱103露出。其中绝缘层104厚度范围在10nm到100um之间。此处绝缘层104也可以用金属薄膜代替,金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种。
403)完成互联步骤:用湿法刻蚀工艺对金属柱103进行四周侧壁刻蚀,使金属柱103的固定部形成上下两端宽度大于固定部中间的形状。在载板101表面制作RDL,其过程包括制作绝缘层104,也可以不做这层绝缘层104,绝缘层104采用沉积氧化硅或氮化硅形成绝缘层104。然后用PVD工艺在载板101上表面再沉积种子层,最后通过光刻和电镀工艺制作出跟金属柱103镶嵌结构的RDL走线,形成栓塞结构。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明构思的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明保护范围内。
Claims (6)
1.一种栓塞互联式的TSV结构,其特征在于,包括载板,载板上设置TSV孔,TSV孔深度小于载板厚度,金属柱生成在TSV孔内,金属柱的高度高于TSV孔深度,金属柱高于TSV孔深度的部分覆盖有金属层,金属层上表面布置RDL,金属柱包括固定部和金属柱本身,金属柱截面呈长方形,固定部全部在金属层内,金属柱上设置绝缘层。
2.一种栓塞互联式的TSV结构的制作方法,其特征在于,具体处理包括如下步骤:
101)制作金属柱步骤:在载板上表面通过光刻、刻蚀工艺制作TSV孔,TSV孔深度小于载板的厚度;在载板上表面通过沉积氧化硅、氮化硅或者直接热氧化形成绝缘层;再通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作种子层;接着通过电镀金属,使金属充满TSV孔,并在200到500度温度下密化金属形成金属柱,通过CMP工艺去除载板上表面的金属;
102)金属柱处理步骤:在载板上通过沉积氧化硅或氮化硅形成绝缘层,或用金属薄膜作为绝缘层;用干法刻蚀或者湿法刻蚀工艺去除金属柱周围的绝缘层,使金属柱露出;
103)完成互联步骤:用湿法刻蚀工艺对金属柱进行四周侧壁刻蚀,使金属柱的固定部形成上下两端宽度大于固定部中间的形状,或者金属柱呈T形;在载板表面制作RDL,然后用PVD工艺在载板上表面沉积种子层,最后通过光刻和电镀工艺制作出跟金属柱柱镶嵌结构的RDL走线,形成栓塞结构。
3.根据权利要求2所述的一种栓塞互联式的TSV结构的制作方法,其特征在于:载板大小采用4、6、8、12寸中的一种,载板厚度范围为200um到2000um,载板材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种。
4.根据权利要求2所述的一种栓塞互联式的TSV结构的制作方法,其特征在于:TSV孔直径范围在1um到1000um,深度在10um到1000um。
5.根据权利要求2所述的一种栓塞互联式的TSV结构的制作方法,其特征在于:绝缘层厚度范围在10nm到100um之间,种子层厚度范围在1nm到100um,种子层的材料采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种,种子层本身结构为一层或多层。
6.根据权利要求2所述的一种栓塞互联式的TSV结构的制作方法,其特征在于:金属柱的材料采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种,金属柱本身结构为一层或多层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811593482.0A CN110010575B (zh) | 2018-12-25 | 2018-12-25 | 一种栓塞互联式的tsv结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811593482.0A CN110010575B (zh) | 2018-12-25 | 2018-12-25 | 一种栓塞互联式的tsv结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110010575A true CN110010575A (zh) | 2019-07-12 |
CN110010575B CN110010575B (zh) | 2021-03-30 |
Family
ID=67165246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811593482.0A Active CN110010575B (zh) | 2018-12-25 | 2018-12-25 | 一种栓塞互联式的tsv结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110010575B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113078132A (zh) * | 2021-06-03 | 2021-07-06 | 浙江集迈科微电子有限公司 | 用于传导高频信号的转接板及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5387540A (en) * | 1993-09-30 | 1995-02-07 | Motorola Inc. | Method of forming trench isolation structure in an integrated circuit |
CN101370353A (zh) * | 2007-05-23 | 2009-02-18 | 安迪克连接科技公司 | 具有导电浆料的电路化衬底 |
US20110186990A1 (en) * | 2010-01-29 | 2011-08-04 | Texas Instruments Incorporated | Protruding tsv tips for enhanced heat dissipation for ic devices |
CN102208393A (zh) * | 2010-03-30 | 2011-10-05 | 台湾积体电路制造股份有限公司 | 半导体元件与其形成方法 |
CN103280427A (zh) * | 2013-06-13 | 2013-09-04 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv正面端部互连工艺 |
CN104183571A (zh) * | 2013-05-27 | 2014-12-03 | 联华电子股份有限公司 | 直通硅晶穿孔及其制作工艺 |
-
2018
- 2018-12-25 CN CN201811593482.0A patent/CN110010575B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5387540A (en) * | 1993-09-30 | 1995-02-07 | Motorola Inc. | Method of forming trench isolation structure in an integrated circuit |
CN101370353A (zh) * | 2007-05-23 | 2009-02-18 | 安迪克连接科技公司 | 具有导电浆料的电路化衬底 |
US20110186990A1 (en) * | 2010-01-29 | 2011-08-04 | Texas Instruments Incorporated | Protruding tsv tips for enhanced heat dissipation for ic devices |
CN102208393A (zh) * | 2010-03-30 | 2011-10-05 | 台湾积体电路制造股份有限公司 | 半导体元件与其形成方法 |
CN104183571A (zh) * | 2013-05-27 | 2014-12-03 | 联华电子股份有限公司 | 直通硅晶穿孔及其制作工艺 |
CN103280427A (zh) * | 2013-06-13 | 2013-09-04 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv正面端部互连工艺 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113078132A (zh) * | 2021-06-03 | 2021-07-06 | 浙江集迈科微电子有限公司 | 用于传导高频信号的转接板及其制备方法 |
CN113078132B (zh) * | 2021-06-03 | 2021-08-27 | 浙江集迈科微电子有限公司 | 用于传导高频信号的转接板及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110010575B (zh) | 2021-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
EP2165362B1 (en) | Low resistance through-wafer via | |
CN110010548B (zh) | 一种底部带焊盘的空腔结构制作方法 | |
US6756304B1 (en) | Method for producing via-connections in a substrate and substrate equipped with same | |
US8981578B2 (en) | Sensor array package | |
CN110010563A (zh) | 一种底部散热型射频芯片转接板封装工艺 | |
CN111293079B (zh) | 一种超厚转接板的制作方法 | |
CN110010547B (zh) | 一种底部带tsv结构的硅空腔结构的制作方法 | |
CN111952196B (zh) | 凹槽芯片嵌入工艺 | |
CN102593086A (zh) | 半导体装置和用于制造半导体装置的方法 | |
CN110010498A (zh) | 一种侧面散热的密闭型系统级封装工艺 | |
CN111341665A (zh) | 一种芯片嵌入转接板凹槽制作方法 | |
CN110010575A (zh) | 一种栓塞互联式的tsv结构及其制作方法 | |
CN111243970A (zh) | 一种空腔中芯片嵌入工艺 | |
CN108183087A (zh) | 用于形成应力降低装置的方法 | |
CN110010482A (zh) | 一种基于柔性电路板的密闭型射频芯片封装工艺 | |
CN110010484A (zh) | 一种插孔式超深tsv互联的射频芯片系统级封装工艺 | |
CN110010504A (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 | |
CN110010480B (zh) | 一种晶圆级的射频芯片电磁屏蔽封装工艺 | |
CN110010487A (zh) | 一种立式焊接的射频芯片系统级封装工艺 | |
CN110010475A (zh) | 一种射频芯片系统级封装的散热模块制作工艺 | |
CN110010495A (zh) | 一种高密度侧壁互联方法 | |
CN110190376A (zh) | 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法 | |
CN110010494A (zh) | 一种侧壁带焊盘的系统级封装互联结构制作方法 | |
CN110010481A (zh) | 一种密闭型系统级光电模块封装方式和工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |