CN110010475A - 一种射频芯片系统级封装的散热模块制作工艺 - Google Patents
一种射频芯片系统级封装的散热模块制作工艺 Download PDFInfo
- Publication number
- CN110010475A CN110010475A CN201811176802.2A CN201811176802A CN110010475A CN 110010475 A CN110010475 A CN 110010475A CN 201811176802 A CN201811176802 A CN 201811176802A CN 110010475 A CN110010475 A CN 110010475A
- Authority
- CN
- China
- Prior art keywords
- support plate
- copper
- insulating layer
- pad
- copper post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000012545 processing Methods 0.000 claims abstract description 11
- 238000005538 encapsulation Methods 0.000 claims abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 75
- 239000010949 copper Substances 0.000 claims description 75
- 229910052802 copper Inorganic materials 0.000 claims description 75
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000001259 photo etching Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 16
- 239000011135 tin Substances 0.000 claims description 16
- 229910052718 tin Inorganic materials 0.000 claims description 16
- 238000005516 engineering process Methods 0.000 claims description 15
- 239000004411 aluminium Substances 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 13
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 239000010931 gold Substances 0.000 claims description 13
- 229910052709 silver Inorganic materials 0.000 claims description 13
- 239000004332 silver Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 230000017525 heat dissipation Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 8
- 235000012431 wafers Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 239000004814 polyurethane Substances 0.000 claims description 6
- 229920002635 polyurethane Polymers 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 239000010453 quartz Substances 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000280 densification Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 230000009467 reduction Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910052716 thallium Inorganic materials 0.000 claims description 3
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 238000010301 surface-oxidation reaction Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 239000004575 stone Substances 0.000 claims 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种射频芯片系统级封装的散热模块制作工艺，包括如下步骤：101）盖板处理步骤、102）底座处理步骤、103）封装步骤；本发明提供避免大大提高模块的散热能力的一种射频芯片系统级封装的散热模块制作工艺。
Description
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种射频芯片系统级封装的散热模块制作工艺。
背景技术
电子产品的迅猛发展是当今封装技术进化的主要驱动力,小型化、高密度、高频高速、高性能、高可靠性和低成本是先进封装的主流发展方向,其中系统级封装是最重要也是最有潜力满足这种高密度系统集成的技术之一。
在各种系统级封装中，针对密闭射频芯片封装结构的硅转接板是硅基三维集成射频微系统的核心部件，为芯片到芯片和芯片到基板提供了最短的连接距离，最小的焊盘尺寸和中心间距。与其他互连技术如引线键合技术相比，硅转接板技术的优点包括：更好的电学性能、更高的带宽、更高的密度、更小的尺寸、更轻的重量。
但是对于较大尺寸和功率的射频芯片来说，硅转接板需要用到较为苛刻的散热结构，一般是在密闭硅转接板模块的下面设置金属层，使芯片的热量通过TSV传导到转接板下方的金属上，然后通过金属传导到基板或者PCB板上的镶铜结构上，从而达到散热的需求。
但是对于一些功率更高的芯片来说，这样的热传导只是通过金属来实现，中间热交换的空间较少，热量始终处于转接板和基板或PCB板的内部，散热效果有限。
发明内容
本发明克服了现有技术的不足，提供避免大大提高模块的散热能力的一种射频芯片系统级封装的散热模块制作工艺。
本发明的技术方案如下：
一种射频芯片系统级封装的散热模块制作工艺，具体处理包括如下步骤：
101）载板处理步骤：通过光刻、刻蚀工艺在载板上表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um，在载板上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；
通过电镀铜，使铜金属充满TSV孔，在200到500度温度下密化铜，用CMP工艺使载板上表面只剩下填铜形成铜柱；
在载板的上表面制作RDL，其包括制作绝缘层，绝缘层厚度范围在10nm到1000um，绝缘层采用氧化硅或者氮化硅，再通过光刻、干法刻蚀工艺开窗，能使RDL和铜柱连接，其中在载板表面制作RDL通过光刻，电镀工艺实现，RDL包括走线和键合功能的焊盘，RDL采用铜、铝、镍、银、金、锡中的一种或多种，RDL本身结构为一层或多层，其厚度范围为10nm到1000um；在载板表面制作焊盘通过光刻、电镀工艺实现，焊盘高度范围在10nm到1000um，焊盘的金属采用铜、铝、镍、银、金、锡中的一种或多种，焊盘结构为一层或多层；
焊盘和走线位于同一面，RDL包括导热金属层；
载板采用4、6、8、12寸晶圆中的一种，载板厚度范围为200um到2000um，其采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯；
102）载板减薄处理步骤：减薄载板下表面，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱露出；
在载板露出的铜柱的表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其采用氧化硅或者氮化硅；通过光刻，刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出，焊盘开窗的直径为10um到10000um；
通过光刻、电镀工艺制作散热铜柱，其包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其采用氧化硅或者氮化硅，通过CMP工艺使散热铜柱露出；通过光刻、电镀工艺在载板表面制作延长铜柱，延长铜柱采用铜、铝、镍、银、金、锡中的一种或多种，延长铜柱本身结构为一层或多层，其直径范围为10nm到1000um；在延长铜柱的顶端电镀焊锡或者置焊锡球，焊锡球直径范围在50um到500um；
103）封装步骤：在延长铜柱顶端设置铜块，把功能芯片焊接在载板上，打线互联，切割得到单一模组。
进一步的，载板采用4，6，8，12寸中的一种尺寸规格，厚度范围为200um到2000um，采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
进一步的，载板上表面的RDL表面再覆盖绝缘层，在绝缘层上开窗露出焊盘，此处焊盘开窗直径为10um到10000um。
本发明相比现有技术优点在于：本发明通过在转接板的底部增加散热铜柱，然后在散热铜柱的底部设置铜块，把铜块固定在基板或PCB板上使热量通过TSV，铜柱和铜块传导出来，同时铜柱跟空气进行热交换，能大大提高模块的散热能力。
附图说明
图1为本发明的载板结构图；
图2为本发明的载板设置RDL的结构图；
图3为本发明的图2减薄后的结构图；
图4为本发明的图3设置绝缘层的结构图；
图5为本发明的图4设置散热铜柱的结构图；
图6为本发明的图5设置焊球的结构图；
图7为本发明的结构图。
图中标识：载板101、TSV孔102、RDL103、绝缘层201、散热铜柱202、焊球203。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语（包括技术术语和科技术语）具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图7所示，一种射频芯片系统级封装的散热模块制作工艺，具体处理包括如下步骤：
101）载板101处理步骤：通过光刻、刻蚀工艺在载板101上表面制作TSV孔102，TSV孔102直径范围在1um到1000um，深度在10um到1000um，在载板101上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层201，绝缘层厚度范围在10nm到100um之间。通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层201上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种。
通过电镀铜，使铜金属充满TSV孔102，在200到500度温度下密化铜，用CMP工艺使载板101上表面只剩下填铜形成铜柱。载板101上表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。载板101上表面绝缘层也可以保留。
在载板101的上表面制作RDL103，其包括制作绝缘层，绝缘层厚度范围在10nm到1000um，绝缘层采用氧化硅或者氮化硅，再通过光刻、干法刻蚀工艺开窗，能使RDL103和铜柱连接，其中在载板101表面制作RDL103通过光刻、电镀工艺实现，RDL103包括走线和键合功能的焊盘，走线采用铜、铝、镍、银、金、锡中的一种或多种，走线本身结构为一层或多层，其厚度范围为10nm到1000um。在载板101表面制作焊盘通过光刻、电镀工艺实现，焊盘高度范围在10nm到1000um，焊盘的金属采用铜、铝、镍、银、金、锡中的一种或多种，焊盘结构为一层或多层。
也可以在RDL103表面再覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL103金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
焊盘和走线位于同一面，RDL103还包括导热金属层。
载板101采用4、6、8、12寸晶圆中的一种，载板101厚度范围为200um到2000um，其采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。即玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
102）载板101减薄处理步骤：减薄载板101下表面，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱露出。
在载板101露出的铜柱的表面覆盖绝缘层201，绝缘层201厚度范围在10nm到1000um，其采用氧化硅或者氮化硅。通过光刻，刻蚀工艺在绝缘层201表面开窗，开窗后使铜柱露出，焊盘开窗的直径为10um到10000um。
通过光刻、电镀工艺制作散热铜柱202，其包括制作绝缘层201，绝缘层201厚度范围在10nm到1000um，其采用氧化硅或者氮化硅，通过CMP工艺使散热铜柱202露出。通过光刻、电镀工艺在载板101表面制作延长铜柱，延长铜柱采用铜、铝、镍、银、金、锡中的一种或多种，延长铜柱本身结构为一层或多层，其直径范围为10nm到1000um。在延长铜柱的顶端电镀焊锡或者置焊锡球，焊锡球直径范围在50um到500um。具体如图5所示，在延长铜柱顶端电镀焊锡或者置焊锡球203。
如图6所示，回流得到跟铜柱互联的焊球203，直径范围在50um到500um。并去除绝缘层201。
103）封装步骤：在延长铜柱顶端设置铜块，把功能芯片焊接在载板101上，打线互联，切割得到单一模组。具体如图7所示，在延长铜柱顶端设置铜块，可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
把功能芯片焊接在载板101上，焊接方式包括胶粘和共晶焊。
打线互联，切割得到单一模组。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。
Claims (3)
1.一种射频芯片系统级封装的散热模块制作工艺，其特征在于，具体处理包括如下步骤：
101）载板处理步骤：通过光刻、刻蚀工艺在载板上表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um，在载板上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；
通过电镀铜，使铜金属充满TSV孔，在200到500度温度下密化铜，用CMP工艺使载板上表面只剩下填铜形成铜柱；
在载板的上表面制作RDL，其包括制作绝缘层，绝缘层厚度范围在10nm到1000um，绝缘层采用氧化硅或者氮化硅，再通过光刻、干法刻蚀工艺开窗，能使RDL和铜柱连接，其中在载板表面制作RDL通过光刻，电镀工艺实现，RDL包括走线和键合功能的焊盘，RDL采用铜、铝、镍、银、金、锡中的一种或多种，RDL本身结构为一层或多层，其厚度范围为10nm到1000um；在载板表面制作焊盘通过光刻、电镀工艺实现，焊盘高度范围在10nm到1000um，焊盘的金属采用铜、铝、镍、银、金、锡中的一种或多种，焊盘结构为一层或多层；
焊盘和走线位于同一面，RDL包括导热金属层；
载板采用4、6、8、12寸晶圆中的一种，载板厚度范围为200um到2000um，其采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯；
102）载板减薄处理步骤：减薄载板下表面，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱露出；
在载板露出的铜柱的表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其采用氧化硅或者氮化硅；通过光刻，刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出，焊盘开窗的直径为10um到10000um；
通过光刻、电镀工艺制作散热铜柱，其包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其采用氧化硅或者氮化硅，通过CMP工艺使散热铜柱露出；通过光刻、电镀工艺在载板表面制作延长铜柱，延长铜柱采用铜、铝、镍、银、金、锡中的一种或多种，延长铜柱本身结构为一层或多层，其直径范围为10nm到1000um；在延长铜柱的顶端电镀焊锡或者置焊锡球，焊锡球直径范围在50um到500um；
103）封装步骤：在延长铜柱顶端设置铜块，把功能芯片焊接在载板上，打线互联，切割得到单一模组。
2.根据权利要求1所述的一种射频芯片系统级封装的散热模块制作工艺，其特征在于：载板采用4，6，8，12寸中的一种尺寸规格，厚度范围为200um到2000um，采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
3.根据权利要求1所述的一种射频芯片系统级封装的散热模块制作工艺，其特征在于：载板上表面的RDL表面再覆盖绝缘层，在绝缘层上开窗露出焊盘，此处焊盘开窗直径为10um到10000um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176802.2A CN110010475B (zh) | 2018-10-10 | 2018-10-10 | 一种射频芯片系统级封装的散热模块制作工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176802.2A CN110010475B (zh) | 2018-10-10 | 2018-10-10 | 一种射频芯片系统级封装的散热模块制作工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010475A true CN110010475A (zh) | 2019-07-12 |
| CN110010475B CN110010475B (zh) | 2020-08-28 |
Family
ID=67164941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811176802.2A Active CN110010475B (zh) | 2018-10-10 | 2018-10-10 | 一种射频芯片系统级封装的散热模块制作工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010475B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648962A (zh) * | 2019-09-24 | 2020-01-03 | 浙江集迈科微电子有限公司 | 一种弯管互联金属填充方法 |
| CN110729202A (zh) * | 2019-09-27 | 2020-01-24 | 浙江大学 | 一种三维异构模组焊接方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101589468A (zh) * | 2007-01-17 | 2009-11-25 | Nxp股份有限公司 | 具有通过衬底的通路孔的系统级封装 |
| US20130309813A1 (en) * | 2010-06-25 | 2013-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded 3D Interposer Structure |
| US20150340327A1 (en) * | 2014-05-22 | 2015-11-26 | Invensas Corporation | Compact semiconductor package and related methods |
| CN108122818A (zh) * | 2017-12-15 | 2018-06-05 | 西安科技大学 | 用于系统级封装的防静电装置及其制备方法 |
-
2018
- 2018-10-10 CN CN201811176802.2A patent/CN110010475B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101589468A (zh) * | 2007-01-17 | 2009-11-25 | Nxp股份有限公司 | 具有通过衬底的通路孔的系统级封装 |
| US20130309813A1 (en) * | 2010-06-25 | 2013-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded 3D Interposer Structure |
| US20150340327A1 (en) * | 2014-05-22 | 2015-11-26 | Invensas Corporation | Compact semiconductor package and related methods |
| CN108122818A (zh) * | 2017-12-15 | 2018-06-05 | 西安科技大学 | 用于系统级封装的防静电装置及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648962A (zh) * | 2019-09-24 | 2020-01-03 | 浙江集迈科微电子有限公司 | 一种弯管互联金属填充方法 |
| CN110729202A (zh) * | 2019-09-27 | 2020-01-24 | 浙江大学 | 一种三维异构模组焊接方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010475B (zh) | 2020-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110010546B (zh) | 一种竖立放置射频模块的相变散热结构的制作工艺 | |
| CN110010563B (zh) | 一种底部散热型射频芯片转接板封装工艺 | |
| US10446526B2 (en) | Face-to-face semiconductor assembly having semiconductor device in dielectric recess | |
| US20130337648A1 (en) | Method of making cavity substrate with built-in stiffener and cavity | |
| JP2012134500A (ja) | 半導体デバイスパッケージを製作するための方法 | |
| JP4115326B2 (ja) | 半導体パッケージの製造方法 | |
| US10217710B2 (en) | Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same | |
| CN111653489A (zh) | 一种基于多层散热结构的三维射频模组制作方法 | |
| CN110010490A (zh) | 一种纵向互联的射频立方体结构的制作工艺 | |
| CN111653491B (zh) | 一种针对射频芯片热集中点的三维堆叠散热模组制作方法 | |
| CN110010500A (zh) | 一种高度集成的射频芯片系统级封装工艺 | |
| CN110010475A (zh) | 一种射频芯片系统级封装的散热模块制作工艺 | |
| CN110010498A (zh) | 一种侧面散热的密闭型系统级封装工艺 | |
| CN110010502B (zh) | 一种射频芯片的系统级封装工艺 | |
| CN110190376B (zh) | 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法 | |
| CN110010593B (zh) | 一种三维堆叠系统级封装工艺 | |
| CN110010504B (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 | |
| CN110010487B (zh) | 一种立式焊接的射频芯片系统级封装工艺 | |
| CN110010480A (zh) | 一种晶圆级的射频芯片电磁屏蔽封装工艺 | |
| US20230154825A1 (en) | Diamond enhanced advanced ics and advanced ic packages | |
| CN110649002A (zh) | 一种集成天线的扇出型封装结构及其制造方法 | |
| CN116093032A (zh) | 金刚石增强的先进ic与先进ic封装 | |
| CN110010477B (zh) | 一种侧面散热型密闭射频芯片封装工艺 | |
| CN111769088B (zh) | 基于背部液冷导入的堆叠封装结构及其制备方法 | |
| CN110010499B (zh) | 一种具有电磁屏蔽功能的射频芯片系统级封装工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |