CN116093032A - 金刚石增强的先进ic与先进ic封装 - Google Patents

Abstract

本发明提供将金刚石与双晶圆微结构实现于先进IC与先进IC封装中的机会，以形成新类型的IC与SiP，其可超越处于IC发展最前线的硅的限制，主要是因为金刚石具有极端散热能力。金刚石的极端散热能力可用以使处理器与例如GaN HEMT等其他高功率芯片中的热点消散，使IC和封装应用的效能与可靠性增加，应用涵盖HPC、AI、光子、5G RF/mmWave、功率与物联网，且在系统级促使传统运算改变为近存储器运算与存储器中运算。

Description

金刚石增强的先进IC与先进IC封装

【技术领域】

本揭露大致有关于集成电路(integrated circuit；IC)，且特别有关于金刚石增强型先进集成电路与先进集成电路封装。除了金刚石外，其他高散热能力材料亦可取代金刚石，并适用此发明。除了气冷外、此发明也适用于水冷相关应用。中介层和有源元件也可含水冷通孔(fluid micro-channels)。此外元件和元件连结、除可用铜柱凸块外也可用铜-铜混合键结。

【背景技术】

5G/6G、人工智能、电动汽车(EV)、物联网(IoT)和元宇宙的出现带来了大量新的终端应用，导致3C数据通信呈指数级增长，3C亦即云端(即数据中心)、连接(例如基站)和终端/边缘(即商务/消费者/边缘电子设备)。根据思科全球云端指数(Cisco Global CloudIndex)，2021年全球云端数据中心年流量将超过惊人的20zettabytes(20×10²¹bytes)，相较于2016年的年流量6.8zettabytes成长超过3倍。应用于高效能运算(HPC)与数据中心市场的半导体装置一直代表集成电路(IC)和集成电路封装技术中的最先进技术。为了处理逐渐提升的数据流量，涉及先进的系统单芯片(system-on-chip；SoC)与先进的系统级封装(system-in-a-package；SiP)的高效能运算与数据中心将会更加需要最高处理速度、最高通信速度(最低延迟、最高频宽，且通常两者皆需要)与最高储存容量，且极度需要满足愈来愈严格的互连需求与愈来愈高的功耗的集成电路与集成电路封装。SoC是整合电脑的所有元件或大部分元件的集成电路，几乎总是包含中央处理器(central processing unit；CPU)、存储器、输入/输出端口与辅助储存装置，而SiP被定义为一种集成电路封装，其包含多个有源装置，例如集成电路或微机电系统((micro-electromechanical system；MEMS)。集成电路与终端系统客户比以往任何时候都更加愿意考虑SoC与SiP先进技术，以使成本绩效与集成电路和集成电路封装的可靠性极大化。

展望未来，如图1所示，集成电路技术进步将使例如处理器等先进SoC从3nm变为2nm或更小，且从鳍式场效晶体管(FinFET)变为环绕式栅极效晶体管(gate-all-aroundFET)与3D单体式SoC等。同时，为了支持先进SoC，主要包含扇出、2.5D IC、3D IC、嵌入式与光子(图1)的先进SiP将随着实现互连技术(例如铜柱微凸块、以及实现3D小芯片(chiplets)与3D单体式SoC的铜混合式键合)的相应进步而持续朝向微距发展。现在最先进的铜柱微凸块是具有间距(pitch)40μm的微小结构(即尺寸25μm的铜柱和15μm的间隙)，其可缩小为20μm或10μm。通过SiP的异质整合将会更加普遍，无论其是否涉及整合进IC基板中的有源装置、及/或整合来自不同IC制程的不同的IC(Si、SiGe、SOI、GaN、SiC、RF、MEMS、IPD等)。前述先进ICs或先进SiPs的进步，主要和使用z轴(厚度方向)以在IC功能上达成更高的封装密度及/或更高的封装导线连接密度有关。就SiP而言，使用微凸块及/或铜混合键结的3D IC堆叠、以及将有源管芯与无源功能(包含导线连接结构)嵌入SiP使用的中介层(interposer)与基板中，通常可达成更高的z轴封装密度。

小芯片系统级封装(Chiplets-in-SiP)将会成为新的产业标准与新一代的SiP。它和实现无机与有机中介层的异质整合、以及小芯片管芯之间非常短的连接有关。Chiplets-in-SiP和前几代的SiP不同之处在于，其实现不仅需要前几代的SiP所需的先进IC封装，还需要IC设计专业知识以通过小芯片到小芯片互连与IC封装系统共同设计来获得更多益处。小芯片可被视为「固态硅IP」，且被定义为实际实现和测试的集成电路IP区块(block)，其被专门设计为和其他小芯片一起工作，当它们组合在一起时，基本上可以重建用于处理器应用的大型功能SoC。现今一些涵盖CPUs、图形处理器(graphic processing units；GPUs)与大型现场可程序化逻辑门阵列(field programmable gate arrays；FPGAs)的高核心数量处理器实际上是通过小芯片系统级封装来实现的。小芯片系统级封装解决了和产率、装置限制和伴随着IC技术缩小(尤其是当特征尺寸为10nm或低于10nm)而来的设计成本提升有关的管芯尺寸限制问题。只要较小的管芯具有较高的产率与合理的整合成本，整个小芯片系统级封装方案的效能将会遵循或超越摩尔定律。相较于在封装阶段进行多个有源管芯的异质整合的SiP，小芯片系统级封装代表多个小芯片的异质整合，该多个小芯片可在管芯阶段采用各种形状或尺寸以形成SoC。随着芯片对芯片互连标准会在可预见的未来发展成熟，小芯片系统级封装设计风格将扩展至现今主流处理器应用以外的其他类型应用，涵盖高端应用至最终低端应用。

除了上述SoC与SiP趋势之外，最近还出现大规模平行AI高效能运算的趋势，其可处理大规模平行工作负载，例如图形处理、数据分析和机器学习。该多个AI系统的增加驱使大规模平行、高效能运算系统产生，该多个系统具有愈来愈多的处理器核心数、愈来愈大的记忆容量以及愈来愈高的存储器频宽。为了产生这类系统，最近存在两种并行的方法。一种方法(方法A)形成单体式晶圆级单管芯AI处理器SoC芯片，其以Cerebras的晶圆级引擎2为代表，其在46,225mm²的硅占用面积(footprint)上包含2.6兆个晶体管和850,000个核心。另一种方法(方法B)是小芯片封装方法，例如基于晶圆级硅互连基板(15,000mm²)，1024块(每块包含一个逻辑小芯片与一个存储器小芯片)、14,336核心封装)。此晶圆级SiP原型是由洛杉矶的加利福尼亚大学与伊利诺大学厄巴纳的香槟分校(UC-UI)的研究人员们建立。相较于Nvidia的A100(现有最大的GPU(826mm²))，Cerebras具有许多优势，尤其是40GB的存储器频宽，而A100的存储器频宽为40MB。UC-UI团队的晶圆级AI处理器SoC芯片比Nvidia/AMD的基于单一小芯片的系统大10倍，且比Nvidia的64个小芯片Simba研究系统约大100倍。虽然方法A创造了业界有史以来最大的SoC，但方法B带来业界有史以来最高管芯数量的SiP。

上述两种类型的大规模平行高效能系统涉及高热能工作负载，这将重塑大型数据中心的设计及其冷却方式。展望未来，这同样适用于未来的3C应用的CPU、GPU、FPGA与其他更高功率的IC、SoC和小芯片系统级封装，如图1所示。单一Cerebras晶圆级引擎(WSE)使用20千瓦的功率。Nvidia A100的功率从250W至500W，取决于配置，且根据AFCOM(先进数据中心与IT基础设施专业人员)最近的调查，数据中心里的整个机柜平均需要7.3千瓦的功率，其容纳多达40台服务器。报导指出WSE将被封装为服务器设备，其将包括液冷系统，据报导液冷系统包含连接一系列冷却管的冷板，且晶圆级芯片垂直地置于机箱中以冷却整个芯片表面。

无论是否基于小芯片，先进IC都仰赖主要包括以下技术的先进SiP：扇出(如图2所示，其包含将IC的焊垫耦接至球栅阵列封装(BGA)焊球的重布层(RDL))、2.5D IC、3D IC、嵌入式基板和硅光子。对于手机、5G RF/mmWave、功率与物联网中的HPC、AI与其他高端应用，该多个先进SiP背后的关键建块技术与制程和(a)互连技术，尤其涉及铜柱微凸块，铜混合式接合和晶圆级或基板级重分布(RDL)；以及(b)形成扇出(使用RDL)、2.5D硅中介层(使用RDL)、3D IC堆叠(使用RDL)、有机层压基板(具有RDL)和硅光子(具有RDL)中的嵌入式管芯/无源/元件的制程有关。

所有IC被供电时都会产热。因此，为了使装置的运作接面温度维持在可允许的最大值之下，从IC通过封装到周围环境的有效热流是不可或缺的。在封装选择过程中考虑热能管理(thermal management)亦是确保产品可靠性高的关键。热是电子产品故障的最大原因。据统计，通过掺入金刚石以将运作接面温度每降低10℃可使装置的寿命加倍。

【发明内容】

本发明大致有关于产生与制造含金刚石层与双晶圆微结构，以及它们在先进IC与先进SiP中的结合，以产生具有前所未有的效能和可靠性的全新类型的先进IC和先进SiP。虽然并非本文的重点，但通过此处揭露的最新技术与钻石珠宝工业中使用的那些技术的异质整合，某些涉及产生2D和3D为结构的制程亦可应用于产生新类型的世界前所未见的设计师级高级珠宝。

本发明具体揭露产生先进双晶圆IC、2.5D中介层与封装、3D IC堆叠、扇出型封装、嵌入式基板与封装、以及包括含金刚石层及/或双晶圆微结构的硅光子SiPs的制程。此处所述的金刚石独特制程与现今使用的主流制程相结合，可产生最高端的SoC和SiP(图1)，将使先进IC和先进SiP超越硅所带来的限制。随后的内容中将以高功率应用示出该多个新创建的SoC和SiP，高功率应用涵盖AI、HPC、光子、5G RF/mmWave、功率和物联网。

除了用于该多个3C应用，金刚石与双晶圆微结构未来有望颠覆高效能运算、AI与其他高功率应用。

为了将金刚石与双晶圆微结构实现于上述先进IC与先进SiP应用的广泛基础上，本发明揭露(开始)产生以下极端含金刚石层与基于双晶圆的微结构的制程，其仿效现今基于硅的高端IC与SiP。

使用含金刚石层与硅-金刚石双晶圆的2.5D中介层(与管芯(die))：其有关于如何加工金刚石与双晶圆(如果在硅的情况下)至形成2.5D硅中介层的极限点，现今对应于金刚石，例如具有数千个直径20μm的金刚石通孔(through diamond via；TDV)的厚度100μm的金刚石(以及双晶圆)中介层，且有关于如何以铜填充TDV，并在金刚石(以及双晶圆)中介层的正面(芯片侧)上产生2μm线宽/2μm间隔(space)的重布层(RDL)，且通常在金刚石(以及双晶圆)中介层的背面(BGA焊球侧，用以装设印刷电路板)上产生线宽/间隔较粗的重布层。

使用金刚石的扇出制程：扇出制程通常不需要基板。扇出制程允许将多个管芯嵌入模封化合物中，且多个管芯通过重布层互连及/或通过重布层和BGA焊球互连。金刚石可作为散热器(heat spreader)，管芯连接于金刚石上且通过用于空间有限的高功率应用的扇出制程整合至封装中。

嵌入增层(build-up)层压基板中的金刚石微结构：用于HPC应用(请见以下内容)，以由层压基板与嵌入层压基板中的金刚石微结构(在一侧或两侧具有重布层)组成的混合物取代有机层压基板是有益的。此可在系统级改善多个IC(约3ppm/℃)、金刚石层压混合基板和FR4印刷电路主板(14-17ppm/℃)之间的热能管理与热膨胀匹配，具有混合基板的芯片安装于印刷电路主板上以吸收温度改变下的热能置换而不会破坏任何电连结。

整合式金刚石微结构－导线架(例如铜)基板，用于高端5G RF/mmWave与功率应用，导线架封装仍在成本与热能管理方面具有优势。

在一实施例中，提供IC封装结构，其包含半导体管芯与耦接(热耦接或同时具有热耦接与电性耦接)半导体管芯的含金刚石层。

在一方面中，含金刚石层是为热耦接半导体管芯的金刚石-金属混合结构。金刚石-金属混合结构可为被图案化金属层覆盖或接合于图案化金属层的金刚石核心层、被金刚石层覆盖或接合于金刚石层的金属核心层、或者金刚石-金属合金。

在一方面中，金刚石-金属混合结构是为可具有图案化铜的金刚石罐(diamondcan)，其覆盖半导体管芯。

在一方面中，金刚石-金属混合结构包含夹住半导体管芯的上导线架(leadframe)与下导线架，其中，上导线架及/或下导线架包含金刚石与金属材料。

在一方面中，IC封装结构更包含包封(enclosing)半导体管芯与金刚石-金属混合结构的模封化合物(molding compound)。

在一方面中，模封化合物包含共形遮蔽材料(conformal shielding material)以包封半导体管芯。此外，半导体管芯通过管芯连接材料接合于含金刚石层，半导体管芯嵌入模封化合物内且通过重布层结构和多个焊球(solder ball)互连。

在一实施例中，提供IC封装结构，其包含半导体管芯与电性耦接半导体管芯的含金刚石基板。

在一方面中，含金刚石基板包含单晶金刚石层与在单晶金刚石层中的至少一通孔。在一实施例中，通孔贯穿单晶金刚石层。在另一实施例中，外部电源供应器通过通孔电性连接半导体管芯。

在一方面中，含金刚石基板包含在含金刚石基板的第一表面上的第一重布层。

在一方面中，含金刚石基板更包含在含金刚石基板的第二表面上的第二重布层，其中，第二表面相对于第一表面。

在一方面中，含金刚石基板包含在含金刚石基板中的多个通孔，多个通孔电性连接第一重布层与第二重布层。

在一方面中，含金刚石基板包含在含金刚石基板中的至少一导热通孔。

在一方面中，含金刚石基板是为具有单晶金刚石层与半导体层的层压基板，半导体层接合于单晶金刚石层。

在一方面中，其中，含金刚石基板更包含在含金刚石基板中的多个通孔，多个通孔电性连接半导体管芯。在另一方面中，多个通孔贯穿单晶金刚石层及/或半导体层。

在一方面中，含金刚石基板包含在含金刚石基板中的至少一导热通孔。

在一方面中，含金刚石基板包含多个层压的层，多个层压的层中的至少一者是为单晶金刚石层。此外，调变器(modulator)或检测器嵌入含金刚石基板内，光学路径嵌入含金刚石基板内，且发光源光学耦接光学路径。

在一方面中，含金刚石基板更包含在含金刚石基板中的多个通孔；在含金刚石基板上的重布层结构；以及在重布层结构上的多个BGA焊球；其中半导体管芯借由多个通孔与重布层结构电性连接多个凸块(bump)。

在另一方面中，含金刚石基板包含在含金刚石基板中的多个通孔、以及对应多个通孔的多个凸块，其中，半导体管芯连接多个凸块。

在本揭露的另一实施例中，IC封装结构包含装置基板与半导体装置，装置基板包含含金刚石层与耦接含金刚石层的半导体层，半导体装置是基于半导体层形成的。

在一方面中，IC封装结构更包含：包封装置基板的模封化合物结构；以及电性连接半导体装置的多个通孔或多个条线路。

在一方面中，IC封装结构更包含：具有多个导热通孔的导热基板，多个导热通孔耦接装置基板，其中，导热基板包含电性连接多个通孔或多个条线路的重布层。

在一方面中，IC封装结构更包含：在模封化合物结构的第一表面上方的第一重布层；以及在含金刚石层的第二表面下方的第二重布层，其中，第二表面相对于第一表面，其中，多个通孔电性连接第一重布层与第二重布层。

在另一方面中，IC封装结构更包含天线基板(antenna substrate)，天线基板通过第一重布层电性耦接半导体装置，天线基板包含：具有空气腔(air cavity)于其中的含空腔层；在含空腔层的第一表面上方的第三重布层；以及在含空腔层的第二表面下方且在第一重布层上方的第四重布层。

【附图说明】

图1是绘示现有技术中3C产品的先进IC应用、先进SiP应用与机会；

图2是绘示现有技术中扇出型封装的结构；

图3是绘示本发明的2.5D中介层的处理与2.5D IC组件的工作流程与步骤；

图4是绘示本发明的用于3D IC堆叠的工作流程与步骤；

图5是绘示本发明的用以在有源IC中安排通孔的不同工作流程与步骤；

图6是绘示本发明的用以在金刚石层中形成通孔、以及在半导体层与金刚石层中皆形成通孔的预成型结构方法(pre-formed structure Approach)；

图7是绘示本发明的金刚石-层压混合结构的处理的工作流程与步骤；

图8是绘示本发明的双晶圆增强晶圆级AI处理器SoC的结构；

图9是绘示本发明的双晶圆增强晶圆级AI处理器SiP的结构；

图10是绘示本发明的金刚石增强晶圆级AI处理器SiP的结构；

图11是绘示本发明的使用金刚石-层压混合结构的2.5D与3DSiP封装结构；

图12是绘示朝向本发明的具有含金刚石层结构及/或基于双晶圆形成的处理器的存储器中运算(In-memory computing)演进的过程；

图13是绘示本发明的双晶圆增强的光学模块；

图14是绘示本发明的双晶圆增强的处理器-光子SiP共同封装；

图15是绘示本发明的使用金刚石-铜混合结构的双侧冷却与遮蔽的夹式(clip)封装；

图16是绘示本发明的金刚石增强的WiFi/前端模块；

图17是绘示本发明的金刚石增强的封装中的天线；

图18(a)与图18(b)是分别绘示使用铜罐与本发明的金刚石-铜混合结构的电源IC封装(power IC packaging)；及

图19是绘示本发明的金刚石增强的扇出智慧型电源模块(intelligent powermodule；IPM)。

在以下实施方式中，为了说明的目的，阐述了许多具体细节以提供对所揭实施例的充分理解。然而，显而易见的是，可在没有该多个具体细节的情况下施行一或更多的实施例。在其他情况下，为了简化图式，已知的结构与装置是以示意性的方式示出。

【符号说明】

1,2,2A,2B,3:重布层

61:金属柱

62:支撑基板

63:金刚石

64:RDL和UBM

65:硅

66:金属

81:硅-金刚石双晶圆

82:连接器

102:金刚石中介层

104:双晶圆中介层

106:金刚石基板

107:层压基板

108:混合基板

111:金刚石基板

112:双晶圆互连基板

114:金刚石中介层

121:金刚石中介层

122:处理器

123:HBM

124:DRAM存储器

125:处理器

126:混合键结

127:硅-金刚石双晶圆

131:中介层

140:硅-金刚石双晶圆增强型光学模块

141:ASIC/FPGA/CPU

142:中介层

150:夹式封装

151:导线架

152:管芯

153:上导线架

154:焊接

155:线路

156:覆膜式屏蔽

161:中介层

162:RDL

163:通孔

164:覆膜式屏蔽

165:分腔式屏蔽

166:芯片

170:AiP

171:RF IC

172:空气腔

173:玻璃结构

174:天线基板结构

175:基板

176:金刚石散热器

182:金刚石-铜混合罐

190:增强型扇出IPM

191:金刚石层

192:管芯连接材料

193:化合物材料

194:重布层

195:焊球

811:埋入式电源通孔

1071:导热通孔

1072:绝缘层

1073:铜

1074:孔洞

1111:导热通孔

1141:TDV

1142:埋入式电源通孔

1143:RDL

1311:埋入式电源通孔

1312:调变器

1313:检测器

1314:光学波导管

1751:模具底部填充剂

【具体实施方式】

上述市场推动力与最近证实成长金刚石工业能够成长更大、更高品质、电子级金刚石膜(通常借由化学气相沉积(CVD))提供了极佳的机会使金刚石，尤其是单晶金刚石(single crystal diamond；SCD)得以应用于先进IC与先进SiP，其利用金刚石的「极端」性质，尤其是极高热传导性(约24W/cm.°K)(大于铜的5倍)、极高的崩溃电场(约20MV/cm)与极低的热膨胀系数(室温下约1ppm/℃)。在下文中，用语「含金刚石层」包含但不限于(1)由金刚石制成的层、(2)单晶金刚石层、(3)成长的多晶金刚石、(4)沉积的金刚石层或(5)多个次层，其中，至少一个次层由金刚石制成。含金刚石层可更包含通孔于其中或RDL于其上。用语「双晶圆」或「双层」包含但不限于(1)耦接非金刚石层/晶圆的含金刚石层、或(2)耦接半导体层/晶圆的含金刚石层(例如GaN-金刚石、SiC-金刚石与AlN-金刚石)。

本发明揭露通过(1)产生具有金属化图案的含金刚石层及/或双晶圆(主要是硅-金刚石)微结构和相关处理、以及(2)将它们并入用于高度成长的3C应用的先进IC与先进SiP，以增强先进IC(涵盖SoC)与先进SiP(涵盖相关IC封装)的效能的基础广泛的创新，高度成长的3C应用横跨处理器和存储器、用于HPC的光子、人工智能(AI，HPC的一种)、手机、5GRF/mmWave前端模块、IoT装置、功率电子元件，在所有3C应用中是无所不在的。在先进IC与先进SiP方面，高端PC和基站的应用通常会接在大规模数据中心的应用之后，而消费类和汽车的应用通常晚于大规模PC和手机的应用(图1)。取决于成本效益与可靠性需求，此处的金刚石或含金刚石层可依需求涵盖SCD与成长的多晶金刚石，且双晶圆可依需求涵盖GaN-金刚石、SiC-金刚石、SOI(silicon-on-insulator)-金刚石与AlN-金刚石。本发明有望迎来新的SoC和SiP，其将以前所未有的方式彻底改变半导体行业，导致「更好的」摩尔(与先进IC有关)，且「比」摩尔「更好」(与先进SiP有关)。

本发明为实施金刚石与双晶圆微结构提供极好的机会，主要是因为金刚石具有极端散热能力。金刚石的极端散热能力可用以使处理器与例如GaN HEMT(高电子移动率晶体管)等其他高功率芯片中的热点消散，从而提升效能与可靠性。

SCD绝对是微电子元件的优质材料。金刚石具有独特的极端性质组合：

-热传导性(W/cm.°K)：约24。相对于此，铜约为4、硅为1.5、GaN约为3、SiC-4H为5。

-崩溃电场(MV/cm)：20。相对于此，硅为0.3、GaN为5、SiC-4H为3。

-电子移动率(cm²/Vs)：4,500。相对于此，硅为1,450、GaN为440、SiC-4H为900。

-电洞移动率(cm²/Vs)：3,800。相对于此，硅为480、GaN为200、SiC-4H为120。

-能隙(eV)：5.5。相对于此，GaN为3.44、SiC-4H为3.2。

-宽频光学透明性：从230nm至15μm-1mm。

-热膨胀系数：约0.7ppm/℃。

-硬度(莫氏(Mohs)硬度10，最高)、耐磨性与化学惰性。

金刚石在温度高于约100°K时具有已知材料中最高的热传导性，其大于铜的5倍。金刚石亦具有高电阻率(金刚石可使更薄的材料层在高电压下保持绝缘)与高崩溃电场。金刚石具有非常低的热膨胀系数。金刚石的电子能隙大于硅，且大于用于功率电子元件的两种主流宽能隙材料SiC和GaN。更宽的能隙代表在更高的电压与频率下传输电力和电子信号所需的材料更少。金刚石从紫外光(UV，230nm)至远红外光皆为透明。在2.5μm和6μm之间仅存在较小的吸收带(由两声子吸收所引起)。金刚石是多谱段(multispectral)光学应用的理想材料。金刚石极硬、极耐磨且化学惰性极强。它是用于恶劣、高度侵蚀性环境的理想材料。

金刚石散热器可降低热能管理瓶颈，并可达成较低的运作温度、提升效能、延长系统寿命、降低系统重量与占用面积，还可减少或排除辅助冷却系统，例如在一系列电子应用中的水冷系统。散热器可分为三种类型：10-15W/cm.°K、15-20W/cm.°K、以及其他，具有10-15W/cm的类型拥有最大市场占有率。它们的热传导性可配合不同的价格/效能需求而调整。CVD金刚石的性能比现今常用的散热材料如例铜、碳化硅与氮化铝高3至10倍。

根据本发明的一目的，金刚石可用作有效的3D散热微结构(具有微观特征，例如直径小于20μm、深度100μm的孔洞，且甚至具有次微米(sub-micron)特征)，其可嵌入先进SiP中及/或整合于先进IC中(使用双晶圆)以使IC或封装中的热点消散，从而为高功率云端与AI应用提供高达2倍以上的频率，在功率电子元件的情况下可使速度提升多于10倍。

硅通孔(Through Silicon Via；TSV)使硅中介层或有源硅芯片的正面可和其背面互连。硅中介层的应用需要数年才成熟。TSV使最近形成复杂的2.5D IC和3D IC封装的异质整合遽增，如第3、4和5图所示。

在图3所示的可使用TSV的2.5D IC中，硅中介层作为印刷电路板与层压基板之间的桥梁，且芯片包含逻辑管芯、运算处理器管芯(例如FPGA)、基底管芯与3D多管芯HBM(高频宽存储器)DRAM堆叠。多个管芯彼此互连，或通过TSV、RDL及/或铜柱微凸块和中介层互连。现在的2.5D应用包含数据中心网络交换器与服务器中的超高效能图形处理器(GPUs)、深度学习加速器与中央处理器(CPUs)。图4所示的可使用TSV的3D IC中，安装在逻辑或处理器管芯上的wide-I/O存储器堆叠和用于2.5D IC的HBM堆叠架构(图3)相似。展望未来，3D IC应用可包含用于手机的高端应用处理器与涉及在逻辑上堆叠逻辑、在逻辑上堆叠存储器、及/或在存储器上堆叠逻辑的HPC应用。

如图3所示，2.5D IC(图3)包含具有TSV的「无源」硅中介层，TSV包括由相似于硅中介层制程的制程产生的「有源」基底管芯和有源HBM DRAM管芯。此处的「无源」代表没有有源装置功能，虽然其在某些应用中可变为有源。相对地，3D IC仅包含可使用TSV的有源管芯，例如wide-I/O存储器与逻辑或处理器管芯(图4)。

高效能运算与数据中心在存储器系统(主要是DRAM装置)与能源效率方面面临挑战。使用2.5D和3D IC架构，通过在z轴方向上的HBM堆叠与wide-I/O存储器堆叠(请见图12)提供的对存储器的低延迟、高频宽连接，可大幅减少处理引擎与DRAM存储器系统之间的效能差距(存储器墙(memory wall))，从而使先进多核心CPU芯片与GPU(以及其他加速器)的效能潜力得以更充分发挥。

1.产生金刚石与双晶圆中介层的方法

本发明提供两个方法(1和2)以形成支持2.5D和3DIC的前述基于含金刚石层或双晶圆的中介层或管芯。

在方法1中，为了形成金刚石中介层，方法可始于金刚石基板(例如厚度约100μm)，并对其进行深反应离子蚀刻(deep reactive ion etching；DRIE)(或Bosch process)以在高蚀刻速率下形成高深宽比(high-aspect ratio)的金刚石通孔(例如，数千个具有直径20μm与深宽比5的通孔)，蚀刻可使用氧作为蚀刻气体(与其他较重气体例如CF₄)且使用遮罩例如铝/二氧化硅、铝/硅/铝或不锈钢。其他可考虑的遮罩选择包含铝、钛、金、铬、二氧化硅、氧化铝、光阻及/或旋涂玻璃(spin-on-glass)。蚀刻遮罩材料在具有高选择性的DRIE中的蚀刻速率必须比金刚石更慢。亦可使用超短脉冲(例如飞秒脉冲)激光微机械加工以提升蚀刻表现，视遮罩与DRIE条件而定。DRIE与磊晶沉积的结合可在硅中形成超高深宽比(高达500)沟槽。其也可以在之后形成超高深宽比金刚石通孔(TDV)。

在形成TDV孔洞后，可继续进行图3所示的2.5D硅中介层制程步骤(在(B)形成TSV的部分)，始于氧的等离子增强化学气相沉积(PECVD)、以及通过溅镀的阻障层/晶种层钛/铜、钛-钨/铜或氮化钽/铜衬里的物理气相沉积(PVD)，接着进行铜电镀以填充TDV，接着进行化学机械研磨(CMP)以移除过多的铜，然后在正面(芯片侧)形成微米级精细线路RDL并进行凸块下金属化(under-bump metallurgy；UBM)处理。接着，进行图3中(C)TSV后的部分，接合载体(carrier)，接着使晶圆薄化，接着进行背面RDL与UBM，接着形成焊球与配置焊球，接着贴上管芯胶带，接着去除载体，接着切割以使中介层单颗化。图3中，涉及芯片上的微凸块的(A)部分代表在IC上形成微凸块，其将会在中介层组装于层压基板之后和中介层接合(在(D)覆晶组件的部分)，以形成2.5DIC。因为中介层非常薄，载体(通常是玻璃基板；请见图3的(C)部分)通过粘合层/剥离层接合中介层基板，粘合层/剥离层可在形成典型的聚酰亚胺类重布层期间承受高温，且之后可通过激光照射以干净地去除粘合层/剥离层。虽然存在其他制程变化型，图3的(C)部分与(D)部分示出在TSV后建立中介层、将其组装于层压基板、以及接着以覆晶方式将芯片组装于中介层以形成2.5D IC(图3)。

关于使用硅-金刚石双晶圆以形成双晶圆基底与含通孔有源管芯，可先依循上述金刚石中介层制程以在硅-金刚石双晶圆中形成TDV，接着使用氟化气体例如CF₄、SF₆或二氟化氙作为蚀刻气体(即Bosch蚀刻法)并在对准遮罩的辅助下进行硅的DRIE，以在TDV的位置形成硅通孔(TSV)，形成金刚石-硅通孔(TDSV)。接着，可继续进行上述金刚石中介层制程的剩余部分，从PECVD与PVD步骤开始(图3的(B)形成TSV的部分)，然后切割(图3的(C)TSV后的部分)。简单来说，形成含TDSV中介层的步骤(图3)可用以在使用硅-金刚石双晶圆作为装置基板(而非硅)的有源装置(而非无源硅或金刚石中介层)中形成类似金刚石中介层的结构。可以双芯片为基底形成有源电路与TDSV。图3与图4的基底管芯与逻辑处理器管芯皆为硅基底，可依需要将它们转换为硅-金刚石双晶圆基底。

对于方法1，使用3D激光光刻技术的情况下，亦可使用灰度光刻在平面含金刚石层、硅-金刚石双晶圆中介层基板或管芯上形成3D微结构，并通过干式非等向性蚀刻将它们转移至基板或管芯；灰度光刻是在遮罩中形成3D结构的方法(例如光阻、金属、氧化物与其组合)。在用于例如涉及在硅中形成MEMS微结构的MEMS制造的平面技术中，通常只使用一个曝光剂量。在灰度光刻中，必须控制UV光的曝光强度，且可使用例如多步阶曝光、像素化遮罩曝光与直写式等数种方法以形成3D结构。

可使用方法1以形成具有几乎任意形状的2D和3D微结构与金属图案的设计师级珠宝，例如可包含姓名、卡通图案、喜爱的照片等。此外，除了上述2D平面基板之外，基板亦可以是预先制造的3D结构，例如3D金刚石结构。

同样地，虽然存在其他变化型，图4示出了在z轴方向上形成3D IC堆叠的典型制程。此制程可应用于形成图9的3D IC，其和应用处理器与wide-I/O存储器堆叠共同封装于一封装中，以供未来的高端手机使用。图5示出了逐步形成具有TSV的有源管芯的多个不同方案(先形成via、中段形成via、后形成via、及接合后形成via)，其中，FEOL代表前段制程(Front End of Line)，BEOL代表后段制程(Back End of Line)。对于具有处理器的有源管芯，硅-金刚石双晶圆可用以增强效能与可靠性。也就是说，处理器的有源电路形成于双晶圆的硅层中，TDSV形成于双晶圆中。

对于方法2(图6)，亦即预成型结构方法，方法始于电镀支撑基板62上的高导电性金属柱61，支撑基板62具有难熔性、稳定碳化物形成与低热膨胀系数的特性(例如，金刚石薄底)，并通过一系列步骤：沉积晶种层/粘合层(例如Ti/Cu、TiW/Cu或Ta/Cu)、沉积光阻与图案化光阻、铜电镀、移除光阻与蚀刻晶种层。金属柱基板(MPS)中的支撑基板62与用于金属柱61的金属必须能够承受CVD金刚石沉积的高温与其他状态，且支撑基板必须是在MPS处理后可通过激光或其他方法易于拆卸的。取决于金刚石沉积温度，此处的金属可包含(a)铜(熔点1084.62℃)、(b)在铜柱微凸块形成时被熔点更高的金属包覆的铜，熔点更高的金属例如是电沉积的镍(Ni；熔点1455℃)、以及(c)用于IC制造的溅镀沉积的钨(W；熔点3410℃)，或者可包含其他高熔点难熔金属(例如钽(Ta)；熔点3017℃)及其合金(例如钴(Co)-钨，其可在pH 5-8、温度20-60℃的柠檬酸溶液中电沉积)。在所有纯金属(即不具有杂质)中，钨具有最高熔点、最低热膨胀与最高拉伸强度。虽然钨的电沉积极度困难，但钨可被溅镀沉积或可在适当高温无机阻抗剂的辅助下在高温(约350℃-850℃)熔盐中被电沉积。钽是高导电性金属，在电子产品方面用作铜电镀的衬垫、以及用于钽电容，可用于例如手机、DVD播放器、游戏系统与电脑等设备中。金属柱的厚度应稍微高于最终金刚石的厚度，以保留空间给后续的研磨与蚀刻。

如图6所示，通过(b)～(e)步骤进一步处理MPS：(b)在MPS上CVD沉积金刚石63，直到其厚度稍微高于金属柱的高度与最终中介层的厚度，(c)研磨、蚀刻与清洁以使顶表面平面化与平滑化并暴露出金属柱61，(d)通过激光与其他方法将具有TDV的金刚石从支撑基板上拆卸下来，以及(e)在金刚石中介层102的正面与背面形成RDL和UBM 64，按照类似图3所示的方法。

若在方法2中需要双晶圆中介层104，可使用类似于用以使硅接合金刚石的方法(例如，使用等离子及/或表面活化接合)将硅65接合包含填充的TDV的金刚石中介层(在形成重布层之前，请见图6)，以形成双晶圆。接着，进行(g)在对准遮罩的辅助下蚀刻以形成TSV孔洞，TDV在TSV孔洞下方，并且电镀金属66以填充TSV孔洞，然后进行(h)在得到的双晶圆中介层结构的两面形成RDL和UBM 64，再次和硅中介层处理的情况一样(图3)。此流程的一变化型是仅将具有通孔的金刚石中介层接合于硅(但没有进行电镀以填充金刚石通孔)，在硅中形成通孔，以铜电镀填充连接的硅通孔与金刚石通孔，接着在双晶圆中介层的两面形成RDL。

2.产生基于金刚石的扇出封装的方法

标准扇出制程包含用于形成苹果手机中的扇出封装的那些步骤，可分为三类：(a)芯片先装/(管芯)面朝下；(b)芯片先装/面朝上与芯片后装(或RDL先做)。扇出制程可在2D和3D堆叠中嵌入单一管芯或多个管芯。如同2.5D硅中介层的情况，扇出RDL可低至微米级的线宽与间隔。金刚石或含金刚石层/机板可作为散热器，且可整合于扇出封装流程中。以芯片先装/面朝上方法为例，可使用高导热管芯连接材料使管芯先连接已接合载体的金刚石基板。在装设管芯之前，从芯片先装/面朝上扇出制程的第一步开始，首先使金刚石基板接合载体上的暂时接合层。接着，可依循剩余步骤以形成扇出封装，扇出封装是通过金刚石来冷却芯片，可用于高功率应用，如图19所示。

对于芯片先装/面朝上方法，亦可借由打入模封化合物的激光以在模封化合物中形成通孔或孔洞，接着进行铜电镀与形成RDL互连。作为替代方案，中介层方法2中的MPS(当含金刚石63用作支撑时，请见图6)亦可作为互连基板或芯片载体，并通过芯片先装/面朝上方法进行处理以形成相似的扇出结构。在此情况下，可使IC连接在MPS上以在基板的一面形成RDL，接着进行芯片先装/面朝上扇出制程，而不需要进行激光钻孔与铜电镀步骤。

3.产生金刚石-导线架混合结构的方法

处理地球上最硬的材料金刚石并非易事。现今多数方法主要是以金刚石来加工金刚石。可能的方法包含：(1)研磨，借由使用金刚石砂浆的宝石雕琢方法以快速移除材料(粗加工)；(2)用于SCD的铸铁盘(scaife)研磨，通过限制磨损断裂平面的方向以达成低损伤与低表面粗糙度(在此情况下，金刚石被压在高速旋转铸铁盘上，其包含嵌入的金刚石粒子)；(3)树脂接合抛光轮研磨，相较于铸铁盘研磨可处理较大面积且可达到较高平坦度，但表面加工损伤较严重。可在高pH值化学机械研磨砂浆与反应离子蚀刻(RIE)中达成金刚石蚀刻与平滑化。使用高温(>150℃)氧化法清洁金刚石以移除残留表面污染物，例如，高温氧化法可结合酸(例如H₂SO₄)与氧化剂(例如KNO₃)。

一组相异材料，例如硅、钨与钛，和金刚石反应并形成稳定碳化物。可使用薄膜、多层金属涂层先以碳化物作为粘着基底，接着使用稳定惰性金属例如金与铂，以形成欧姆(Ohmic)金属碳化物接点。在约400℃保持稳定，该多个涂层用以使接点或散热器间接连接至金刚石。图18(b)所示在CVD金刚石-铜混合罐182上的钛、铂与金的薄的多层溅镀涂布层可使标准低温焊料接合技术得以使用。

市售的接合材料种类很多。其可包含暂液相材料(例如In、Ag-In、Au-In、Au–Sn与Ag-Sn)、低熔点焊料(例如In、Sn)、烧结银、高温半烧结材料与高温管芯连接材料(例如那些用于制造光学通信的光学收发器的材料)。具有光刻图案化金属层的金刚石散热器可以金属化方法制成，金属化方法包含Ti/Pt/Au/Pt/Au(具有铟软焊料)或用于硬焊接的Ti/Pt/Au加上Ti/TiN/Ti/Au/Sn/Au。CVD金刚石亦可使用活性硬焊来进行连接，其可在约800℃的高温真空制程中形成稳定碳化物介面。

形成整合的金刚石微结构-铜导线架混合基板的方法始于(a)切割、研磨、抛光、CMP、RIE及/或清洁金刚石，以及(b)上述步骤中的一些步骤以使金刚石中介层形成具有金属化图案(例如薄Ti/Pt/Au)的2D与3D金刚石微结构，并对金刚石表面进行氧化化学处理以提升金刚石与模封化合物之间的粘合性。接着可通过焊接(使用暂液相材料，In或Sn)或硬焊(使用形成稳定碳化物介面的活性硬焊)以使该多个微结构接合2D和3D金属导线架结构，例如铜导线架，以形成具有薄膜金属化图案的复杂的2D和3D金刚石导线架151，如图15所示。

4.产生金刚石-层压基板混合结构的方法

对于HPC应用，以由部分层压基板与金刚石微结构组成的混合结构取代有机层压基板是有益的，其一侧具有互连或重布层(或者如果有需要的话可在两侧具有TDV)嵌入最终混合基板108中(请见图7)，可改善热能管理与系统级热膨胀匹配。为了形成这样的混合基板108，可先使用图3所示的部分步骤，以在金刚石基板106上形成正面RDL和UBM。为了将具有RDL的金刚石基板106嵌入层压基板107(可包含导热通孔1071)，可从使金刚石基板106连接部分建造的层压基板107(背面带有环氧树脂基基板RDL)开始，接着进行标准增层基板(build-up substrate)制程(例如配置绝缘层1072与铜1073，形成孔洞1074，形成连接线路)，但只在一侧形成(即芯片侧)，以完成金刚石-层压混合基板108。此方法在两侧建立RDL，但也可应用于仅于单一侧建立RDL。

在图7的金刚石-层压混合制程中，亦可在层压基板甚至金刚石层中嵌入有源与其他无源元件。图7示出具有RDL的嵌入式金刚石基板106的一变化型，其具有暴露于混合基板的正面及/或背面的金刚石微结构，以在上述一侧构建制程后直接连接芯片以形成混合基板。另一变化型是将双侧具有RDL的金刚石中介层102(如图6所示)嵌入层压基板中。当需要有源功能时，亦可将上述嵌入式基于金刚石的微结构变换为基于双晶圆的微结构，并在双晶圆的硅层中实现所需的有源功能。该多个混合结构代表对于包含嵌入式多芯片互连桥接(EMIB)的层压基板的增强，其使用具有RDL的微小硅片以让一芯片连接另一芯片以作为2.5D封装。

在随后的内容中，本发明揭露创新的IC和SiP，使用AI、HPC、光子、5G RF/mmWave、功率和IoT应用作为例子，并将上述金刚石与双晶圆独特制程及微结构结合现有的先进IC和先进SiP制程来进行说明。然而，示例性的实施例并未涵盖本揭露的所有可能实施例。在不限制申请专利范围的情况下，将说明本揭露的一些益处与新颖的特征，其旨在说明本发明而非作为本发明的局限。

5.AI应用

为了增强效能，Cerebras的晶圆级AI处理器SoC中的硅基板可被具有埋入式电源通孔811的基于硅-金刚石双晶圆81的SoC取代，如图8所示，其是由上述双晶圆中介层制程所建造。为了热膨胀匹配与增强散热，图8的连接器82亦可以是双侧具有RDL的金刚石中介层。埋入式电源通孔可释放SoC的互连层的空间，从而可在晶圆正面实现最佳信号传输并可提升效能。该多个特征使处于摩尔定律前线的高端处理器能够更快地扩展解决方案，相较于传统方法的产业标准可提供更好的电压裕度(voltage margin)。

图9与图10绘示两个增强的晶圆级AI处理器SiP，它们在效能与可靠性方面优于UC-UI SiP：一个以包含硅-金刚石的双晶圆互连基板112(图9)取代硅互连基板，且另一个以金刚石中介层114(图10)取代硅互连基板，金刚石中介层114具有TDV 1141、埋入式电源通孔1142，且金刚石中介层114的正面和背面皆有RDL 1143。在图9中，双晶圆互连基板中的硅可以是无源或有源(代表除了小芯片之外，双晶圆互连基板112中的硅包含有源功能)。图10所示的金刚石中介层处理器SiP借由埋入式电源通孔来增强效能，并借由以金刚石中介层114取代硅基板来使散热能力更佳。UC-UI团队部署边缘电连接和硅互连基板中的4个金属层，边缘电连接导致功率从晶圆边缘往晶圆中心下降，硅互连基板中的4个金属层中的两层专用于芯片间信号，且另外两层用于电力分配。本发明借由从双晶圆基板的背面提供电力，不仅可解决功率下降问题，且使双晶圆互连基板上的互连层中的可用空间增加，该多个空间可用以在该多个层中设计额外的线路，且可和额外的小芯片互连，从而大幅提升效能。

6.HPC应用

HPC系统结合了功率愈来愈强的多个芯片，其热能管理通常面临巨大挑战。图11绘示最先进的处理器/逻辑管芯的2.5D和3D IC封装，以及金刚石基板111上的3D HBM堆叠，其包含包含嵌入的多管芯互连桥。金刚石基板111可以是(a)图7的层压混合基板108，或(b)类似图10的金刚石中介层114。按照标准层压流程，导热通孔1111可设计与形成于层压基板制程中，在使用金刚石-层压混合基板的情况下。在此实施例中，金刚石可改善效能、功率、成本与尺寸。

数十年来，内存处理(processing-in-memory)或近存储器运算(near-memorycomputing)由于具有打破存储器墙的潜力而得到愈来愈多的关注。以2.5D IC为例的近存储器运算(图12)把存储器从电路板移至逻辑，从而降低数据移动。最近的成果显示某些存储器可利用记忆单元的物理性质来将自身变为运算单元，从而可在存储阵列中实现原位运算。存储器中运算或近存储器运算皆可通过能够将数据密集应用程序有效映像(mapping)至这类装置的技术来绕过和数据移动有关的间接成本(overheads)。

金刚石亦对用于近存储器运算与存储器中运算的SiP有益。图12绘示两个金刚石增强封装：中间(第12(b)图)是用于近存储器运算的2.5D版本，其使用具有TDV的金刚石中介层121以使来自处理器122与HBM 123中的热点的热更均匀地消散；右边(第12(c)图)是3D封装，3D封装中的DRAM存储器124通过铜柱微凸块或「无焊料」铜混合键结126接合使用双晶圆的处理器125(具有TDV)，利用硅-金刚石双晶圆127增强热能管理。

7.光子应用

数据爆炸正驱使网络流量与云端服务惊人成长。硅光子将在定义新的大型数据中心架构上占据中心位置，以管理持续成长的数据流量。随着光子和电子交换从安装于服务器机板边缘的光学收发器(在大型数据中心内部的服务器机柜中)移至该多个运算系统内的IC封装与逻辑芯片，需要新的微电子封装技术来处理光电互连。

传统上，光学元件用于长距离传输数据，因为当传输长度与频宽增加时，相较于以电子传输数据，光可用更快的速度携带更多讯息量(bits)，且光更加节能。光学收发器代表从100G开始的硅光子的最初高容量应用，因为光学元件尽可能接近数据来源。

使用基于硅中介层的光学模块为例，使用硅-金刚石双晶圆中介层131取代硅中介层可使效能大幅增加，硅-金刚石双晶圆中介层131包含埋入式电源通孔1311，且光学波导管1314与有源和无源功能(例如调变器1312与检测器1313)皆在双晶圆中介层131的硅部分中。使用光刻、反应离子蚀刻与聚焦离子束技术的组合，亦可在双晶圆中介层131的金刚石部分中制造光学芯片，光学芯片整合多个功能元件，例如X-crossings、Y-functions、渐逝耦合器(evanescent coupler)、布拉格反射器/耦合器与各种干涉仪。

随着以更高波特率与更低功率进行更高速数据传输的需求渐增，光学元件被移动至更加接近管芯成为趋势。为此，需要将光电互连设计为直接和处理器接合，无论是特殊应用集成电路(application specific integrated circuit；ASIC)、现场可程序化逻辑门阵列(FPGA)或CPU，以支援切换、收发、信号调节与多工器/解多工器的应用。这需要将基于双晶圆中介层131的光学模块(图13)和例如ASIC/FPGA/CPU 141(或其小芯片)的处理器共同封装，ASIC/FPGA/CPU 141以覆晶的方式接合另一层压基板或中介层142，如图14所示。如同硅-金刚石双晶圆增强型光学模块140，借由将使用双晶圆的光学模块(图13)与使用双晶圆的ASIC/FPGA/CPU 141(连接金刚石散热器)安装于金刚石中介层142上，如图14所示，可大幅增强这种更加复杂的SiP的性能。

8.5G RF/mmWave应用：WiFi与前端模块

从5G可应用的领域数量来看，5G是革命性的，其超越了前几代的通信技术例如4G和4G LTE可应用的领域数量。从4G到5G且从WiFi 6到高功率WiFi 7，WiFi前端设计遇到更多的RF链(RF chain)，这导致前端模块内整体热能增加，必须在加强的EMI遮蔽下适当地散热才能达到设计的效能。展望未来，(a)为了更高密度的封装将会需要SiP、多芯片模块与晶圆级芯片尺寸封装(WLCSP)，且(b)亦需要覆晶、管芯堆叠、高热效能及/或甚至电磁干扰(electromagnetic interference,EMI)遮蔽。为了4G，许多WiFi封装仍基于打线接合QFN封装。金刚石可通过夹式封装150(请见图15)增强QFN效能，其中，上述具有薄膜金属化图案的金刚石-铜导线架151(或铜导线架或层压-铜混合结构)用以耦接管芯152，因此借由焊接154耦接至铜上导线架(或夹住金刚石-铜混合结构)153。其他的接合线路155可用以使管芯152电性耦接至金刚石-铜导线架151。此外，图15提供基于整合覆膜式屏蔽156与金刚石-铜导线架151的EMI遮蔽的夹式封装，以形成法拉第笼。

图15有关于使用夹式封装(下导线架151可以是铜导线架、金刚石-铜混合导线架或层压-铜混合结构，且上导线架153可以是铜导线架或金刚石-铜混合结构)与覆晶封装(打线接合是可选的，但在EMI成为问题时可能不会使用)以取代打线接合QFN，以增加互连密度，并通过从封装的上侧与下侧进行双侧冷却来增强热能管理。其可使用高热传导管芯连接，例如烧结Ag或高热半烧结材料。在需要多于双侧冷却的极端应用中，当空间不受限时，可在夹式封装上实施有源热能解决方案，例如热电元件或Peltier冷却器。电路存在于上导线架与金刚石-铜混合基板上或者在封装底部的铜上。可借由在模封化合物上溅镀例如不锈钢/铜/不锈钢的薄复合层(～μm’s)以覆膜式屏蔽此封装，模封化合物连接下导线架151或金刚石-铜混合基板中的接地层，如图15所示。

除了不锈钢/铜/不锈钢，其他金属例如镀锡钢、碳钢和铜合金770(铜、镍与锌合金)/镍银也是其他遮蔽材料的选项。遮蔽层通常可以主要由功能性材料制成，也就是金属和碳，因为它们具有高导电性以及与辐射中的电场相互作用的移动电子的相关可用性。陶瓷、水泥和导电聚合物效果较差，但它们中的离子可以与辐射中的电场相互作用。具有金属-碳、陶瓷-碳、水泥-碳和导电聚合物-碳组合的形式的许多类型的微碳和纳米碳遮蔽材料亦受到广泛关注，也可以考虑该多个材料。部分遮蔽材料可由点胶或喷洒来施加。由于手机等电子装置的体积有限，功能性屏蔽材料必需在厚度小的情况下保持有效。

另一选择是将金刚石中介层或双层中介层161(请见图16)配置为互连载体，RDL162在载体和通孔163(可在以金属导体例如铜填充通孔之前，以氧化物绝缘体涂布通孔)的顶侧与底侧。覆膜式屏蔽164或分腔式屏蔽165(即法拉第笼)可和基板中的接地金属层一起形成，以在形成重布层与后续制程(例如，模封之后，切割与沉基遮蔽层)期间隔离主要RF芯片。在使用分腔式屏蔽165的情况下，形成四个「壁」以隔离和遮蔽目标芯片166(请见图16)。例如，可通过对模封化合物进行激光钻孔并用例如银填充环氧树脂等导电材料来填充孔洞以建立壁。

9.5G RF/mmWave应用：封装中的天线

为了实现mmWave高频宽连接，5G系统将利用涉及使用窄聚焦波束的波束成形技术来追踪使用者设备(例如手机)，因为它们在基站的工作半径内移动。波束形成器传统上用于雷达站和通信。借由5G技术，相控阵波束形成器将以更高功率用于基站，且以更低功率水平用于使用者设备。由于阵列因素，波束成形网络将来自小型天线的信号组合成比单独的天线更具指向性的模式。波束成形涉及天线阵列的元件的精确相移，以产生聚焦在特定方向的窄波束。窄波束大幅增加了预期接收者所得到的结果，同时减少了附近其他设备的干扰。

任意无线电系统都有两个部分，这两个部分是数字基频调解器(digitalbaseband modem)和RF子系统(RF IC+天线阵列)。每个都在波束成形过程中发挥作用。从架构的角度来看，和mmWave 5G的主要封装相关的技术挑战包括(a)缩小元件与元件的间距：从28GHz时的5mm到39GHz或更高时的<5mm，(b)更高级别的前端模块整合。两者皆需要扇出、2.5D、3D及/或使用它们的技术，以及其发展中的优势。图17示出封装中的天线(AiP)170，其使用覆晶方式将RF IC 171接合于安装天线的层压基板。

为了使天线性能更好(例如，信号完整性)，如图17所示，本发明提出用天线基板结构174取代图16的AiP的模封化合物，天线基板结构174包含重布层3-玻璃结构(或玻璃陶瓷)173-空气腔172-重布层2A结构。在图17中，层压可通过扇出制程和使用模封化合物或模具底部填充剂1751(较佳具有更接近焊接点的热膨胀系数；焊料约为30ppm/摄氏度)的基板制程的组合来形成基板175。可在基板处理其间形成覆膜式或分腔式屏蔽。可以测试上述天线基板结构174以确保良好，并且可例如通过焊接以结合具有重布层2B的下层基板。此外，可以暴露RF管芯表面以促进冷却。在混合基板处理期间，金刚石散热器176亦可连接至暴露的RF IC 171，可使用或不使用RDL。空气腔172亦可涉及金属腔壁，其可在制造上述玻璃结构期间形成，且在适当的时间使用银等离子。对于mmWave应用，建议图17中的介电材料可选择具有低吸水率的低介电损耗材料(因为水分子在10-100GHz会发生介电松弛现象，且会影响AiP效能)。

以下描述图17所示的AiP的一种变化型，用于要求更进阶的应用(例如更精细的间距和更高的信号完整性)。在这种情况下，玻璃载体用于形成薄的重布层1，其具有嵌入的金刚石散热器176或使用层压或扇出工艺的电路化微结构。如同芯片先装/面朝上扇出制程，接着将RF IC 171连接重布层1，并通过通孔或其他方式(例如焊料涂层铜焊球)形成铜柱。然后，可进行成型、模具研磨或平面化，并像扇出制程一样处理重布层2B。可以通过在基板构建期间将RF IC 171封闭起来，以产生EMI遮蔽。金刚石散热器176(或微结构)可以直接嵌入RF IC下方的层压板或扇出RDL中，散热器暴露在外且朝下，如图17中所示。可借由高导热管芯连接来使RF IC连接重布层1。

图17中的方法和结构的一种变化型是将RF IC 171覆晶式接合重布层1，如同芯片后装扇出制程，然后继续进行上述其他步骤以形成图17的AiP封装。图17的结构的另一种变化型和在玻璃载体晶圆上分别形成两个重布层(一个在管芯下方，即重布层1，另一个在管芯上面，即重布层2；请见图17)有关，测试它们以识别好位置，并在芯片组装后组装它们，以提高产量。

图17中的RF IC 171(具有天线结构，仅为示例)可基于硅或硅-金刚石双晶圆。在决定要选择上述图17的方法和结构中的何者时，产率、成本、效能和构建周期控制是重要的考虑因素。在增强型AiP(图17)中，天线调谐器、无源元件、通孔栅栏/笼及/或金属波导管可以在有意义的情况下合并。在选择介电材料时，应尽可能使用低损耗、低CTE(热膨胀系数)及/或更湿的材料。例如，可考虑液晶聚合物，因为其蒸发和氧渗透率低。对于5G，可使用的基板材料包含低损耗层压板、LTCC、扇出和玻璃。

10.功率与IoT应用

在现今的讯息技术驱动年代，3C应用需要更高水准的处理能力，导致更多耗电的处理器以愈来愈高的时脉速度运行，驱动该多个处理器的供应电压降低与供应电流增加。这导致电路板上的功率密度更高。为了跟上处理器的进步，设计者要求功率半导体具有低导通状态、切换与热耗损，以维持相似或降低的封装尺寸与稳定的电路板温度，以及接近处理器自身的简单布局。

Infineon开发DirectFET以满足板安装功率应用的该多个需求。Infineon认为其DirectFET(请见图18(a)左侧的结构)是DC-DC应用的最佳封装，原因如下：

-最低的无管芯封装电阻，可具有最高效率。

-最低的顶部热阻，可具有最大功率密度。

-最低的封装电感，可具有最小寄生振铃现象(ringing)。

-没有导线架、没有打线接合、以及没有模封成型，是坚固可靠的设计。

-厚度低，仅有0.7mm。

相较于标准塑料MOSFET封装，DirectFET的金属(铜)罐结构可实现双侧冷却，从而可有效地使SO-8占用面积或更小占用面积中的高频率DC-DC降压变换器的电流处理容量和效率成为两倍。以金刚石-铜混合罐182(具有用于电性连接的图案化的铜；右侧；图18(b))取代金属罐可显著地提升冷却效率与装置效能。

另一个含金刚石层可为其增添价值的功率应用是Infineon公司的Nano IPM(智慧型电源模块)，其由导线架上的多个打线接合管芯(例如GaN及/或控制IC)组成。借由使用扇出并将含金刚石层191用作增强型扇出IPM 190(图19)的散热器，可将功率密度提高70％以上并使封装尺寸降低40％以上，同时金刚石可使散热更佳。根据图19，半导体管芯(例如GaN管芯或控制IC)通过管芯连接材料192接合含金刚石层191。化合物材料193包封半导体管芯，半导体管芯通过重布层194电性连接焊球195。

GaN是可用于生产半导体功率装置、发光二极管(LED)与RF元件的材料。可使用以上揭露的制程和结构(例如双晶圆)以使GaN和含金刚石层整合以提升效能。含金刚石层上的GaN对高功率RF应用方面，例如雷达应用，特别具有吸引力。例如基于GaN的HEMT。高速切换应用的操作期间，局部通量值可比太阳表面高十倍以上。如图19所示，将金刚石放在尽可能接近热点的位置以进行适当散热可有效降低通道温度，从而促进装置稳定性与时间。

IoT装置是小型、高度整合的电脑，具有满足使用者需求的各种功能。除了有史以来尺寸最大的晶圆级AI SoC与晶圆级AI SiP应用，金刚石在复杂IoT装置(例如iWatch)的系统级封装方面亦很有用。苹果公司的iWatch 1是其上市时有史以来最复杂的IoT系统的其中之一。其包含IoT SiP中数量最多的元件(第1代中有514个元件)，且非常小，仅有手表尺寸。金刚石是重量轻、耐用、对化学品具有惰性、坚硬、高导热的。通过例如前端、底端、处理器-存储器、用于不同使用情况的传感器等关键功能块将功能分类为7个已知良好的模块，并将它们安装于具有多个重布层的金刚石中介层上，其中，一个可混合匹配不同涉及不同传感器、重复使用IP的最终用途应用，可显著提升产率，并可改善系统效能和上市时间。

对本技术领域中具有通常通常知识者显而易见的是，可对所揭实施例进行各种修改与变化。说明书与示例仅是举例说明，本揭露的实际范围由以下申请专利范围及其同等物指明。

Claims (26)

1.一种集成电路(IC)封装结构，其特征在于，包含：

一半导体管芯；以及

一含金刚石层，耦接该半导体管芯。

2.如权利要求1所述的集成电路封装结构，其特征在于，该含金刚石层是为热耦接该半导体管芯的一金刚石-金属混合结构。

3.如权利要求2所述的IC封装结构，其特征在于，该金刚石-金属混合结构是为覆盖该半导体管芯的具有图案化铜的金刚石罐。

4.如权利要求2所述的IC封装结构，其特征在于，该金刚石-金属混合结构包含夹住该半导体管芯的一上导线架与一下导线架，其中，该上导线架及/或该下导线架包含金刚石与金属材料。

5.如权利要求3所述的IC封装结构，其特征在于，更包含包封(enclosing)该半导体管芯与该金刚石-金属混合结构的一模封化合物。

6.如权利要求5所述的IC封装结构，其特征在于，该模封化合物包含一共形遮蔽材料以包封该半导体管芯。

7.如权利要求1所述的IC封装结构，其特征在于，该半导体管芯通过一管芯连接材料接合该含金刚石层，该半导体管芯嵌入一模封化合物内，该半导体管芯通过一重布层结构和多个焊球互连。

8.一种集成电路(IC)封装结构，其特征在于，包含：

一半导体管芯；以及

一含金刚石基板，电性连接该半导体管芯。

9.如权利要求8所述的IC封装结构，其特征在于，该含金刚石基板包含一单晶金刚石层与在该单晶金刚石层中的一通孔。

10.如权利要求9所述的IC封装结构，其特征在于，该含金刚石基板包含：

一第一重布层，在该含金刚石基板的一第一表面上；以及

一第二重布层，在该含金刚石基板的一第二表面上，其中，该第二表面相对于该第一表面，其中，该通孔电性连接该第一重布层与该第二重布层。

11.如权利要求9所述的IC封装结构，其特征在于，一外部电源供应器通过该通孔电性连接该半导体管芯。

12.如权利要求8所述的IC封装结构，其特征在于，该含金刚石基板包含一单晶金刚石层与接合该单晶金刚石层的一半导体层。

13.如权利要求12所述的IC封装结构，其特征在于，该含金刚石基板更包含在该含金刚石基板中的多个通孔，该多个通孔电性连接该半导体管芯。

14.如权利要求13所述的IC封装结构，其特征在于，该多个通孔贯穿该单晶金刚石层及/或该半导体层。

15.如权利要求8所述的IC封装结构，其特征在于，该含金刚石基板包含在该含金刚石基板中的至少一导热通孔。

16.如权利要求8所述的IC封装结构，其特征在于，该含金刚石基板包含多个层压的层，该多个层压的层中的一者是为一单晶金刚石层。

17.如权利要求16所述的IC封装结构，其特征在于，更包含：

一调变器或一检测器，嵌入该含金刚石基板内；

一光学路径，嵌入该含金刚石基板内；以及

一发光源，光学耦接该光学路径。

18.如权利要求16所述的IC封装结构，其特征在于，该含金刚石基板更包含：

多个通孔，在该含金刚石基板中；

一重布层结构，在该含金刚石基板上；以及

多个球栅阵列球，在该重布层结构上，其中，该半导体管芯通过该多个通孔与该重布层结构电性连接多个凸块。

19.如权利要求8所述的IC封装结构，其特征在于，该含金刚石基板包含在该含金刚石基板中的多个通孔、以及对应于该多个通孔的多个凸块，其中，该半导体管芯连接该多个凸块。

20.如权利要求8所述的IC封装结构，其特征在于，该半导体管芯被一隔间遮蔽结构包封。

21.一种集成电路(IC)封装结构，其特征在于，包含：

一装置基板，包含一含金刚石层与耦接该含金刚石层的一半导体层；以及

基于该半导体层形成的一半导体装置。

22.如权利要求21所述的IC封装结构，更包含一层压基板，其特征在于，该层压基板包含：

一模封化合物结构，包封该装置基板；以及

多个通孔或多个条线路，在该模封化合物结构中，其特征在于，该多个通孔或该多个条线路电性连接该半导体装置。

23.如权利要求22所述的IC封装结构，其特征在于，更包含：

一导热基板，具有耦接该装置基板的多个导热通孔，其中，该导热基板包含电性连接该多个通孔或该多个条线路的一重布层。

24.如权利要求22所述的IC封装结构，其特征在于，该层压基板更包含一金刚石散热器，该金刚石散热器借由一管芯连接材料接合于该装置基板。

25.如权利要求22所述的IC封装结构，其特征在于，该层压基板更包含：

一第一重布层，在该模封化合物结构的一第一表面上方；以及

一第二重布层，在该含金刚石层的一第二表面下方，其中，该第二表面相对于该第一表面，其中，该多个通孔电性连接该第一重布层与该第二重布层。

26.如权利要求25所述的IC封装结构，其特征在于，更包含一天线基板，该天线基板通过该第一重布层电性耦接该半导体装置，该天线基板包含：

一含空腔层，具有一空气腔于其中；

一第三重布层，在该含空腔层的一第一表面上方；以及

一第四重布层，在该含空腔层的一第二表面下方且在该第一重布层上方。

Images